JP3430900B2 - 駆動回路 - Google Patents
駆動回路Info
- Publication number
- JP3430900B2 JP3430900B2 JP02412098A JP2412098A JP3430900B2 JP 3430900 B2 JP3430900 B2 JP 3430900B2 JP 02412098 A JP02412098 A JP 02412098A JP 2412098 A JP2412098 A JP 2412098A JP 3430900 B2 JP3430900 B2 JP 3430900B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- input terminal
- conversion circuit
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Inverter Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ブリッジ構成を有
する電力変換回路にて負荷を駆動する駆動回路に関す
る。
する電力変換回路にて負荷を駆動する駆動回路に関す
る。
【０００２】
【従来の技術】図７に、従来技術に係る駆動回路の構成
を示す。この図に示す回路は、特開平９−５６１６７号
公報に記載されている駆動回路に関し、三相を単相に変
形する、スイッチＳＷの構成を簡単化する等の変形を施
したものである。
を示す。この図に示す回路は、特開平９−５６１６７号
公報に記載されている駆動回路に関し、三相を単相に変
形する、スイッチＳＷの構成を簡単化する等の変形を施
したものである。
【０００３】図中の電力変換回路１０は、出力用スイッ
チング素子たる４個のトランジスタ（図ではＩＧＢＴ：
Insulated Gate Bipolar Transistor）Ｔｒ１〜Ｔｒ４
をブリッジ接続した構成の単相インバータである。ま
た、各トランジスタＴｒ１〜Ｔｒ４には、環流素子たる
４個のダイオードＤ１〜Ｄ４が逆並列接続されている。
「逆」並列接続とは、電力変換回路１０の入力端１２＋
及び１２−を電源＋Ｂ側の端子１４＋及び１４−に正負
正しく、即ち図中実線矢印で示されている如く接続した
ときに直流電源＋Ｂから電力変換回路１０に印加される
電圧の向きとは、逆の向きで、ダイオードＤ１〜Ｄ４が
トランジスタＴｒ１〜Ｔｒ４に接続されていることをい
う。他方、電力変換回路１０の出力端１６は交流負荷
（例えばモータ）１８に接続されている。電源＋Ｂとは
別の直流電源＋ＶＤＤ（一般に、電力源たる直流電源＋
Ｂに比べ、直流電源＋ＶＤＤの方が低電圧である）にて
駆動される出力制御回路２０は、負荷１８に係る出力値
の指令、例えばトルク、回転数、パワー等に関する指令
に応じ、トランジスタＴｒ１〜Ｔｒ４をオンオフさせ
る。このスイッチング動作によって、直流電源＋Ｂから
の電力は、指令に応じた出力が負荷１８から得られるよ
う、交流に変換され、負荷１８に供給される。
チング素子たる４個のトランジスタ（図ではＩＧＢＴ：
Insulated Gate Bipolar Transistor）Ｔｒ１〜Ｔｒ４
をブリッジ接続した構成の単相インバータである。ま
た、各トランジスタＴｒ１〜Ｔｒ４には、環流素子たる
４個のダイオードＤ１〜Ｄ４が逆並列接続されている。
「逆」並列接続とは、電力変換回路１０の入力端１２＋
及び１２−を電源＋Ｂ側の端子１４＋及び１４−に正負
正しく、即ち図中実線矢印で示されている如く接続した
ときに直流電源＋Ｂから電力変換回路１０に印加される
電圧の向きとは、逆の向きで、ダイオードＤ１〜Ｄ４が
トランジスタＴｒ１〜Ｔｒ４に接続されていることをい
う。他方、電力変換回路１０の出力端１６は交流負荷
（例えばモータ）１８に接続されている。電源＋Ｂとは
別の直流電源＋ＶＤＤ（一般に、電力源たる直流電源＋
Ｂに比べ、直流電源＋ＶＤＤの方が低電圧である）にて
駆動される出力制御回路２０は、負荷１８に係る出力値
の指令、例えばトルク、回転数、パワー等に関する指令
に応じ、トランジスタＴｒ１〜Ｔｒ４をオンオフさせ
る。このスイッチング動作によって、直流電源＋Ｂから
の電力は、指令に応じた出力が負荷１８から得られるよ
う、交流に変換され、負荷１８に供給される。
【０００４】また、この図の回路では、電力変換回路１
０の入力端１２＋及び１２−を電源＋Ｂ側の端子１４＋
及び１４−に正負反転して、即ち図中破線矢印で示され
ている如く接続してしまったときでも、負荷１８や電力
変換回路１０に悪影響が及ばないよう、対策を施してい
る。即ち、出力制御回路２０は、電力変換回路１０の入
力端１２＋及び１２−の間に設けられている平滑コンデ
ンサＣの両端の電圧Ｖを電圧センサ２２により検出す
る。より詳細にいえば、入力端１２＋及び１２−が端子
１４＋及び１４−に正負正しく接続されているときには
コンデンサＣが電源＋Ｂにより充電されその両端の電圧
Ｖが高くなるのに対し、正負反転して接続されていると
きにはダイオードＤ１〜Ｄ４に電流が流れるため電圧Ｖ
が上昇しないことを利用して、端子逆接続を検出する。
出力制御回路２０は、検出した電圧Ｖが所定値より低い
ときに、電力変換回路１０と電源＋Ｂの間（図では端子
１４＋及び１４−と電源＋Ｂの間）に設けられているス
イッチＳＷをオフさせ、これにより電源＋Ｂから電力変
換回路１０への電力供給を遮断している。
０の入力端１２＋及び１２−を電源＋Ｂ側の端子１４＋
及び１４−に正負反転して、即ち図中破線矢印で示され
ている如く接続してしまったときでも、負荷１８や電力
変換回路１０に悪影響が及ばないよう、対策を施してい
る。即ち、出力制御回路２０は、電力変換回路１０の入
力端１２＋及び１２−の間に設けられている平滑コンデ
ンサＣの両端の電圧Ｖを電圧センサ２２により検出す
る。より詳細にいえば、入力端１２＋及び１２−が端子
１４＋及び１４−に正負正しく接続されているときには
コンデンサＣが電源＋Ｂにより充電されその両端の電圧
Ｖが高くなるのに対し、正負反転して接続されていると
きにはダイオードＤ１〜Ｄ４に電流が流れるため電圧Ｖ
が上昇しないことを利用して、端子逆接続を検出する。
出力制御回路２０は、検出した電圧Ｖが所定値より低い
ときに、電力変換回路１０と電源＋Ｂの間（図では端子
１４＋及び１４−と電源＋Ｂの間）に設けられているス
イッチＳＷをオフさせ、これにより電源＋Ｂから電力変
換回路１０への電力供給を遮断している。
【０００５】
【発明が解決しようとする課題】しかしながら、図７に
示した回路（及び前掲公報に記載の回路）では、通常動
作時、即ち入力端１２＋及び１２−が端子１４＋及び１
４−に正負正しく接続されているときに、スイッチＳＷ
による損失が発生するという問題が生じる。
示した回路（及び前掲公報に記載の回路）では、通常動
作時、即ち入力端１２＋及び１２−が端子１４＋及び１
４−に正負正しく接続されているときに、スイッチＳＷ
による損失が発生するという問題が生じる。
【０００６】本発明は、このような問題点を解決するこ
とを課題としてなされたものであり、端子逆接続状態を
検出する手法、端子逆接続時の遮断に用いるスイッチの
配置、出力用スイッチング素子及び遮断用スイッチの制
御方法等に改良を施すことにより、端子逆接続時の遮断
に用いるスイッチが通常の動作時に損失を発生させない
ようにすることを目的とする。
とを課題としてなされたものであり、端子逆接続状態を
検出する手法、端子逆接続時の遮断に用いるスイッチの
配置、出力用スイッチング素子及び遮断用スイッチの制
御方法等に改良を施すことにより、端子逆接続時の遮断
に用いるスイッチが通常の動作時に損失を発生させない
ようにすることを目的とする。
【０００７】
【課題を解決するための手段】このような目的を達成す
るために、本発明に係る駆動回路は、（１）直流電源と
の接続のための一対の入力端及び負荷との接続のための
少なくとも一組の出力端を有し直流電源から供給される
電源電圧又は電流を負荷に適する形式に変換して出力す
る電力変換回路と、電力変換回路の入力端がその直流電
源に正負正しく接続されていないときに電力変換回路を
介した直流電源と負荷との接続を強制遮断する遮断回路
とを備える駆動回路であって、（２）電力変換回路が、
直流電源との接続のための一対の入力端の間に設けられ
ておりそのスイッチング動作により負荷を駆動する所定
個数の出力用スイッチング素子と、それぞれいずれかの
出力用スイッチング素子に並列接続され、電力変換回路
の入力端が直流電源に正負正しく接続されている状態に
おける直流電源の印加電圧とは逆の方向の電流を通過さ
せる所定個数の環流素子と、前記出力用スイッチング素
子に並列であって、かつ、前記還流素子に直列に接続さ
れた所定個数の電流遮断素子とを有し、（３）遮断回路
が、電力変換回路の入力端が直流電源に正負正しく接続
されていないときに、当該一対の入力端のうち一方の入
力端から出力用スイッチング素子を介して他方の入力端
に至る電流経路が遮断されるよう、当該電流経路上に存
する出力用スイッチング素子のうち少なくとも１個を制
御する回路と、電力変換回路の入力端が直流電源に正負
正しく接続されていないときに、当該一対の入力端のう
ち一方の入力端から上述の環流素子を介して他方の入力
端に至る電流経路が遮断されるよう当該電流経路上に上
述の電流遮断素子を挿入し、電力変換回路の入力端が直
流電源に正負正しく接続されているときに、上述の電流
遮断素子をバイパスする電流経路を形成させる回路とを
有することを特徴とする。
るために、本発明に係る駆動回路は、（１）直流電源と
の接続のための一対の入力端及び負荷との接続のための
少なくとも一組の出力端を有し直流電源から供給される
電源電圧又は電流を負荷に適する形式に変換して出力す
る電力変換回路と、電力変換回路の入力端がその直流電
源に正負正しく接続されていないときに電力変換回路を
介した直流電源と負荷との接続を強制遮断する遮断回路
とを備える駆動回路であって、（２）電力変換回路が、
直流電源との接続のための一対の入力端の間に設けられ
ておりそのスイッチング動作により負荷を駆動する所定
個数の出力用スイッチング素子と、それぞれいずれかの
出力用スイッチング素子に並列接続され、電力変換回路
の入力端が直流電源に正負正しく接続されている状態に
おける直流電源の印加電圧とは逆の方向の電流を通過さ
せる所定個数の環流素子と、前記出力用スイッチング素
子に並列であって、かつ、前記還流素子に直列に接続さ
れた所定個数の電流遮断素子とを有し、（３）遮断回路
が、電力変換回路の入力端が直流電源に正負正しく接続
されていないときに、当該一対の入力端のうち一方の入
力端から出力用スイッチング素子を介して他方の入力端
に至る電流経路が遮断されるよう、当該電流経路上に存
する出力用スイッチング素子のうち少なくとも１個を制
御する回路と、電力変換回路の入力端が直流電源に正負
正しく接続されていないときに、当該一対の入力端のう
ち一方の入力端から上述の環流素子を介して他方の入力
端に至る電流経路が遮断されるよう当該電流経路上に上
述の電流遮断素子を挿入し、電力変換回路の入力端が直
流電源に正負正しく接続されているときに、上述の電流
遮断素子をバイパスする電流経路を形成させる回路とを
有することを特徴とする。
【０００８】このように、本発明においては、電力変換
回路中にダイオード等の電流遮断素子を追加している。
また、本発明においては、端子逆接続への対処のための
遮断回路が、電力変換回路の入力端を介して供給される
電源の状態に応じて、動作している。より詳細には、ま
ず、電力変換回路の入力端が直流電源に正負正しく接続
されていないときには、遮断回路は、出力用スイッチン
グ素子を介した電流経路を遮断する動作と、環流素子を
介した電流経路を遮断する動作とを実行する。これらの
動作のうち前者は、出力用スイッチング素子を制御する
こと（当該出力用スイッチング素子がトランジスタであ
る場合、そのトランジスタのベース又はゲート入力を利
用して当該トランジスタをオフさせること）により実現
される。後者は、環流素子（例えばダイオード）に係る
電流経路に電流遮断素子（例えば環流素子たるダイオー
ドとは逆方向のダイオード）を挿入することにより実現
される。次に、電力変換回路の入力端が直流電源に正負
正しく接続されているときには、遮断回路は、電流遮断
素子をバイパスする電流経路を形成させる。例えば、電
流遮断素子に並列接続しておいたバイパス形成用のトラ
ンジスタをオンさせる。
回路中にダイオード等の電流遮断素子を追加している。
また、本発明においては、端子逆接続への対処のための
遮断回路が、電力変換回路の入力端を介して供給される
電源の状態に応じて、動作している。より詳細には、ま
ず、電力変換回路の入力端が直流電源に正負正しく接続
されていないときには、遮断回路は、出力用スイッチン
グ素子を介した電流経路を遮断する動作と、環流素子を
介した電流経路を遮断する動作とを実行する。これらの
動作のうち前者は、出力用スイッチング素子を制御する
こと（当該出力用スイッチング素子がトランジスタであ
る場合、そのトランジスタのベース又はゲート入力を利
用して当該トランジスタをオフさせること）により実現
される。後者は、環流素子（例えばダイオード）に係る
電流経路に電流遮断素子（例えば環流素子たるダイオー
ドとは逆方向のダイオード）を挿入することにより実現
される。次に、電力変換回路の入力端が直流電源に正負
正しく接続されているときには、遮断回路は、電流遮断
素子をバイパスする電流経路を形成させる。例えば、電
流遮断素子に並列接続しておいたバイパス形成用のトラ
ンジスタをオンさせる。
【０００９】従って、本発明においては、電力変換回路
の入力端を直流電源に逆方向に接続したときに、電力変
換回路を介した直流電源から負荷への電力供給が遮断さ
れるため、逆接続の影響が生じにくい。また、環流に係
る経路上に電流遮断素子を挿入しているため、電力変換
回路の入力端を直流電源に正負正しい向きで接続したと
き形成される電流遮断素子バイパス用電流経路にて発生
する損失は、出力用スイッチング素子への電流供給に係
る経路にスイッチを設けた場合（図７参照）に発生する
損失にくらべ、小さくなる。
の入力端を直流電源に逆方向に接続したときに、電力変
換回路を介した直流電源から負荷への電力供給が遮断さ
れるため、逆接続の影響が生じにくい。また、環流に係
る経路上に電流遮断素子を挿入しているため、電力変換
回路の入力端を直流電源に正負正しい向きで接続したと
き形成される電流遮断素子バイパス用電流経路にて発生
する損失は、出力用スイッチング素子への電流供給に係
る経路にスイッチを設けた場合（図７参照）に発生する
損失にくらべ、小さくなる。
【００１０】また、本発明においては、より好ましく
は、そのソースコンタクトとバックゲートコンタクトと
が電気的に分離されている所定個数のＭＯＳＦＥＴを、
電力変換回路中に設け、このＭＯＳＦＥＴを、電力変換
回路中の出力用スイッチング素子のうち少なくとも一つ
として、またそのソース・バックゲート間接合を、当該
出力用スイッチング素子に並列接続される環流素子とし
て、それぞれ用いるようにする。このようにした場合、
出力用トランジスタ及び環流素子が実質的に単一の素子
（ＭＯＳＦＥＴ）にて実現されるため、損失が更に低減
されると共に、チップ面積も低減する。
は、そのソースコンタクトとバックゲートコンタクトと
が電気的に分離されている所定個数のＭＯＳＦＥＴを、
電力変換回路中に設け、このＭＯＳＦＥＴを、電力変換
回路中の出力用スイッチング素子のうち少なくとも一つ
として、またそのソース・バックゲート間接合を、当該
出力用スイッチング素子に並列接続される環流素子とし
て、それぞれ用いるようにする。このようにした場合、
出力用トランジスタ及び環流素子が実質的に単一の素子
（ＭＯＳＦＥＴ）にて実現されるため、損失が更に低減
されると共に、チップ面積も低減する。
【００１１】
【発明の実施の形態】以下、本発明の好適な実施形態に
関し図面に基づき説明する。なお、図７に示した従来技
術と同様の又は対応する構成には同一の符号を付すが、
これは説明の簡略化のためであり、両者が全く同一の構
成でなければならないことを示す主旨ではない。
関し図面に基づき説明する。なお、図７に示した従来技
術と同様の又は対応する構成には同一の符号を付すが、
これは説明の簡略化のためであり、両者が全く同一の構
成でなければならないことを示す主旨ではない。
【００１２】図１に、本発明の一実施形態に係る駆動回
路の構成を示す。この実施形態では、出力用スイッチン
グ素子たるトランジスタＴｒ１〜Ｔｒ４としてＮｃｈＭ
ＯＳＦＥＴを用いており、このトランジスタＴｒ１〜Ｔ
ｒ４のソースドレイン間に環流素子たるダイオードＤ１
〜Ｄ４をそれぞれ逆並列接続している。更に、ダイオー
ドＤ１と直列にスイッチＳＷ１が、ダイオードＤ３と直
列にスイッチＳＷ２がそれぞれ設けられている。スイッ
チＳＷ１は、やはりＮｃｈＭＯＳＦＥＴであるトランジ
スタＴｒ５のソースドレイン間に、電流遮断素子たるダ
イオードＤ５を並列接続し、この並列接続回路をダイオ
ードＤ１に直列接続した構成を有している。同様に、ス
イッチＳＷ２も、ＮｃｈＭＯＳＦＥＴであるトランジス
タＴｒ６のソースドレイン間にダイオードＤ６を並列接
続しこの並列接続回路をダイオードＤ３に直列接続した
構成を有している。ダイオードＤ５及びＤ６の向きは直
列接続先のダイオードＤ１及びＤ３とは逆の向きであ
る。また、トランジスタＴｒ５及びＴｒ６は、ダイオー
ドＤ５及びＤ６をダイオードＤ１及びＤ３に係る電流経
路に挿入する手段であると共に、ダイオードＤ５及びＤ
６をバイパスする電流経路を形成する手段でもある。な
お、ダイオードＤ７は出力制御回路２０に逆向きの電源
電流が電源＋ＶＤＤから供給されることを防ぐ逆流防止
ダイオードである。
路の構成を示す。この実施形態では、出力用スイッチン
グ素子たるトランジスタＴｒ１〜Ｔｒ４としてＮｃｈＭ
ＯＳＦＥＴを用いており、このトランジスタＴｒ１〜Ｔ
ｒ４のソースドレイン間に環流素子たるダイオードＤ１
〜Ｄ４をそれぞれ逆並列接続している。更に、ダイオー
ドＤ１と直列にスイッチＳＷ１が、ダイオードＤ３と直
列にスイッチＳＷ２がそれぞれ設けられている。スイッ
チＳＷ１は、やはりＮｃｈＭＯＳＦＥＴであるトランジ
スタＴｒ５のソースドレイン間に、電流遮断素子たるダ
イオードＤ５を並列接続し、この並列接続回路をダイオ
ードＤ１に直列接続した構成を有している。同様に、ス
イッチＳＷ２も、ＮｃｈＭＯＳＦＥＴであるトランジス
タＴｒ６のソースドレイン間にダイオードＤ６を並列接
続しこの並列接続回路をダイオードＤ３に直列接続した
構成を有している。ダイオードＤ５及びＤ６の向きは直
列接続先のダイオードＤ１及びＤ３とは逆の向きであ
る。また、トランジスタＴｒ５及びＴｒ６は、ダイオー
ドＤ５及びＤ６をダイオードＤ１及びＤ３に係る電流経
路に挿入する手段であると共に、ダイオードＤ５及びＤ
６をバイパスする電流経路を形成する手段でもある。な
お、ダイオードＤ７は出力制御回路２０に逆向きの電源
電流が電源＋ＶＤＤから供給されることを防ぐ逆流防止
ダイオードである。
【００１３】更に、この実施形態では、３個のチャージ
ポンプ回路２４ａ，２４ｂ，２４ｃが設けられている。
チャージポンプ回路２４ａ，２４ｂ，２４ｃは、入力端
１２＋及び１２−を介して直流電源＋Ｂから供給される
電源電圧を、図２に示す如く定電流Ｉに変換し、この電
流ＩをダイオードＤ１１〜Ｄ１３に流す。ダイオードＤ
１１とＤ１２の接続点には、例えば５００ｋＨｚの方形
波を発振する発振回路２６の発振出力φが、また、ダイ
オードＤ１２とＤ１３の接続点にはこれと逆相の発振出
力φバーが、それぞれ印加されている。従って、ダイオ
ードＤ１１〜Ｄ１３の順方向しきい値電圧をＶＦ、方形
波発振出力電圧波高をＶＣとすると、ダイオードＤ１３
のカソードに現れる電圧即ちチャージポンプ回路２４
ａ，２４ｂ，２４ｃの出力電圧は、＋Ｂ＋２（ＶＣ−Ｖ
Ｆ）で表される値となる。トランジスタＴｒ１はチャー
ジポンプ回路２４ａの、トランジスタＴｒ３はチャージ
ポンプ回路２４ｂの、トランジスタＴｒ５及び６はチャ
ージポンプ回路２４ｃの出力により駆動される。なお、
チャージポンプ回路２４ａ，２４ｂ，２４ｃの出力は、
発振回路２６に対する指令等により、出力制御回路２０
からオンオフ制御することができる。
ポンプ回路２４ａ，２４ｂ，２４ｃが設けられている。
チャージポンプ回路２４ａ，２４ｂ，２４ｃは、入力端
１２＋及び１２−を介して直流電源＋Ｂから供給される
電源電圧を、図２に示す如く定電流Ｉに変換し、この電
流ＩをダイオードＤ１１〜Ｄ１３に流す。ダイオードＤ
１１とＤ１２の接続点には、例えば５００ｋＨｚの方形
波を発振する発振回路２６の発振出力φが、また、ダイ
オードＤ１２とＤ１３の接続点にはこれと逆相の発振出
力φバーが、それぞれ印加されている。従って、ダイオ
ードＤ１１〜Ｄ１３の順方向しきい値電圧をＶＦ、方形
波発振出力電圧波高をＶＣとすると、ダイオードＤ１３
のカソードに現れる電圧即ちチャージポンプ回路２４
ａ，２４ｂ，２４ｃの出力電圧は、＋Ｂ＋２（ＶＣ−Ｖ
Ｆ）で表される値となる。トランジスタＴｒ１はチャー
ジポンプ回路２４ａの、トランジスタＴｒ３はチャージ
ポンプ回路２４ｂの、トランジスタＴｒ５及び６はチャ
ージポンプ回路２４ｃの出力により駆動される。なお、
チャージポンプ回路２４ａ，２４ｂ，２４ｃの出力は、
発振回路２６に対する指令等により、出力制御回路２０
からオンオフ制御することができる。
【００１４】出力制御回路２０は、負荷１８の出力値に
関する指令に応じてトランジスタＴｒ１〜Ｔｒ４に対す
るオンオフ制御信号を発生させる。このとき、図１中の
入力端１２＋及び１２−が図中実線矢印で示されている
ように正しい向きで端子１４＋及び１４−に接続されて
いれば、チャージポンプ回路２４ａ，２４ｂの動作が上
述のような動作となるから、トランジスタＴｒ１〜Ｔｒ
４は負荷出力に関する指令に応じて駆動される状態とな
り、負荷１８からはこの指令に応じた出力が得られる。
また、出力制御回路２０は、チャージポンプ回路２４ｃ
に対してはトランジスタＴｒ５及びＴｒ６をオンさせる
旨の信号を与えている。従って、入力端１２＋及び１２
−が正しい向きで接続されていれば、トランジスタＴｒ
５及びＴｒ６はオンし、その結果ダイオードＤ５及びＤ
６がバイパスされるため、電力変換器１０は単相インバ
ータとして動作しうる状態になる。また、トランジスタ
Ｔｒ５及びＴｒ６は環流に係る枝に配されているため、
大きな損失は発生しない。
関する指令に応じてトランジスタＴｒ１〜Ｔｒ４に対す
るオンオフ制御信号を発生させる。このとき、図１中の
入力端１２＋及び１２−が図中実線矢印で示されている
ように正しい向きで端子１４＋及び１４−に接続されて
いれば、チャージポンプ回路２４ａ，２４ｂの動作が上
述のような動作となるから、トランジスタＴｒ１〜Ｔｒ
４は負荷出力に関する指令に応じて駆動される状態とな
り、負荷１８からはこの指令に応じた出力が得られる。
また、出力制御回路２０は、チャージポンプ回路２４ｃ
に対してはトランジスタＴｒ５及びＴｒ６をオンさせる
旨の信号を与えている。従って、入力端１２＋及び１２
−が正しい向きで接続されていれば、トランジスタＴｒ
５及びＴｒ６はオンし、その結果ダイオードＤ５及びＤ
６がバイパスされるため、電力変換器１０は単相インバ
ータとして動作しうる状態になる。また、トランジスタ
Ｔｒ５及びＴｒ６は環流に係る枝に配されているため、
大きな損失は発生しない。
【００１５】入力端１２＋及び１２−が図中破線矢印で
示されているように正負反転して端子１４＋及び１４−
に接続されているときには、チャージポンプ回路２４
ａ，２４ｂ，２４ｃから出力が得られなくなるため、ト
ランジスタＴｒ１、Ｔｒ３、Ｔｒ５及びＴｒ６がいずれ
もオフする。トランジスタＴｒ１及びＴｒ３がオフする
ことにより、入力端１２＋からトランジスタＴｒ１〜Ｔ
ｒ４のいずれかを経て入力端１２−に至る電流経路が全
て遮断されることになる。また、トランジスタＴｒ５及
びＴｒ６がオフすることにより、ダイオードＤ５及びＤ
６が回路中に挿入され、その結果、入力端１２＋からダ
イオードＤ１〜Ｄ４のいずれかを経て入力端１２−に至
る電流経路が全て遮断されることになる。従って、逆接
続による障害は発生しにくい。
示されているように正負反転して端子１４＋及び１４−
に接続されているときには、チャージポンプ回路２４
ａ，２４ｂ，２４ｃから出力が得られなくなるため、ト
ランジスタＴｒ１、Ｔｒ３、Ｔｒ５及びＴｒ６がいずれ
もオフする。トランジスタＴｒ１及びＴｒ３がオフする
ことにより、入力端１２＋からトランジスタＴｒ１〜Ｔ
ｒ４のいずれかを経て入力端１２−に至る電流経路が全
て遮断されることになる。また、トランジスタＴｒ５及
びＴｒ６がオフすることにより、ダイオードＤ５及びＤ
６が回路中に挿入され、その結果、入力端１２＋からダ
イオードＤ１〜Ｄ４のいずれかを経て入力端１２−に至
る電流経路が全て遮断されることになる。従って、逆接
続による障害は発生しにくい。
【００１６】トランジスタＴｒ５及びＴｒ６として用い
るＮｃｈＭＯＳＦＥＴの素子構造を図３に、トランジス
タＴｒ１及びＴｒ３として用いるＮｃｈＭＯＳＦＥＴの
素子構造を図４に、それぞれ示す。図３に示される構造
では、Ｎ+ソース領域２８とＰ+バックゲート領域３０が
単一のコンタクト３２を共用しており、このコンタクト
３２をソースコンタクトとしている。即ち、図３に示し
た構造は、ソースコンタクトからバックゲートコンタク
トを分離させていない構造であり、図５に示される素子
を形成している。逆に、図４に示される構造では、Ｎ+
ソース領域２８に係るコンタクト（ソースコンタクト）
３２からＰ+バックゲート領域３０に係るコンタクト
（バックゲートコンタクト）３４が電気的且つ物理的に
分離している。従って、この構造では、図６に示される
ように、Ｎ+ソース領域２８とＰ+バックゲート領域３０
とにより形成されるダイオードを利用できる。即ち、図
１の回路でいえば例えばトランジスタＴｒ１とダイオー
ドＤ１とを単一の素子により実現できるため、チップ面
積の低減や損失の低減といった効果が得られる。
るＮｃｈＭＯＳＦＥＴの素子構造を図３に、トランジス
タＴｒ１及びＴｒ３として用いるＮｃｈＭＯＳＦＥＴの
素子構造を図４に、それぞれ示す。図３に示される構造
では、Ｎ+ソース領域２８とＰ+バックゲート領域３０が
単一のコンタクト３２を共用しており、このコンタクト
３２をソースコンタクトとしている。即ち、図３に示し
た構造は、ソースコンタクトからバックゲートコンタク
トを分離させていない構造であり、図５に示される素子
を形成している。逆に、図４に示される構造では、Ｎ+
ソース領域２８に係るコンタクト（ソースコンタクト）
３２からＰ+バックゲート領域３０に係るコンタクト
（バックゲートコンタクト）３４が電気的且つ物理的に
分離している。従って、この構造では、図６に示される
ように、Ｎ+ソース領域２８とＰ+バックゲート領域３０
とにより形成されるダイオードを利用できる。即ち、図
１の回路でいえば例えばトランジスタＴｒ１とダイオー
ドＤ１とを単一の素子により実現できるため、チップ面
積の低減や損失の低減といった効果が得られる。
【００１７】なお、以上の説明では、電源接続との関係
で本発明の実施形態の利点を述べたが、本発明にはその
他の効果もある。例えば、上述の実施形態では、通常動
作時にトランジスタＴｒ５及びＴｒ６をオフさせること
により、交流負荷１８たるモータを（電源＋Ｂへの回生
なしの）発電状態にすることができる。また、上述の実
施形態ではＮｃｈＭＯＳＦＥＴを用いた単相インバータ
を例としたが、本発明は、電源接続の向きが問題となる
各種の電力変換回路（相数を問わない）に適用でき、ま
た、効果を奏する限り、実現するに際して用いる素子の
種類も限定を受けない。
で本発明の実施形態の利点を述べたが、本発明にはその
他の効果もある。例えば、上述の実施形態では、通常動
作時にトランジスタＴｒ５及びＴｒ６をオフさせること
により、交流負荷１８たるモータを（電源＋Ｂへの回生
なしの）発電状態にすることができる。また、上述の実
施形態ではＮｃｈＭＯＳＦＥＴを用いた単相インバータ
を例としたが、本発明は、電源接続の向きが問題となる
各種の電力変換回路（相数を問わない）に適用でき、ま
た、効果を奏する限り、実現するに際して用いる素子の
種類も限定を受けない。
【００１８】
【発明の効果】以上説明したように、本発明によれば、
電力変換回路の入力端を直流電源に逆方向に接続したと
きに、遮断回路により出力用スイッチング素子を介した
電流経路及び環流素子を介した電流経路が共に遮断され
るため、逆接続の影響が生じにくい。更に、電力変換回
路の入力端が直流電源に正負正しく接続されているとき
には、遮断回路が電流遮断素子をバイパスする電流経路
を形成させているため、従来に比べ、正常接続時に遮断
回路で発生する損失が小さくなる。更に、そのソースコ
ンタクトとバックゲートコンタクトとが電気的に分離さ
れているＭＯＳＦＥＴを電力変換回路中の出力用スイッ
チング素子のうち少なくとも一つとして、またそのソー
ス・バックゲート間接合を当該出力用スイッチング素子
に並列接続される環流素子として、それぞれ用いるよう
にした場合、損失が更に低減されると共に、チップ面積
も低減する。
電力変換回路の入力端を直流電源に逆方向に接続したと
きに、遮断回路により出力用スイッチング素子を介した
電流経路及び環流素子を介した電流経路が共に遮断され
るため、逆接続の影響が生じにくい。更に、電力変換回
路の入力端が直流電源に正負正しく接続されているとき
には、遮断回路が電流遮断素子をバイパスする電流経路
を形成させているため、従来に比べ、正常接続時に遮断
回路で発生する損失が小さくなる。更に、そのソースコ
ンタクトとバックゲートコンタクトとが電気的に分離さ
れているＭＯＳＦＥＴを電力変換回路中の出力用スイッ
チング素子のうち少なくとも一つとして、またそのソー
ス・バックゲート間接合を当該出力用スイッチング素子
に並列接続される環流素子として、それぞれ用いるよう
にした場合、損失が更に低減されると共に、チップ面積
も低減する。
【図１】 本発明の一実施形態に係る駆動回路の構成を
示す回路図である。
示す回路図である。
【図２】 チャージポンプ回路の構成を示す回路図であ
る。
る。
【図３】 素子構造を示す断面図である。
【図４】 素子構造を示す断面図である。
【図５】 図３の素子構造により実現される素子を示す
図である。
図である。
【図６】 図４の素子構造により実現される素子を示す
図である。
図である。
【図７】 一従来技術に係る駆動回路の構成を示す回路
図である。
図である。
１０ 電力変換回路、１２＋，１２− 入力端、１４
＋，１４− 電源の端子、１６ 出力端、１８ 交流負
荷、２０ 出力制御回路、２４ａ，２４ｂ，２４ｃ チ
ャージポンプ回路、２８ ソース領域、３０ バックゲ
ート領域、３２ソースコンタクト、３４ バックゲート
コンタクト、Ｔｒ１〜Ｔｒ６ トランジスタ、Ｄ１〜Ｄ
６ ダイオード。
＋，１４− 電源の端子、１６ 出力端、１８ 交流負
荷、２０ 出力制御回路、２４ａ，２４ｂ，２４ｃ チ
ャージポンプ回路、２８ ソース領域、３０ バックゲ
ート領域、３２ソースコンタクト、３４ バックゲート
コンタクト、Ｔｒ１〜Ｔｒ６ トランジスタ、Ｄ１〜Ｄ
６ ダイオード。
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H02M 7/5387
H02M 7/48
H02M 7/537
Claims (2)
- 【請求項１】 直流電源との接続のための一対の入力端
及び負荷との接続のための少なくとも一組の出力端を有
し直流電源から供給される電源電圧又は電流を負荷に適
する形式に変換して出力する電力変換回路と、上記入力
端が上記直流電源に正負正しく接続されていないときに
上記電力変換回路を介した上記直流電源と上記負荷との
接続を強制遮断する遮断回路とを備える駆動回路であっ
て、 上記電力変換回路が、 直流電源との接続のための一対の入力端の間に設けられ
ておりそのスイッチング動作により負荷を駆動する所定
個数の出力用スイッチング素子と、 それぞれいずれかの出力用スイッチング素子に並列接続
され、上記入力端が上記直流電源に正負正しく接続され
ている状態における上記直流電源からの印加電圧とは逆
の方向の電流を通過させる所定個数の環流素子と、前記出力用スイッチング素子に並列であって、かつ、前
記還流素子に直列に接続された 所定個数の電流遮断素子
とを有し、 上記遮断回路が、 上記入力端が上記直流電源に正負正しく接続されていな
いときに、上記一対の入力端のうち一方の入力端から上
記出力用スイッチング素子を介して他方の入力端に至る
電流経路が遮断されるよう、当該電流経路上に存する出
力用スイッチング素子のうち少なくとも１個を制御する
回路と、 上記入力端が上記直流電源に正負正しく接続されていな
いときに、上記一対の入力端のうち一方の入力端から上
記環流素子を介して他方の入力端に至る電流経路が遮断
されるよう当該電流経路上に上記電流遮断素子を挿入
し、上記入力端が上記直流電源に正負正しく接続されて
いるときに、上記電流遮断素子をバイパスする電流経路
を形成させる回路とを有することを特徴とする駆動回
路。 - 【請求項２】 請求項１記載の駆動回路において、 上記電力変換回路が、そのソースコンタクトとバックゲ
ートコンタクトとが電気的に分離されている所定個数の
ＭＯＳＦＥＴを有し、 上記ＭＯＳＦＥＴを、上記所定個数の出力用スイッチン
グ素子のうち少なくとも一つとして、またそのソース・
バックゲート間接合を、当該出力用スイッチング素子に
並列接続される上記環流素子として、それぞれ用いるこ
とを特徴とする駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02412098A JP3430900B2 (ja) | 1998-02-05 | 1998-02-05 | 駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02412098A JP3430900B2 (ja) | 1998-02-05 | 1998-02-05 | 駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11225483A JPH11225483A (ja) | 1999-08-17 |
| JP3430900B2 true JP3430900B2 (ja) | 2003-07-28 |
Family
ID=12129462
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02412098A Expired - Fee Related JP3430900B2 (ja) | 1998-02-05 | 1998-02-05 | 駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3430900B2 (ja) |
-
1998
- 1998-02-05 JP JP02412098A patent/JP3430900B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11225483A (ja) | 1999-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5107151A (en) | Switching circuit employing electronic devices in series with an inductor to avoid commutation breakdown and extending the current range of switching circuits by using igbt devices in place of mosfets | |
| US5377094A (en) | Push-pull output stage for driving motors which generates auxiliary voltage supply | |
| CN107181420B (zh) | 逆变器驱动装置以及半导体模块 | |
| KR101198566B1 (ko) | 다상 인버터 및 그 제어 방법, 및 송풍기 및 다상 전류출력 시스템 | |
| US6909620B2 (en) | Inverter configurations with shoot-through immunity | |
| US11909197B2 (en) | Motor drive device, blower, compressor, and air conditioner | |
| JP3383571B2 (ja) | 半導体素子の駆動回路およびそれを用いた電力変換装置 | |
| JP3239728B2 (ja) | 半導体装置の保護方法 | |
| AU2006219967A1 (en) | Transistor arrangement for rectifier and inverter | |
| JP3430900B2 (ja) | 駆動回路 | |
| JP3733986B2 (ja) | 出力電流方向判別方法およびその方法を用いたインバータ | |
| US5517402A (en) | Inverter circuit with an improved inverter driving circuit | |
| JPH05243945A (ja) | モータ駆動用集積回路 | |
| JPH0634595B2 (ja) | インバ−タ回路 | |
| JP4770063B2 (ja) | Ｉｐｍ回路 | |
| JP3815034B2 (ja) | 共振形インバータ装置 | |
| JPH07107751A (ja) | インバータ回路 | |
| JPH02119530A (ja) | インバータ | |
| KR101280424B1 (ko) | 비대칭 ｐｗｍ 방식을 위한 3상 비대칭 인버터회로 | |
| JP2000116144A (ja) | インバータ装置 | |
| JP4074991B2 (ja) | 交流−交流電力変換装置 | |
| JP2004260981A (ja) | 電力変換装置及びこれを用いた電機システム | |
| JP3099571B2 (ja) | パワ−用半導体装置 | |
| JP2005012913A (ja) | 電力変換装置 | |
| JP2004254452A (ja) | 電力変換装置及びこれを用いた電機システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080523 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090523 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100523 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140523 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |