JP2000116144A - インバータ装置 - Google Patents
インバータ装置Info
- Publication number
- JP2000116144A JP2000116144A JP10277681A JP27768198A JP2000116144A JP 2000116144 A JP2000116144 A JP 2000116144A JP 10277681 A JP10277681 A JP 10277681A JP 27768198 A JP27768198 A JP 27768198A JP 2000116144 A JP2000116144 A JP 2000116144A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- semiconductor switching
- negative
- switching element
- command
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Supply And Distribution Of Alternating Current (AREA)
- Inverter Devices (AREA)
- Protection Of Static Devices (AREA)
Abstract
(57)【要約】
【課題】地絡検出装置を安価に構成でき、インバータ装
置の運転中においても地絡検出ができるインバータ装置
を提供する。 【解決手段】インバータ装置2において、半導体整流素
子群4〜9の正極側出力端子と電流検出器23との間に
並列接続されている直列接続体全ての負極側半導体スイ
ッチング素子12、14、16に対し、演算装置25か
らのオンオフ制御信号が全てオン指令状態になる際に信
号を発生する信号発生手段37と、信号発生手段37か
ら信号出力された際に負極側半導体スイッチング素子か
ら電流検出器23を介して半導体整流素子群の負極側出
力端子へと流れる電流の有無を判別検出する判別検出装
置36とを備えたものである。
置の運転中においても地絡検出ができるインバータ装置
を提供する。 【解決手段】インバータ装置2において、半導体整流素
子群4〜9の正極側出力端子と電流検出器23との間に
並列接続されている直列接続体全ての負極側半導体スイ
ッチング素子12、14、16に対し、演算装置25か
らのオンオフ制御信号が全てオン指令状態になる際に信
号を発生する信号発生手段37と、信号発生手段37か
ら信号出力された際に負極側半導体スイッチング素子か
ら電流検出器23を介して半導体整流素子群の負極側出
力端子へと流れる電流の有無を判別検出する判別検出装
置36とを備えたものである。
Description
【0001】
【発明の属する技術分野】本発明はインバータ装置の動
作中においても地絡を検出できるインバータ装置に関す
るものである。
作中においても地絡を検出できるインバータ装置に関す
るものである。
【0002】
【従来の技術】図13は特開平7−239359による
第1の従来例であるインバータ装置の地絡検出装置を示
したものであり、同様に図14は特開平5―32874
0による第2の従来例であるインバータ装置の地絡検出
装置を示したものである。図13による第1の従来例に
おいては、電流検出器138はインバータ部の下アーム
を構成するスイッチング素子112、114、116の
直流母線側161側を短絡し、この短絡点163から平
滑コンデンサ110を結ぶ線の電流を検出するように挿
入され、還流ダイオード118、120、122は対応
するスイッチング素子112、114、116の入力側
から、電流検出器138とは並列になるように直流母線
161に接続されている。このように電流検出器138
を挿入することにより、インバータ装置を運転する前に
おいて、スイッチング素子112、114、116の1
個または2個または3個のいずれかを所定期間オン状態
とすることにより、U、V,Wのいずれの相が地絡して
も、電流検出器138は地絡電流を検出することができ
る。また図14による第2の従来例においては、インバ
ータ装置の電流検出器を直流中間回路に設けて検出する
ものとしている。また図15は第2の従来例におけるフ
ローチャートを示したものである。このフローではイン
バータの運転指令を受けて処理を開始するが、ここで
は、まず、ステップS1で下側アームの全素子(図14
のスイッチング素子T2,T4,T6参照)をオンとす
る。これにより、いずれか1つの相に地絡が生じていれ
ば、それが図14の電流検出回路によって検出される。
したがって、ステップS2では地絡が検出されたかを判
断する。その結果、地絡が検出されなければ通常どおり
の運転を開始し(ステップS4)、地絡が検出されたら
インバータの全スイッチング素子T1〜T6をオフとす
ることにより、保護を図る(ステップS3)。また図1
6は以上の動作を説明するための波形図で、T1〜T6
はスイッチング素子の動作波形を示している。すなわ
ち、運転指令を与えられたらまず、スイッチング素子T
2,T4,T6を同時にオン(ローレベル)とし、地絡
が検出されなければ実線のように通常どおりの運転を行
い、地絡が検出されたらインバータの全スイッチング素
子T1〜T6を点線で示すようにオフ(ハイレベル)と
する様子を示している。
第1の従来例であるインバータ装置の地絡検出装置を示
したものであり、同様に図14は特開平5―32874
0による第2の従来例であるインバータ装置の地絡検出
装置を示したものである。図13による第1の従来例に
おいては、電流検出器138はインバータ部の下アーム
を構成するスイッチング素子112、114、116の
直流母線側161側を短絡し、この短絡点163から平
滑コンデンサ110を結ぶ線の電流を検出するように挿
入され、還流ダイオード118、120、122は対応
するスイッチング素子112、114、116の入力側
から、電流検出器138とは並列になるように直流母線
161に接続されている。このように電流検出器138
を挿入することにより、インバータ装置を運転する前に
おいて、スイッチング素子112、114、116の1
個または2個または3個のいずれかを所定期間オン状態
とすることにより、U、V,Wのいずれの相が地絡して
も、電流検出器138は地絡電流を検出することができ
る。また図14による第2の従来例においては、インバ
ータ装置の電流検出器を直流中間回路に設けて検出する
ものとしている。また図15は第2の従来例におけるフ
ローチャートを示したものである。このフローではイン
バータの運転指令を受けて処理を開始するが、ここで
は、まず、ステップS1で下側アームの全素子(図14
のスイッチング素子T2,T4,T6参照)をオンとす
る。これにより、いずれか1つの相に地絡が生じていれ
ば、それが図14の電流検出回路によって検出される。
したがって、ステップS2では地絡が検出されたかを判
断する。その結果、地絡が検出されなければ通常どおり
の運転を開始し(ステップS4)、地絡が検出されたら
インバータの全スイッチング素子T1〜T6をオフとす
ることにより、保護を図る(ステップS3)。また図1
6は以上の動作を説明するための波形図で、T1〜T6
はスイッチング素子の動作波形を示している。すなわ
ち、運転指令を与えられたらまず、スイッチング素子T
2,T4,T6を同時にオン(ローレベル)とし、地絡
が検出されなければ実線のように通常どおりの運転を行
い、地絡が検出されたらインバータの全スイッチング素
子T1〜T6を点線で示すようにオフ(ハイレベル)と
する様子を示している。
【0003】
【発明が解決しようとする課題】図13に示す第1の従
来例および図14に示す第2の従来例ともにインバータ
装置は電流検出器1個のみで構成され、しかもこの電流
検出器で地絡検出装置も兼用する安価な構成となる利点
はあるが、しかし前記いずれの従来例もインバータ装置
の運転開始前においてのみしか地絡検出を行うことはで
きず、従って運転開始後において地絡が発生した場合に
はその地絡検出ができず、インバータ装置を保護できな
いという問題点がある。そこで本発明は地絡検出を安価
に構成できるという前記従来例の利点はそのまま維持
し、その上でインバータ装置の運転中においても地絡検
出を行うことができるインバータ装置を提供することを
目的とするものである。
来例および図14に示す第2の従来例ともにインバータ
装置は電流検出器1個のみで構成され、しかもこの電流
検出器で地絡検出装置も兼用する安価な構成となる利点
はあるが、しかし前記いずれの従来例もインバータ装置
の運転開始前においてのみしか地絡検出を行うことはで
きず、従って運転開始後において地絡が発生した場合に
はその地絡検出ができず、インバータ装置を保護できな
いという問題点がある。そこで本発明は地絡検出を安価
に構成できるという前記従来例の利点はそのまま維持
し、その上でインバータ装置の運転中においても地絡検
出を行うことができるインバータ装置を提供することを
目的とするものである。
【0004】
【課題を解決するための手段】上記問題を解決するため
本発明は請求項1記載のように、交流電源に接続され交
流電源電圧を整流する半導体整流素子群と、前記半導体
整流素子群の正負出力端子間に接続された平滑コンデン
サと、前記平滑コンデンサの負極側端子に一方の端子を
接続された電流検出器と、半導体スイッチング素子と該
半導体スイッチング素子に逆並列接続される還流ダイオ
ードとの並列接続体を2個直列接続してなる直列接続体
と、前記直列接続体の接続部はインバータ装置の出力端
子とし、このような直列接続体を前記半導体整流素子群
の正極側出力端子と前記電流検出器のもう一方の端子と
の間に2個以上並列接続して備え、かつ前記各半導体ス
イッチング素子をオン・オフ制御する演算装置と、前記
演算装置からの前記各半導体スイッチング素子へのオン
オフ制御信号に従い前記各半導体スイッチング素子をオ
ンオフ駆動するオンオフ駆動装置とを備えたインバータ
装置において、前記直列接続体全ての負極側半導体スイ
ッチング素子に対し、前記演算装置からのオンオフ制御
信号が全てオン指令状態になる際に信号を発生する信号
発生手段と、前記信号発生手段から信号出力された際に
前記負極側半導体スイッチング素子から前記電流検出器
を介して前記半導体整流素子群の負極側出力端子へと流
れる電流の有無を判別検出する判別検出手段とを備え、
前記判別検出手段において電流が検出されれば地絡と判
別することを特徴としている。
本発明は請求項1記載のように、交流電源に接続され交
流電源電圧を整流する半導体整流素子群と、前記半導体
整流素子群の正負出力端子間に接続された平滑コンデン
サと、前記平滑コンデンサの負極側端子に一方の端子を
接続された電流検出器と、半導体スイッチング素子と該
半導体スイッチング素子に逆並列接続される還流ダイオ
ードとの並列接続体を2個直列接続してなる直列接続体
と、前記直列接続体の接続部はインバータ装置の出力端
子とし、このような直列接続体を前記半導体整流素子群
の正極側出力端子と前記電流検出器のもう一方の端子と
の間に2個以上並列接続して備え、かつ前記各半導体ス
イッチング素子をオン・オフ制御する演算装置と、前記
演算装置からの前記各半導体スイッチング素子へのオン
オフ制御信号に従い前記各半導体スイッチング素子をオ
ンオフ駆動するオンオフ駆動装置とを備えたインバータ
装置において、前記直列接続体全ての負極側半導体スイ
ッチング素子に対し、前記演算装置からのオンオフ制御
信号が全てオン指令状態になる際に信号を発生する信号
発生手段と、前記信号発生手段から信号出力された際に
前記負極側半導体スイッチング素子から前記電流検出器
を介して前記半導体整流素子群の負極側出力端子へと流
れる電流の有無を判別検出する判別検出手段とを備え、
前記判別検出手段において電流が検出されれば地絡と判
別することを特徴としている。
【0005】また請求項2記載のように、請求項1記載
のインバータ装置において、前記半導体整流素子群の正
極側出力端子と前記電流検出器との間に並列接続されて
いる前記直列接続体全ての負極側半導体スイッチング素
子に対し、前記演算装置からのオンオフ制御信号が全て
オン指令状態にあるとき信号を発生する信号発生手段
と、前記信号発生手段から信号出力された際に前記負極
側半導体スイッチング素子から前記電流検出器を介して
前記半導体整流素子群の負極側出力端子へと流れる電流
の有無を判別検出する判別検出手段とを備え、前記判別
検出手段において電流が検出されれば地絡と判別するこ
とを特徴としている。また請求項3記載のように、請求
項1記載のインバータ装置において、前記半導体整流素
子群の正極側出力端子と前記電流検出器との間に並列接
続されている前記直列接続体全ての負極側半導体スイッ
チング素子に対し、前記演算装置からのオンオフ制御信
号が全てオン指令状態からいずれか1つがオフ指令状態
に移行する際に信号を発生する信号発生手段と、前記信
号発生手段から信号出力された際に前記負極側半導体ス
イッチング素子から前記電流検出器を介して前記半導体
整流素子群の負極側出力端子へと流れる電流の有無を判
別検出する判別検出手段とを備え、前記判別検出手段に
おいて電流が検出されれば地絡と判別することを特徴と
している。また請求項4記載のように、請求項1記載の
インバータ装置において、前記半導体整流素子群の正極
側出力端子と前記電流検出器との間に並列接続されてい
る前記直列接続体全ての負極側半導体スイッチング素子
に対し、前記演算装置からのオンオフ制御信号が全てオ
ン指令状態からいずれか1つがオフ指令状態に移行した
後、このオフ指令状態に移行した半導体スイッチング素
子に直列接続されたもう一方の半導体スイッチング素子
への前記演算装置からのオンオフ制御信号がオン指令状
態に移行する際に信号を発生する信号発生手段と、前記
信号発生手段から信号出力された際に前記負極側半導体
スイッチング素子から前記電流検出器を介して前記半導
体整流素子群の負極側出力端子へと流れる電流の有無を
判別検出する判別検出手段とを備え、前記判別検出手段
において電流が検出されれば地絡と判別することを特徴
としている。また請求項5記載のように、請求項1から
請求項4記載のインバータ装置において、前記信号発生
手段は前記各半導体スイッチング素子をオンオフ駆動す
るオンオフ駆動装置の負極側半導体スイッチング素子へ
のオンオフ駆動信号に従い信号出力することを特徴とし
ている。
のインバータ装置において、前記半導体整流素子群の正
極側出力端子と前記電流検出器との間に並列接続されて
いる前記直列接続体全ての負極側半導体スイッチング素
子に対し、前記演算装置からのオンオフ制御信号が全て
オン指令状態にあるとき信号を発生する信号発生手段
と、前記信号発生手段から信号出力された際に前記負極
側半導体スイッチング素子から前記電流検出器を介して
前記半導体整流素子群の負極側出力端子へと流れる電流
の有無を判別検出する判別検出手段とを備え、前記判別
検出手段において電流が検出されれば地絡と判別するこ
とを特徴としている。また請求項3記載のように、請求
項1記載のインバータ装置において、前記半導体整流素
子群の正極側出力端子と前記電流検出器との間に並列接
続されている前記直列接続体全ての負極側半導体スイッ
チング素子に対し、前記演算装置からのオンオフ制御信
号が全てオン指令状態からいずれか1つがオフ指令状態
に移行する際に信号を発生する信号発生手段と、前記信
号発生手段から信号出力された際に前記負極側半導体ス
イッチング素子から前記電流検出器を介して前記半導体
整流素子群の負極側出力端子へと流れる電流の有無を判
別検出する判別検出手段とを備え、前記判別検出手段に
おいて電流が検出されれば地絡と判別することを特徴と
している。また請求項4記載のように、請求項1記載の
インバータ装置において、前記半導体整流素子群の正極
側出力端子と前記電流検出器との間に並列接続されてい
る前記直列接続体全ての負極側半導体スイッチング素子
に対し、前記演算装置からのオンオフ制御信号が全てオ
ン指令状態からいずれか1つがオフ指令状態に移行した
後、このオフ指令状態に移行した半導体スイッチング素
子に直列接続されたもう一方の半導体スイッチング素子
への前記演算装置からのオンオフ制御信号がオン指令状
態に移行する際に信号を発生する信号発生手段と、前記
信号発生手段から信号出力された際に前記負極側半導体
スイッチング素子から前記電流検出器を介して前記半導
体整流素子群の負極側出力端子へと流れる電流の有無を
判別検出する判別検出手段とを備え、前記判別検出手段
において電流が検出されれば地絡と判別することを特徴
としている。また請求項5記載のように、請求項1から
請求項4記載のインバータ装置において、前記信号発生
手段は前記各半導体スイッチング素子をオンオフ駆動す
るオンオフ駆動装置の負極側半導体スイッチング素子へ
のオンオフ駆動信号に従い信号出力することを特徴とし
ている。
【0006】
【発明の実施の形態】以下、本発明の第1の実施例を図
1に基づいて説明する。図1において、CPU25から
IGBTトランジスタ12、14、16へのオンオフ制
御信号(Nu,Nv,Nw)が全てオン指令信号(L出
力)となった時、反転ゲート35への入力信号(UVW
合成信号)は、H入力からL入力へと変化する。この信
号入力の変化に応じて反転ゲート35の出力はL出力か
らH出力と変化し、これがDフリップフロップ34への
クロック入力となる。このクロック入力が発生した瞬間
に対し、この直前においては前記3個のIGBTトラン
ジスタのうちいずれか1相(同時タイミングでオン指令
なら2相)のIGBTトランジスタを除いた他の残りの
IGBTトランジスタへのオンオフ制御信号は全てオン
指令信号(L出力)となっている。また該当する1つの
相(同時タイミングでオン指令なら2相)のIGBTト
ランジスタへのオンオフ制御信号は当然にオフ指令信号
(H出力、但しオン指令信号が出力される直前である)
であるが、しかし正極側・負極側両IGBTトランジス
タの同時オンを防止するために設けられたデッドタイム
期間(CPU25が正極側・負極側両IGBTトランジ
スタに対し、共にオフ指令信号を出力する期間)によ
り、正極側IGBTトランジスタへのオンオフ制御信号
もオフ指令信号となっており、さらにデッドタイム期間
終了間際にあるため、正極側IGBTトランジスタはす
でに完全にオフしている。このためクロック入力が発生
した瞬間においては、前記理由により該当する相の正極
側IGBTトランジスタはオフしており、また負極側I
GBTトランジスタもオン動作遅れ(オン信号がオンオ
フ駆動回路部24に伝送された後、そこからオン指令が
IGBTトランジスタのゲートへ伝送されるまでの遅
れ、さらにその伝送後実際にオンするまでの遅れがあ
る)のために、同様にオフしている。従って6個のIG
BTトランジスタ11〜16においては前記の理由によ
り1相(同時タイミングでオン指令なら2相)のみ正極
側と負極側両IGBTトランジスタが共にオフ状態にあ
り、その他の相は全て負極側IGBTトランジスタがオ
ン状態にある。各IGBTトランジスタがこのようなオ
ン・オフ状態にあっては地絡が発生していない場合、負
極側IGBTトランジスタから電流検出用抵抗23を介
して整流用ダイオード4〜9の負極側出力端子へと流れ
る電流(Idc)が発生することはあり得ない。
1に基づいて説明する。図1において、CPU25から
IGBTトランジスタ12、14、16へのオンオフ制
御信号(Nu,Nv,Nw)が全てオン指令信号(L出
力)となった時、反転ゲート35への入力信号(UVW
合成信号)は、H入力からL入力へと変化する。この信
号入力の変化に応じて反転ゲート35の出力はL出力か
らH出力と変化し、これがDフリップフロップ34への
クロック入力となる。このクロック入力が発生した瞬間
に対し、この直前においては前記3個のIGBTトラン
ジスタのうちいずれか1相(同時タイミングでオン指令
なら2相)のIGBTトランジスタを除いた他の残りの
IGBTトランジスタへのオンオフ制御信号は全てオン
指令信号(L出力)となっている。また該当する1つの
相(同時タイミングでオン指令なら2相)のIGBTト
ランジスタへのオンオフ制御信号は当然にオフ指令信号
(H出力、但しオン指令信号が出力される直前である)
であるが、しかし正極側・負極側両IGBTトランジス
タの同時オンを防止するために設けられたデッドタイム
期間(CPU25が正極側・負極側両IGBTトランジ
スタに対し、共にオフ指令信号を出力する期間)によ
り、正極側IGBTトランジスタへのオンオフ制御信号
もオフ指令信号となっており、さらにデッドタイム期間
終了間際にあるため、正極側IGBTトランジスタはす
でに完全にオフしている。このためクロック入力が発生
した瞬間においては、前記理由により該当する相の正極
側IGBTトランジスタはオフしており、また負極側I
GBTトランジスタもオン動作遅れ(オン信号がオンオ
フ駆動回路部24に伝送された後、そこからオン指令が
IGBTトランジスタのゲートへ伝送されるまでの遅
れ、さらにその伝送後実際にオンするまでの遅れがあ
る)のために、同様にオフしている。従って6個のIG
BTトランジスタ11〜16においては前記の理由によ
り1相(同時タイミングでオン指令なら2相)のみ正極
側と負極側両IGBTトランジスタが共にオフ状態にあ
り、その他の相は全て負極側IGBTトランジスタがオ
ン状態にある。各IGBTトランジスタがこのようなオ
ン・オフ状態にあっては地絡が発生していない場合、負
極側IGBTトランジスタから電流検出用抵抗23を介
して整流用ダイオード4〜9の負極側出力端子へと流れ
る電流(Idc)が発生することはあり得ない。
【0007】これを示したのが図2のタイムチャートで
ある。図2は、一例として各相電流はU相電流が正電流
(インバータ装置からモータへと流れる方向)、V相と
W相が負電流(モータからインバータ装置へと流れる方
向)であり、かつ各相出力電圧は大きい相から順にU
相,V相,W相となっている場合を示したものであり、
またCPU25からの各IGBTトランジスタ11〜1
6へのオンオフ制御信号(Pu、Pv,Pw,Nu,N
v,Nw)、各相出力端子電圧、電流検出用抵抗23を
流れる電流(Idc)、Dフリップフロップ34へのク
ロック入力、コンパレータ32からのD入力、Dフリッ
プフロップ34のQ出力をタイムチャートで示したもの
である。この場合では、各IGBTトランジスタのオン
オフ状態によりモータ電流の流れるルートには図3、お
よび図4に示す4つのモードがある。前記クロック入力
が発生した瞬間はモードにあり、当然ながら電流検出
用抵抗23を流れる電流(Idc)は発生せず、よって
コンパレータ32からの出力であるDフリップフロップ
34へのD入力はH入力であり、この瞬間にラッチが行
われるのでDフリップフロップ34のQ出力はHとな
る。逆に地絡が発生している場合には、図5に示すよう
に前記クロック入力が発生した瞬間においてアース側か
らオン状態にあるIGBTトランジスタ14、16を介
し、電流検出用抵抗23、整流ダイオード7へと流れる
地絡電流がすでに発生している。このため図6に示すよ
うにクロック入力が発生した瞬間にはコンパレータ32
からの出力であるDフリップフロップ34へのD入力は
L入力となり、この瞬間にラッチが行われるのでDフリ
ップフロップ34のQ出力はLとなる。従ってDフリッ
プフロップ34のQ出力がL出力であることより地絡を
検出できる。
ある。図2は、一例として各相電流はU相電流が正電流
(インバータ装置からモータへと流れる方向)、V相と
W相が負電流(モータからインバータ装置へと流れる方
向)であり、かつ各相出力電圧は大きい相から順にU
相,V相,W相となっている場合を示したものであり、
またCPU25からの各IGBTトランジスタ11〜1
6へのオンオフ制御信号(Pu、Pv,Pw,Nu,N
v,Nw)、各相出力端子電圧、電流検出用抵抗23を
流れる電流(Idc)、Dフリップフロップ34へのク
ロック入力、コンパレータ32からのD入力、Dフリッ
プフロップ34のQ出力をタイムチャートで示したもの
である。この場合では、各IGBTトランジスタのオン
オフ状態によりモータ電流の流れるルートには図3、お
よび図4に示す4つのモードがある。前記クロック入力
が発生した瞬間はモードにあり、当然ながら電流検出
用抵抗23を流れる電流(Idc)は発生せず、よって
コンパレータ32からの出力であるDフリップフロップ
34へのD入力はH入力であり、この瞬間にラッチが行
われるのでDフリップフロップ34のQ出力はHとな
る。逆に地絡が発生している場合には、図5に示すよう
に前記クロック入力が発生した瞬間においてアース側か
らオン状態にあるIGBTトランジスタ14、16を介
し、電流検出用抵抗23、整流ダイオード7へと流れる
地絡電流がすでに発生している。このため図6に示すよ
うにクロック入力が発生した瞬間にはコンパレータ32
からの出力であるDフリップフロップ34へのD入力は
L入力となり、この瞬間にラッチが行われるのでDフリ
ップフロップ34のQ出力はLとなる。従ってDフリッ
プフロップ34のQ出力がL出力であることより地絡を
検出できる。
【0008】次に本発明の第2の実施例を図7に基づい
て説明する。図7において、CPU25からIGBTト
ランジスタ12、14、16へのオンオフ制御信号(N
u,Nv,Nw)が全てオン指令信号(L出力)である
間のみ発振器39からの出力をDフリップフロップ34
へのクロック入力とするため途中反転ゲート35、およ
びANDゲート38を挿入している。従ってCPU25
からIGBTトランジスタ12、14、16へのオンオ
フ制御信号が全てオン指令信号(L出力)である間のみ
Dフリップフロップ34へ発振器39からのクロック信
号が入力される。このクロック入力の際は3個の負極側
IGBTトランジスタ12、14、16は全てオン状態
にある。従って地絡が発生していない場合は負極側IG
BTトランジスタから電流検出用抵抗23を介して整流
用ダイオード4〜9の負極側出力端子へと流れる電流
(Idc)が発生することはあり得ない。これを示した
のが図8のタイムチャートにおける地絡発生前の状態で
ある。ここでの各状態は図2のタイムチャートにおける
場合と同じである。逆に地絡が発生している場合におい
ては、CPU25からIGBTトランジスタ12、1
4、16へのオンオフ制御信号が全てオン指令信号(L
出力)である間は、図5に示すようにアース側からオン
状態にあるIGBTトランジスタ14、16を介し、電
流検出用抵抗23、整流ダイオード7へと流れる地絡電
流が発生しており、この間においてクロック入力により
Dフリップフロップ34のラッチが行われればコンパレ
ータ32からの出力であるDフリップフロップ34への
D入力はL入力であるためDフリップフロップ34のQ
出力はLとしてラッチされる。従ってDフリップフロッ
プ34のQ出力がL出力であることより地絡を検出でき
る。
て説明する。図7において、CPU25からIGBTト
ランジスタ12、14、16へのオンオフ制御信号(N
u,Nv,Nw)が全てオン指令信号(L出力)である
間のみ発振器39からの出力をDフリップフロップ34
へのクロック入力とするため途中反転ゲート35、およ
びANDゲート38を挿入している。従ってCPU25
からIGBTトランジスタ12、14、16へのオンオ
フ制御信号が全てオン指令信号(L出力)である間のみ
Dフリップフロップ34へ発振器39からのクロック信
号が入力される。このクロック入力の際は3個の負極側
IGBTトランジスタ12、14、16は全てオン状態
にある。従って地絡が発生していない場合は負極側IG
BTトランジスタから電流検出用抵抗23を介して整流
用ダイオード4〜9の負極側出力端子へと流れる電流
(Idc)が発生することはあり得ない。これを示した
のが図8のタイムチャートにおける地絡発生前の状態で
ある。ここでの各状態は図2のタイムチャートにおける
場合と同じである。逆に地絡が発生している場合におい
ては、CPU25からIGBTトランジスタ12、1
4、16へのオンオフ制御信号が全てオン指令信号(L
出力)である間は、図5に示すようにアース側からオン
状態にあるIGBTトランジスタ14、16を介し、電
流検出用抵抗23、整流ダイオード7へと流れる地絡電
流が発生しており、この間においてクロック入力により
Dフリップフロップ34のラッチが行われればコンパレ
ータ32からの出力であるDフリップフロップ34への
D入力はL入力であるためDフリップフロップ34のQ
出力はLとしてラッチされる。従ってDフリップフロッ
プ34のQ出力がL出力であることより地絡を検出でき
る。
【0009】次に本発明の第3の実施例を図9に基づい
て説明する。図9において、CPU25からIGBTト
ランジスタ12、14、16へのオンオフ制御信号(N
u,Nv,Nw)が全てオン指令信号(L出力)状態か
らいずれか1相(同時タイミングでオフ指令なら2相)
のみオフ指令信号に切り替わる際、L出力からH出力へ
と切り替わるDフリップフロップ34へのクロック入力
が発生する。このクロック入力が発生した瞬間に対し、
この直前においては前記3個のIGBTトランジスタ1
2、14、16は全てオン状態にある。さらにまた前記
クロック入力が発生した瞬間においては、CPUからの
オフ指令信号が入力された負極側IGBTトランジスタ
はオフ動作遅れ(オフ指令信号がオンオフ駆動回路部2
4に伝送された後、そこからオフ指令がIGBTトラン
ジスタのゲートへ伝送されるまでの遅れ、さらにその伝
送後実際にオフするまでの遅れがある)のためまだオン
状態にあり、従って前記クロック入力が発生した瞬間は
負極側の3個のIGBTトランジスタ12、14、16
は全てオン状態にあることになる。従って地絡が発生し
ていない場合は負極側IGBTトランジスタから電流検
出用抵抗23を介して整流用ダイオード4〜9の負極側
出力端子へと流れる電流(Idc)が発生することはあ
り得ない。これを示したのが図10のタイムチャートに
おける地絡発生前の状態である。ここでの各状態は図2
のタイムチャートにおける場合と同じである。逆に地絡
が発生している場合においては、CPU25からIGB
Tトランジスタ12、14、16へのオンオフ制御信号
(Nu,Nv,Nw)が全てオン指令信号(L出力)状
態からいずれか1相(または2相)のみオフ指令信号に
切り替わる際において、この場合も前記の理由により負
極側3個のIGBTトランジスタ12、14、16は全
てオン状態にあるので、図5に示すようにアース側から
オン状態にあるIGBTトランジスタ14、16を介
し、電流検出用抵抗23、整流ダイオード7へと流れる
地絡電流が発生しており、この際においてクロック入力
が発生するのでコンパレータ32からの出力であるDフ
リップフロップ34へのD入力はL入力であり、このL
入力がラッチされるのでDフリップフロップ34のQ出
力はLとなる。従ってDフリップフロップ34のQ出力
がL出力であることより地絡を検出できる。
て説明する。図9において、CPU25からIGBTト
ランジスタ12、14、16へのオンオフ制御信号(N
u,Nv,Nw)が全てオン指令信号(L出力)状態か
らいずれか1相(同時タイミングでオフ指令なら2相)
のみオフ指令信号に切り替わる際、L出力からH出力へ
と切り替わるDフリップフロップ34へのクロック入力
が発生する。このクロック入力が発生した瞬間に対し、
この直前においては前記3個のIGBTトランジスタ1
2、14、16は全てオン状態にある。さらにまた前記
クロック入力が発生した瞬間においては、CPUからの
オフ指令信号が入力された負極側IGBTトランジスタ
はオフ動作遅れ(オフ指令信号がオンオフ駆動回路部2
4に伝送された後、そこからオフ指令がIGBTトラン
ジスタのゲートへ伝送されるまでの遅れ、さらにその伝
送後実際にオフするまでの遅れがある)のためまだオン
状態にあり、従って前記クロック入力が発生した瞬間は
負極側の3個のIGBTトランジスタ12、14、16
は全てオン状態にあることになる。従って地絡が発生し
ていない場合は負極側IGBTトランジスタから電流検
出用抵抗23を介して整流用ダイオード4〜9の負極側
出力端子へと流れる電流(Idc)が発生することはあ
り得ない。これを示したのが図10のタイムチャートに
おける地絡発生前の状態である。ここでの各状態は図2
のタイムチャートにおける場合と同じである。逆に地絡
が発生している場合においては、CPU25からIGB
Tトランジスタ12、14、16へのオンオフ制御信号
(Nu,Nv,Nw)が全てオン指令信号(L出力)状
態からいずれか1相(または2相)のみオフ指令信号に
切り替わる際において、この場合も前記の理由により負
極側3個のIGBTトランジスタ12、14、16は全
てオン状態にあるので、図5に示すようにアース側から
オン状態にあるIGBTトランジスタ14、16を介
し、電流検出用抵抗23、整流ダイオード7へと流れる
地絡電流が発生しており、この際においてクロック入力
が発生するのでコンパレータ32からの出力であるDフ
リップフロップ34へのD入力はL入力であり、このL
入力がラッチされるのでDフリップフロップ34のQ出
力はLとなる。従ってDフリップフロップ34のQ出力
がL出力であることより地絡を検出できる。
【0010】次に本発明の第4の実施例を図11に基づ
いて説明する。図11においてCPU25から正極側I
GBTトランジスタ11、13、15へのオンオフ制御
信号(Pu,Pv,Pw)が全てオフ指令信号(H出
力)状態からいずれか1相(同時タイミングでオン指令
なら2相)のみオン指令信号に切り替わる際、これは負
極側IGBTトランジスタ12、14、16へのオンオ
フ制御信号(Nu,Nv,Nw)が全てオン指令信号
(L出力)状態からいずれか1相(同時タイミングでオ
フ指令なら2相)のみオフ指令信号に切り替わった後、
この相のデッドタイム期間が終了して正極側IGBTト
ランジスタへのオンオフ制御信号がオフ指令状態からオ
ン指令に切り替わる際であるともいえるが、この切り替
わりの瞬間にNANDゲート40によりL出力からH出
力へと切り替わるDフリップフロップ34へのクロック
入力が発生する。このクロック入力が発生した瞬間にお
いて、IGBTトランジスタ12、14、16について
はいずれか1つ(同時タイミングで全てオフ指令なら2
つ)がオフ状態にあり、残りは全てオン状態にある。ま
たIGBTトランジスタ11、13、15についてはい
ずれか1つ(同時タイミングでオン指令なら2つ)のみ
はオフ指令状態からオン指令へと切り替わった瞬間とな
るが、しかしこのIGBTトランジスタについてはオン
動作遅れ(オン指令信号がオンオフ駆動回路部24に伝
送された後、そこからオン指令がIGBTトランジスタ
のゲートへ伝送されるまでの遅れ、さらにその伝送後実
際にオンするまでの遅れがある)のために実際にはまだ
オフ状態にあり、従って正極側IGBTトランジスタ1
1、13、15は全てオフ状態にある。従って前記クロ
ック入力が発生した瞬間において、地絡が発生していな
い場合は負極側IGBTトランジスタから電流検出用抵
抗23を介して整流用ダイオード4〜9の負極側出力端
子へと流れる電流(Idc)が発生することはあり得な
い。逆に地絡が発生している場合においては、CPU2
5からIGBTトランジスタ11、13、15へのオン
オフ制御信号(Pu,Pv,Pw)が全てオフ指令信号
(H出力)状態からいずれか1相(同時タイミングでオ
ン指令なら2相)のみオン指令信号に切り替わる際にお
いて、この場合も前記の理由により負極側3個のIGB
Tトランジスタ12、14、16のうちいずれかはオン
状態にあるので、例えば図5に示すようにアース側から
オン状態にあるIGBTトランジスタ14、16を介
し、電流検出用抵抗23、整流ダイオード7へと流れる
地絡電流が発生することになり、この際においてクロッ
ク入力が発生するのでコンパレータ32からの出力であ
るDフリップフロップ34へのD入力はL入力であり、
このL入力がラッチされるのでDフリップフロップ34
のQ出力はLとなる。従ってDフリップフロップ34の
Q出力がL出力であることより地絡を検出できる。
いて説明する。図11においてCPU25から正極側I
GBTトランジスタ11、13、15へのオンオフ制御
信号(Pu,Pv,Pw)が全てオフ指令信号(H出
力)状態からいずれか1相(同時タイミングでオン指令
なら2相)のみオン指令信号に切り替わる際、これは負
極側IGBTトランジスタ12、14、16へのオンオ
フ制御信号(Nu,Nv,Nw)が全てオン指令信号
(L出力)状態からいずれか1相(同時タイミングでオ
フ指令なら2相)のみオフ指令信号に切り替わった後、
この相のデッドタイム期間が終了して正極側IGBTト
ランジスタへのオンオフ制御信号がオフ指令状態からオ
ン指令に切り替わる際であるともいえるが、この切り替
わりの瞬間にNANDゲート40によりL出力からH出
力へと切り替わるDフリップフロップ34へのクロック
入力が発生する。このクロック入力が発生した瞬間にお
いて、IGBTトランジスタ12、14、16について
はいずれか1つ(同時タイミングで全てオフ指令なら2
つ)がオフ状態にあり、残りは全てオン状態にある。ま
たIGBTトランジスタ11、13、15についてはい
ずれか1つ(同時タイミングでオン指令なら2つ)のみ
はオフ指令状態からオン指令へと切り替わった瞬間とな
るが、しかしこのIGBTトランジスタについてはオン
動作遅れ(オン指令信号がオンオフ駆動回路部24に伝
送された後、そこからオン指令がIGBTトランジスタ
のゲートへ伝送されるまでの遅れ、さらにその伝送後実
際にオンするまでの遅れがある)のために実際にはまだ
オフ状態にあり、従って正極側IGBTトランジスタ1
1、13、15は全てオフ状態にある。従って前記クロ
ック入力が発生した瞬間において、地絡が発生していな
い場合は負極側IGBTトランジスタから電流検出用抵
抗23を介して整流用ダイオード4〜9の負極側出力端
子へと流れる電流(Idc)が発生することはあり得な
い。逆に地絡が発生している場合においては、CPU2
5からIGBTトランジスタ11、13、15へのオン
オフ制御信号(Pu,Pv,Pw)が全てオフ指令信号
(H出力)状態からいずれか1相(同時タイミングでオ
ン指令なら2相)のみオン指令信号に切り替わる際にお
いて、この場合も前記の理由により負極側3個のIGB
Tトランジスタ12、14、16のうちいずれかはオン
状態にあるので、例えば図5に示すようにアース側から
オン状態にあるIGBTトランジスタ14、16を介
し、電流検出用抵抗23、整流ダイオード7へと流れる
地絡電流が発生することになり、この際においてクロッ
ク入力が発生するのでコンパレータ32からの出力であ
るDフリップフロップ34へのD入力はL入力であり、
このL入力がラッチされるのでDフリップフロップ34
のQ出力はLとなる。従ってDフリップフロップ34の
Q出力がL出力であることより地絡を検出できる。
【0011】次に本発明の第5の実施例を図12に基づ
いて説明する。図12においてDフリップフロップ34
へのクロック入力は演算装置25からのオンオフ制御信
号(Nu,Nv,Nw)による合成信号に替えて、オン
オフ駆動回路部24からのオンオフ駆動信号(Tnu,
Tnv,Tnw)による合成信号から構成されている。
オンオフ駆動回路部24からのIGBTトランジスタ1
2、14、16へのオンオフ駆動信号が全てオン指令と
なった瞬間にANDゲート38からクロック入力が発生
する。このクロック入力の直前まで負極側IGBTトラ
ンジスタに対しオフ指令信号であった相において、負極
側IGBTトランジスタはオン動作遅れのためにクロッ
ク入力の際はまだまったくオンしておらず、また正極側
IGBTトランジスタもデッドタイム期間終了間際にあ
るためすでに完全にオフしており、従って正極側と負極
側両IGBTトランジスタはともにオフ状態にある。従
って6個のIGBTトランジスタ11〜16においては
前記の理由により1相(同時タイミングでオン指令なら
2相)のみ正極側と負極側両IGBTトランジスタが共
にオフ状態にあり、その他の相は全て負極側IGBTト
ランジスタがオン状態にある。各IGBTトランジスタ
がこのようなオン・オフ状態にあっては地絡が発生して
いない場合、負極側IGBTトランジスタから電流検出
用抵抗23を介して整流用ダイオード4〜9の負極側出
力端子へと流れる電流(Idc)が発生することはあり
得ない。よってコンパレータ32からの出力であるDフ
リップフロップ34へのD入力はH入力であり、この瞬
間にラッチが行われるのでDフリップフロップ34のQ
出力はHとなる。逆に地絡が発生している場合には、前
記クロック入力が発生した瞬間においてアース側からオ
ン状態にあるIGBTトランジスタ14、16を介し、
電流検出用抵抗23、整流ダイオード7へと流れる地絡
電流がすでに発生している。このためクロック入力が発
生した瞬間にはコンパレータ32からの出力であるDフ
リップフロップ34へのD入力はL入力であり、この瞬
間にラッチが行われるのでDフリップフロップ34のQ
出力はLとなる。従ってDフリップフロップ34のQ出
力がL出力であることより地絡を検出できる。
いて説明する。図12においてDフリップフロップ34
へのクロック入力は演算装置25からのオンオフ制御信
号(Nu,Nv,Nw)による合成信号に替えて、オン
オフ駆動回路部24からのオンオフ駆動信号(Tnu,
Tnv,Tnw)による合成信号から構成されている。
オンオフ駆動回路部24からのIGBTトランジスタ1
2、14、16へのオンオフ駆動信号が全てオン指令と
なった瞬間にANDゲート38からクロック入力が発生
する。このクロック入力の直前まで負極側IGBTトラ
ンジスタに対しオフ指令信号であった相において、負極
側IGBTトランジスタはオン動作遅れのためにクロッ
ク入力の際はまだまったくオンしておらず、また正極側
IGBTトランジスタもデッドタイム期間終了間際にあ
るためすでに完全にオフしており、従って正極側と負極
側両IGBTトランジスタはともにオフ状態にある。従
って6個のIGBTトランジスタ11〜16においては
前記の理由により1相(同時タイミングでオン指令なら
2相)のみ正極側と負極側両IGBTトランジスタが共
にオフ状態にあり、その他の相は全て負極側IGBTト
ランジスタがオン状態にある。各IGBTトランジスタ
がこのようなオン・オフ状態にあっては地絡が発生して
いない場合、負極側IGBTトランジスタから電流検出
用抵抗23を介して整流用ダイオード4〜9の負極側出
力端子へと流れる電流(Idc)が発生することはあり
得ない。よってコンパレータ32からの出力であるDフ
リップフロップ34へのD入力はH入力であり、この瞬
間にラッチが行われるのでDフリップフロップ34のQ
出力はHとなる。逆に地絡が発生している場合には、前
記クロック入力が発生した瞬間においてアース側からオ
ン状態にあるIGBTトランジスタ14、16を介し、
電流検出用抵抗23、整流ダイオード7へと流れる地絡
電流がすでに発生している。このためクロック入力が発
生した瞬間にはコンパレータ32からの出力であるDフ
リップフロップ34へのD入力はL入力であり、この瞬
間にラッチが行われるのでDフリップフロップ34のQ
出力はLとなる。従ってDフリップフロップ34のQ出
力がL出力であることより地絡を検出できる。
【0012】上記手段により本発明は次の作用を持つ。
請求項1記載の構成において、演算装置から各負極側半
導体スイッチング素子へのオンオフ制御信号が全てオン
指令信号となった瞬間(以下この瞬間をt1とする)に
対し、この直前においてはいずれか1つの負極側半導体
スイッチング素子を除いた他の残り全ての負極側半導体
スイッチング素子への前記オンオフ制御信号は全てオン
指令信号となっている。また前記1つの負極側半導体ス
イッチング素子へのオンオフ制御信号は当然にオフ指令
信号(但しオン指令信号が出力される直前である)であ
るが、しかし直列接続された正極側と負極側の両半導体
スイッチング素子の同時オンを防止するために設けられ
たデッドタイム期間(前記演算装置が正極側、負極側両
半導体スイッチング素子に対し、共にオフ指令信号を出
力する期間)により、正極側半導体スイッチング素子へ
のオンオフ制御信号もオフ指令信号となっており、さら
にデッドタイム期間終了間際にあるため、正極側半導体
スイッチング素子はすでに完全にオフしている。このた
めt1においては、その直前までデッドタイム期間によ
り前記演算装置からのオンオフ制御信号がオフ指令信号
であった正極側半導体スイッチング素子はオフしてお
り、また負極側半導体スイッチング素子もオン動作遅れ
(オン指令信号がオンオフ駆動装置に伝送された後、オ
ンオフ駆動装置からのオン指令が負極側半導体スイッチ
ング素子へ伝送されるまでの遅れ、さらにその伝送後実
際に負極側半導体スイッチング素子がオンするまでの遅
れがある)のために、同様にオフしている。従って前記
半導体整流素子群の正極側出力端子と前記電流検出器と
の間に2個以上並列接続された前記直列接続体(以下こ
れを2相以上の直列接続体という)の各半導体スイッチ
ング素子は、1相のみ負極側と正極側の両半導体スイッ
チング素子が共にオフ状態にあり、その他の相は全て負
極側半導体スイッチング素子のみがオン状態にある。各
半導体スイッチング素子がこのようなオン・オフ状態に
あっては地絡が発生していない場合、負極側半導体スイ
ッチング素子から電流検出器を介して前記半導体整流素
子群の負極側出力端子へと流れる電流が発生することは
あり得ない。逆に地絡が発生している場合には、アース
側からオン状態にあるいずれかの負極側半導体スイッチ
ング素子、電流検出器を介して前記半導体整流素子群の
負極側出力端子へと流れる電流が発生する。従って演算
装置から各負極側半導体スイッチング素子へのオンオフ
制御信号が全てオン指令信号となった際(t1)に信号
を発生する信号発生手段からの信号出力に従い、オン状
態にあるいずれかの負極側半導体スイッチング素子、電
流検出器を介して前記半導体整流素子群の負極側出力端
子へと流れる電流の有無を判別検出することで、電流が
検出されれば地絡が発生しているとして判別できること
になる。
請求項1記載の構成において、演算装置から各負極側半
導体スイッチング素子へのオンオフ制御信号が全てオン
指令信号となった瞬間(以下この瞬間をt1とする)に
対し、この直前においてはいずれか1つの負極側半導体
スイッチング素子を除いた他の残り全ての負極側半導体
スイッチング素子への前記オンオフ制御信号は全てオン
指令信号となっている。また前記1つの負極側半導体ス
イッチング素子へのオンオフ制御信号は当然にオフ指令
信号(但しオン指令信号が出力される直前である)であ
るが、しかし直列接続された正極側と負極側の両半導体
スイッチング素子の同時オンを防止するために設けられ
たデッドタイム期間(前記演算装置が正極側、負極側両
半導体スイッチング素子に対し、共にオフ指令信号を出
力する期間)により、正極側半導体スイッチング素子へ
のオンオフ制御信号もオフ指令信号となっており、さら
にデッドタイム期間終了間際にあるため、正極側半導体
スイッチング素子はすでに完全にオフしている。このた
めt1においては、その直前までデッドタイム期間によ
り前記演算装置からのオンオフ制御信号がオフ指令信号
であった正極側半導体スイッチング素子はオフしてお
り、また負極側半導体スイッチング素子もオン動作遅れ
(オン指令信号がオンオフ駆動装置に伝送された後、オ
ンオフ駆動装置からのオン指令が負極側半導体スイッチ
ング素子へ伝送されるまでの遅れ、さらにその伝送後実
際に負極側半導体スイッチング素子がオンするまでの遅
れがある)のために、同様にオフしている。従って前記
半導体整流素子群の正極側出力端子と前記電流検出器と
の間に2個以上並列接続された前記直列接続体(以下こ
れを2相以上の直列接続体という)の各半導体スイッチ
ング素子は、1相のみ負極側と正極側の両半導体スイッ
チング素子が共にオフ状態にあり、その他の相は全て負
極側半導体スイッチング素子のみがオン状態にある。各
半導体スイッチング素子がこのようなオン・オフ状態に
あっては地絡が発生していない場合、負極側半導体スイ
ッチング素子から電流検出器を介して前記半導体整流素
子群の負極側出力端子へと流れる電流が発生することは
あり得ない。逆に地絡が発生している場合には、アース
側からオン状態にあるいずれかの負極側半導体スイッチ
ング素子、電流検出器を介して前記半導体整流素子群の
負極側出力端子へと流れる電流が発生する。従って演算
装置から各負極側半導体スイッチング素子へのオンオフ
制御信号が全てオン指令信号となった際(t1)に信号
を発生する信号発生手段からの信号出力に従い、オン状
態にあるいずれかの負極側半導体スイッチング素子、電
流検出器を介して前記半導体整流素子群の負極側出力端
子へと流れる電流の有無を判別検出することで、電流が
検出されれば地絡が発生しているとして判別できること
になる。
【0013】また請求項2記載の構成においては、演算
装置から各負極側半導体スイッチング素子へのオンオフ
制御信号が全てオン指令信号となっている間に前記信号
発生手段から信号が出力される。従ってこの信号が出力
された際には、負極側半導体スイッチング素子は全てオ
ン状態にある。各半導体スイッチング素子がこのような
オン・オフ状態にあっては地絡が発生していない場合、
負極側半導体スイッチング素子から電流検出器を介して
前記半導体整流素子群の負極側出力端子へと流れる電流
が発生することはあり得ない。逆に地絡が発生している
場合には、アース側からオン状態にあるいずれかの負極
側半導体スイッチング素子、電流検出器を介して前記半
導体整流素子群の負極側出力端子へと流れる電流が発生
する。従って演算装置からの各負極側半導体スイッチン
グ素子へのオンオフ制御信号が全てオン指令信号となっ
ている間に信号を発生する信号発生手段からの信号出力
に従い、オン状態にあるいずれかの負極側半導体スイッ
チング素子、電流検出器を介して前記半導体整流素子群
の負極側出力端子へと流れる電流の有無を判別検出する
ことで、電流が検出されれば地絡が発生しているとして
判別できることになる。
装置から各負極側半導体スイッチング素子へのオンオフ
制御信号が全てオン指令信号となっている間に前記信号
発生手段から信号が出力される。従ってこの信号が出力
された際には、負極側半導体スイッチング素子は全てオ
ン状態にある。各半導体スイッチング素子がこのような
オン・オフ状態にあっては地絡が発生していない場合、
負極側半導体スイッチング素子から電流検出器を介して
前記半導体整流素子群の負極側出力端子へと流れる電流
が発生することはあり得ない。逆に地絡が発生している
場合には、アース側からオン状態にあるいずれかの負極
側半導体スイッチング素子、電流検出器を介して前記半
導体整流素子群の負極側出力端子へと流れる電流が発生
する。従って演算装置からの各負極側半導体スイッチン
グ素子へのオンオフ制御信号が全てオン指令信号となっ
ている間に信号を発生する信号発生手段からの信号出力
に従い、オン状態にあるいずれかの負極側半導体スイッ
チング素子、電流検出器を介して前記半導体整流素子群
の負極側出力端子へと流れる電流の有無を判別検出する
ことで、電流が検出されれば地絡が発生しているとして
判別できることになる。
【0014】また請求項3記載の構成においては、演算
装置から各負極側半導体スイッチング素子へのオンオフ
制御信号が全てオン指令信号である状態からいずれか1
つがオフ指令状態に移行した瞬間(以下この瞬間をt2
とする)に対し、この直前においては各負極側半導体ス
イッチング素子への前記オンオフ制御信号は全てオン指
令信号となっており、従って各負極側半導体スイッチン
グ素子は全てオン状態にある。このような状態から1つ
の負極側半導体スイッチング素子への演算装置からのオ
ンオフ制御信号がオフ指令信号に移行した瞬間t2にお
いては、演算装置からのオフ指令信号を受ける当該負極
側半導体スイッチング素子についてのオフ動作遅れ(オ
フ指令信号がオンオフ駆動装置に伝送された後、オンオ
フ駆動装置からオフ指令信号が負極側半導体スイッチン
グ素子へ伝送されるまでの遅れ、さらにその伝送後実際
にオフするまでの遅れがある)があるため、このt2に
おいても各負極側半導体スイッチング素子は全てオン状
態にある。従って各半導体スイッチング素子がこのよう
なオン・オフ状態にあっては地絡が発生していない場
合、負極側半導体スイッチング素子から電流検出器を介
して前記半導体整流素子群の負極側出力端子へと流れる
電流が発生することはあり得ない。逆に地絡が発生して
いる場合には、アース側からオン状態にあるいずれかの
負極側半導体スイッチング素子、電流検出器を介して前
記半導体整流素子群の負極側出力端子へと流れる電流が
発生する。従って演算装置から各負極側半導体スイッチ
ング素子へのオンオフ制御信号が全てオン指令信号であ
る状態からいずれか1つがオフ指令状態に移行した瞬間
t2に信号を発生する信号発生手段からの信号出力に従
い、オン状態にあるいずれかの負極側半導体スイッチン
グ素子、電流検出器を介して前記半導体整流素子群の負
極側出力端子へと流れる電流の有無を判別検出すること
で、電流が検出されれば地絡が発生しているとして判別
できることになる。
装置から各負極側半導体スイッチング素子へのオンオフ
制御信号が全てオン指令信号である状態からいずれか1
つがオフ指令状態に移行した瞬間(以下この瞬間をt2
とする)に対し、この直前においては各負極側半導体ス
イッチング素子への前記オンオフ制御信号は全てオン指
令信号となっており、従って各負極側半導体スイッチン
グ素子は全てオン状態にある。このような状態から1つ
の負極側半導体スイッチング素子への演算装置からのオ
ンオフ制御信号がオフ指令信号に移行した瞬間t2にお
いては、演算装置からのオフ指令信号を受ける当該負極
側半導体スイッチング素子についてのオフ動作遅れ(オ
フ指令信号がオンオフ駆動装置に伝送された後、オンオ
フ駆動装置からオフ指令信号が負極側半導体スイッチン
グ素子へ伝送されるまでの遅れ、さらにその伝送後実際
にオフするまでの遅れがある)があるため、このt2に
おいても各負極側半導体スイッチング素子は全てオン状
態にある。従って各半導体スイッチング素子がこのよう
なオン・オフ状態にあっては地絡が発生していない場
合、負極側半導体スイッチング素子から電流検出器を介
して前記半導体整流素子群の負極側出力端子へと流れる
電流が発生することはあり得ない。逆に地絡が発生して
いる場合には、アース側からオン状態にあるいずれかの
負極側半導体スイッチング素子、電流検出器を介して前
記半導体整流素子群の負極側出力端子へと流れる電流が
発生する。従って演算装置から各負極側半導体スイッチ
ング素子へのオンオフ制御信号が全てオン指令信号であ
る状態からいずれか1つがオフ指令状態に移行した瞬間
t2に信号を発生する信号発生手段からの信号出力に従
い、オン状態にあるいずれかの負極側半導体スイッチン
グ素子、電流検出器を介して前記半導体整流素子群の負
極側出力端子へと流れる電流の有無を判別検出すること
で、電流が検出されれば地絡が発生しているとして判別
できることになる。
【0015】また請求項4記載の構成においては、演算
装置から各負極側半導体スイッチング素子へのオンオフ
制御信号が全てオン指令信号である状態からいずれか1
つがオフ指令状態に移行した後、このオフ指令状態に移
行した半導体スイッチング素子に直列接続されたもう一
方の半導体スイッチング素子への前記演算装置からのオ
ンオフ制御信号がオン指令状態に移行した瞬間(以下こ
の瞬間をt3とする)に対し、この直前においては前記
オフ指令状態に移行した負極側半導体スイッチング素子
を除いた残りの各負極側半導体スイッチング素子へのオ
ンオフ制御信号は全てオン指令信号となっており、また
正極側半導体スイッチング素子においては全てオフ指令
状態にある。従ってオフ指令状態にある負極側半導体ス
イッチング素子はデッドタイム期間終了間際にあるの
で、すでに完全にオフ状態にあり、残りの負極側半導体
スイッチング素子は全てオン状態にある。また一方にお
いて正極側半導体スイッチング素子は全てオフ状態にあ
る。このような状態から前記1つの正極側半導体スイッ
チング素子への演算装置からのオンオフ制御信号がオン
指令信号に移行した瞬間t3においては、演算装置から
のオン指令信号を受ける当該正極側半導体スイッチング
素子についてのオン動作遅れ(オン指令信号がオンオフ
駆動装置に伝送された後、オンオフ駆動装置からオン指
令信号が正極側半導体スイッチング素子へ伝送されるま
での遅れ、さらにその伝送後実際にオンするまでの遅れ
がある)があるため、このt3においても各正極側半導
体スイッチング素子は全てオフ状態にある。また負極側
半導体スイッチング素子のオンオフ状態についてはt3
の直前と状態は同じである。従って各半導体スイッチン
グ素子がこのようなオン・オフ状態にあっては地絡が発
生していない場合、負極側半導体スイッチング素子から
電流検出器を介して前記半導体整流素子群の負極側出力
端子へと流れる電流が発生することはあり得ない。逆に
地絡が発生している場合には、アース側からオン状態に
あるいずれかの負極側半導体スイッチング素子、電流検
出器を介して前記半導体整流素子群の負極側出力端子へ
と流れる電流が発生する。従って前記演算装置からのオ
ンオフ制御信号が全てオン指令状態からいずれか1つが
オフ指令状態に移行した後、このオフ指令状態に移行し
た半導体スイッチング素子に直列接続された正極側半導
体スイッチング素子への前記演算装置からのオンオフ制
御信号がオン指令状態に移行する瞬間t3に信号を発生
する信号発生手段からの信号出力に従い、オン状態にあ
るいずれかの負極側半導体スイッチング素子、電流検出
器を介して前記半導体整流素子群の負極側出力端子へと
流れる電流の有無を判別検出することで、電流が検出さ
れれば地絡が発生しているとして判別できることにな
る。
装置から各負極側半導体スイッチング素子へのオンオフ
制御信号が全てオン指令信号である状態からいずれか1
つがオフ指令状態に移行した後、このオフ指令状態に移
行した半導体スイッチング素子に直列接続されたもう一
方の半導体スイッチング素子への前記演算装置からのオ
ンオフ制御信号がオン指令状態に移行した瞬間(以下こ
の瞬間をt3とする)に対し、この直前においては前記
オフ指令状態に移行した負極側半導体スイッチング素子
を除いた残りの各負極側半導体スイッチング素子へのオ
ンオフ制御信号は全てオン指令信号となっており、また
正極側半導体スイッチング素子においては全てオフ指令
状態にある。従ってオフ指令状態にある負極側半導体ス
イッチング素子はデッドタイム期間終了間際にあるの
で、すでに完全にオフ状態にあり、残りの負極側半導体
スイッチング素子は全てオン状態にある。また一方にお
いて正極側半導体スイッチング素子は全てオフ状態にあ
る。このような状態から前記1つの正極側半導体スイッ
チング素子への演算装置からのオンオフ制御信号がオン
指令信号に移行した瞬間t3においては、演算装置から
のオン指令信号を受ける当該正極側半導体スイッチング
素子についてのオン動作遅れ(オン指令信号がオンオフ
駆動装置に伝送された後、オンオフ駆動装置からオン指
令信号が正極側半導体スイッチング素子へ伝送されるま
での遅れ、さらにその伝送後実際にオンするまでの遅れ
がある)があるため、このt3においても各正極側半導
体スイッチング素子は全てオフ状態にある。また負極側
半導体スイッチング素子のオンオフ状態についてはt3
の直前と状態は同じである。従って各半導体スイッチン
グ素子がこのようなオン・オフ状態にあっては地絡が発
生していない場合、負極側半導体スイッチング素子から
電流検出器を介して前記半導体整流素子群の負極側出力
端子へと流れる電流が発生することはあり得ない。逆に
地絡が発生している場合には、アース側からオン状態に
あるいずれかの負極側半導体スイッチング素子、電流検
出器を介して前記半導体整流素子群の負極側出力端子へ
と流れる電流が発生する。従って前記演算装置からのオ
ンオフ制御信号が全てオン指令状態からいずれか1つが
オフ指令状態に移行した後、このオフ指令状態に移行し
た半導体スイッチング素子に直列接続された正極側半導
体スイッチング素子への前記演算装置からのオンオフ制
御信号がオン指令状態に移行する瞬間t3に信号を発生
する信号発生手段からの信号出力に従い、オン状態にあ
るいずれかの負極側半導体スイッチング素子、電流検出
器を介して前記半導体整流素子群の負極側出力端子へと
流れる電流の有無を判別検出することで、電流が検出さ
れれば地絡が発生しているとして判別できることにな
る。
【0016】また請求項5記載の構成においては請求項
1から請求項4記載のインバータ装置において、前記信
号発生手段が演算装置からのオンオフ制御信号に替えて
前記各半導体スイッチング素子をオンオフ駆動するオン
オフ駆動装置の負極側半導体スイッチング素子へのオン
オフ駆動信号に従い信号出力するよう構成されており、
この構成の場合においても信号発生手段から信号出力が
された際の各半導体スイッチング素子のオンオフ状態は
請求項1から請求項3記載の場合と同様であり、従って
請求項1から請求項4記載の場合と同様に信号発生手段
からの信号出力に従いオン状態にあるいずれかの負極側
半導体スイッチング素子、電流検出器を介して前記半導
体整流素子群の負極側出力端子へと流れる電流の有無を
判別検出することで、電流が検出されれば地絡が発生し
ているとして判別できることになる。
1から請求項4記載のインバータ装置において、前記信
号発生手段が演算装置からのオンオフ制御信号に替えて
前記各半導体スイッチング素子をオンオフ駆動するオン
オフ駆動装置の負極側半導体スイッチング素子へのオン
オフ駆動信号に従い信号出力するよう構成されており、
この構成の場合においても信号発生手段から信号出力が
された際の各半導体スイッチング素子のオンオフ状態は
請求項1から請求項3記載の場合と同様であり、従って
請求項1から請求項4記載の場合と同様に信号発生手段
からの信号出力に従いオン状態にあるいずれかの負極側
半導体スイッチング素子、電流検出器を介して前記半導
体整流素子群の負極側出力端子へと流れる電流の有無を
判別検出することで、電流が検出されれば地絡が発生し
ているとして判別できることになる。
【0017】
【発明の効果】以上述べたように本発明によれば、イン
バータ装置は電流検出器1個のみで構成され、しかもこ
の電流検出器で地絡検出装置も兼用するという安価な構
成を実現することができ、しかもインバータ装置の運転
開始前に限らず運転中においても常に地絡検出を行うこ
とができるという効果がある。これによりインバータ装
置の信頼性を向上できる。
バータ装置は電流検出器1個のみで構成され、しかもこ
の電流検出器で地絡検出装置も兼用するという安価な構
成を実現することができ、しかもインバータ装置の運転
開始前に限らず運転中においても常に地絡検出を行うこ
とができるという効果がある。これによりインバータ装
置の信頼性を向上できる。
【図1】本発明の第1の実施例における地絡検出装置の
構成図
構成図
【図2】本発明の第1の実施例における正常時の地絡検
出装置の各部タイミングチャートの一例を示したもの
出装置の各部タイミングチャートの一例を示したもの
【図3】正常時におけるインバータ装置の出力電流の流
れ(モード、)の一例を示したもの
れ(モード、)の一例を示したもの
【図4】正常時におけるインバータ装置の出力電流の流
れ(モード、)の一例を示したもの
れ(モード、)の一例を示したもの
【図5】本発明の第1の実施例における地絡電流ルート
の一例を示したもの
の一例を示したもの
【図6】本発明の第1の実施例における地絡時の地絡検
出装置の各部タイミングチャートの一例を示したもの
出装置の各部タイミングチャートの一例を示したもの
【図7】本発明の第2の実施例における地絡検出装置の
構成図
構成図
【図8】本発明の第2の実施例における地絡時の地絡検
出装置の各部タイミングチャートの一例を示したもの
出装置の各部タイミングチャートの一例を示したもの
【図9】本発明の第3の実施例における地絡検出装置の
構成図
構成図
【図10】本発明の第3の実施例における地絡時の地絡
検出装置の各部タイミングチャートの一例を示したもの
検出装置の各部タイミングチャートの一例を示したもの
【図11】本発明の第4の実施例における地絡検出装置
の構成図
の構成図
【図12】本発明の第5の実施例における地絡検出装置
の構成図
の構成図
【図13】第1の従来例における地絡検出装置の構成図
【図14】第2の従来例における地絡検出装置の構成図
【図15】第2の従来例における地絡検出装置の地絡検
出フローチャートを示したもの
出フローチャートを示したもの
【図16】第2の従来例における地絡検出装置の地絡検
出保護タイミングチャートを示したもの
出保護タイミングチャートを示したもの
1 商用交流電源 2 インバータ装置 3 誘導電動機 4、5、6、7、8、9 整流用ダイオード 10 平滑用コンデンサ 11、12、13、14、15、16 IGBTトラン
ジスタ 17、18、19、20、21、22 還流ダイオード 23 電流検出用シャント抵抗 24 オンオフ駆動回路部 25 CPU 26、27、28 ダイオード 29、30、31、33 抵抗 32 コンパレータ 34 同期式Dフリップフロップ 35 反転ゲート 36 電流有無判別検出装置 37 信号発生装置 38 ANDゲート 39 発振器 40 NANDゲート 101 交流電源 102 インバータ装置 103 交流モータ 104、105、106、107、108、109 ダ
イオード 110 平滑コンデンサ 111、112、113、114、115、116 ス
イッチング素子 117、118、119、120、121、122 還
流ダイオード 128 ゲートアンプ部 129 交流モータ103の等価インダクタンス 130 交流モータ103の等価抵抗 137 地絡判別付指令部 138 電流検出器 161 直流母線 163 スイッチング素子112、114、116の直
流母線161側の短絡点
ジスタ 17、18、19、20、21、22 還流ダイオード 23 電流検出用シャント抵抗 24 オンオフ駆動回路部 25 CPU 26、27、28 ダイオード 29、30、31、33 抵抗 32 コンパレータ 34 同期式Dフリップフロップ 35 反転ゲート 36 電流有無判別検出装置 37 信号発生装置 38 ANDゲート 39 発振器 40 NANDゲート 101 交流電源 102 インバータ装置 103 交流モータ 104、105、106、107、108、109 ダ
イオード 110 平滑コンデンサ 111、112、113、114、115、116 ス
イッチング素子 117、118、119、120、121、122 還
流ダイオード 128 ゲートアンプ部 129 交流モータ103の等価インダクタンス 130 交流モータ103の等価抵抗 137 地絡判別付指令部 138 電流検出器 161 直流母線 163 スイッチング素子112、114、116の直
流母線161側の短絡点
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H02M 7/5387 H02M 7/5387 Z Fターム(参考) 5G053 AA06 BA01 DA01 EA01 EB01 EC03 FA04 5G066 HA13 5H007 AA05 AA06 BB06 CA01 CB02 CB04 CB05 CC23 DA05 DB01 DB12 DC02 EA02 FA03 FA08 FA13
Claims (5)
- 【請求項1】 交流電源に接続され交流電源電圧を整流
する半導体整流素子群と、前記半導体整流素子群の正負
出力端子間に接続された平滑コンデンサと、前記平滑コ
ンデンサの負極側に一端を接続された電流検出器と、半
導体スイッチング素子と前記半導体スイッチング素子に
逆並列接続される還流ダイオードとの並列接続体を2個
直列接続してなる直列接続体と、前記直列接続体の接続
部はインバータ装置の出力端子とし、前記直列接続体を
前記半導体整流素子群の正極側出力端子と前記電流検出
器の他端との間に2個以上並列接続して備え、かつ前記
各半導体スイッチング素子をオン・オフ制御する演算装
置と、前記演算装置からの前記各半導体スイッチング素
子へのオンオフ制御信号に従い前記各半導体スイッチン
グ素子をオンオフ駆動するオンオフ駆動装置とを備えた
インバータ装置において、 前記直列接続体全ての負極側半導体スイッチング素子に
対し、前記演算装置からのオンオフ制御信号が全てオン
指令状態になったとき信号を発生する信号発生手段と、
前記信号発生手段から信号出力された際に前記負極側半
導体スイッチング素子から前記電流検出器を介して前記
半導体整流素子群の負極側出力端子へと流れる電流の有
無を検出し前記電流が検出されると地絡と判別する判別
検出手段とを備えたことを特徴とするインバータ装置。 - 【請求項2】 前記信号発生手段は、前記演算装置から
のオンオフ制御信号が全てオン指令状態にあるとき信号
を発生することを特徴とする請求項1記載のインバータ
装置。 - 【請求項3】 前記信号発生手段は、前記演算装置から
のオンオフ制御信号が全てオン指令状態からいずれか1
つがオフ指令状態に移行する際に信号を発生することを
特徴とする請求項1記載のインバータ装置。 - 【請求項4】 前記信号発生手段は、前記演算装置から
のオンオフ制御信号が全てオン指令状態からいずれか1
つがオフ指令状態に移行した後、このオフ指令状態に移
行した半導体スイッチング素子に直列接続されたもう一
方の半導体スイッチング素子への前記演算装置からのオ
ンオフ制御信号がオン指令状態に移行する際に信号を発
生することを特徴とする請求項1記載のインバータ装
置。 - 【請求項5】 前記信号発生手段は、前記各半導体スイ
ッチング素子をオンオフ駆動するオンオフ駆動装置の負
極側半導体スイッチング素子へのオンオフ駆動信号に基
づいて信号を発生することを特徴とする請求項1から4
のいずれかに記載のインバータ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10277681A JP2000116144A (ja) | 1998-09-30 | 1998-09-30 | インバータ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10277681A JP2000116144A (ja) | 1998-09-30 | 1998-09-30 | インバータ装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000116144A true JP2000116144A (ja) | 2000-04-21 |
Family
ID=17586831
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10277681A Pending JP2000116144A (ja) | 1998-09-30 | 1998-09-30 | インバータ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000116144A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006158065A (ja) * | 2004-11-29 | 2006-06-15 | Mitsubishi Electric Corp | インバータ装置 |
WO2006069568A1 (en) * | 2004-12-27 | 2006-07-06 | Danfoss Drives A/S | Method for detecting earth-fault conditions in motor a controller |
JP2007244133A (ja) * | 2006-03-09 | 2007-09-20 | Omron Corp | モータ駆動回路の地絡検出装置 |
EP1909369A2 (de) | 2006-10-06 | 2008-04-09 | Schmidhauser AG | Schaltungsanordnung und Verfahren zur Isolationsüberwachung für im Betrieb befindliche Umrichteranwendungen |
US7663850B2 (en) | 2006-12-14 | 2010-02-16 | Abb Oy | Earth fault protection of a frequency converter |
CN105429167A (zh) * | 2015-11-05 | 2016-03-23 | 北京科诺伟业科技股份有限公司 | 一种微电网用柔性并离网切换装置 |
-
1998
- 1998-09-30 JP JP10277681A patent/JP2000116144A/ja active Pending
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006158065A (ja) * | 2004-11-29 | 2006-06-15 | Mitsubishi Electric Corp | インバータ装置 |
JP4680575B2 (ja) * | 2004-11-29 | 2011-05-11 | 三菱電機株式会社 | インバータ装置 |
GB2435384B (en) * | 2004-12-27 | 2010-03-10 | Danfoss Drives As | Method for detecting earth-fault conditions in a motor controller |
WO2006069568A1 (en) * | 2004-12-27 | 2006-07-06 | Danfoss Drives A/S | Method for detecting earth-fault conditions in motor a controller |
GB2435384A (en) * | 2004-12-27 | 2007-08-22 | Danfoss Drives As | Method for detecting earth-fault conditions in motor a controller |
US8023234B2 (en) | 2004-12-27 | 2011-09-20 | Danfoss Drives A/S | Method for detecting earth-fault conditions in a motor controller |
JP2007244133A (ja) * | 2006-03-09 | 2007-09-20 | Omron Corp | モータ駆動回路の地絡検出装置 |
EP1909368A2 (de) | 2006-10-06 | 2008-04-09 | Schmidhauser AG | Schaltungsanordnung und Verfahren zur Isolationsüberwachung für Umrichteranwendungen |
EP1909369A2 (de) | 2006-10-06 | 2008-04-09 | Schmidhauser AG | Schaltungsanordnung und Verfahren zur Isolationsüberwachung für im Betrieb befindliche Umrichteranwendungen |
US8310242B2 (en) | 2006-10-06 | 2012-11-13 | Schmidhauser Ag | Circuit arrangement and method for insulation monitoring for inverter applications |
EP1909368A3 (de) * | 2006-10-06 | 2016-08-24 | Schmidhauser AG | Schaltungsanordnung und Verfahren zur Isolationsüberwachung für Umrichteranwendungen |
EP1909369A3 (de) * | 2006-10-06 | 2016-08-24 | Schmidhauser AG | Schaltungsanordnung und Verfahren zur Isolationsüberwachung für im Betrieb befindliche Umrichteranwendungen |
US7663850B2 (en) | 2006-12-14 | 2010-02-16 | Abb Oy | Earth fault protection of a frequency converter |
CN105429167A (zh) * | 2015-11-05 | 2016-03-23 | 北京科诺伟业科技股份有限公司 | 一种微电网用柔性并离网切换装置 |
CN105429167B (zh) * | 2015-11-05 | 2018-06-26 | 北京科诺伟业科技股份有限公司 | 一种微电网用柔性并离网切换装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5686839A (en) | Equipment and method for detecting electrical leakage in electric vehicle | |
US11183835B2 (en) | Short circuit detection and protection for a gate driver circuit and methods of detecting the same using logic analysis | |
JP2007037275A (ja) | 充電制御装置を兼ねたモータ駆動装置 | |
US8084974B2 (en) | Inverter device | |
WO2007007466A1 (ja) | 多相インバータ及びその制御方法、並びに送風機及び多相電流出力システム | |
JP5375052B2 (ja) | インバータの放電装置 | |
JP2001320894A (ja) | モータ駆動装置 | |
JP5223367B2 (ja) | 駆動装置 | |
JP2000116144A (ja) | インバータ装置 | |
JPH07284289A (ja) | ブラシレスモータの駆動制御装置 | |
JP2005304143A (ja) | 電力変換装置 | |
JPH0759384A (ja) | インバータ装置 | |
JP2009118580A (ja) | 車両用回転電機装置 | |
JP2017112786A (ja) | インバータの異常検出装置 | |
JP2002247857A (ja) | 半導体装置 | |
JPH06261404A (ja) | 電気自動車用インバータ装置 | |
JP2002136147A (ja) | インバータ回路の故障検出方法 | |
JPH1066386A (ja) | インバータの瞬停再起動装置 | |
JPH1132426A (ja) | インバータの保護装置 | |
JP3815034B2 (ja) | 共振形インバータ装置 | |
JP2001211654A (ja) | インバータ装置 | |
JPH0956167A (ja) | 電動機制御装置 | |
JP3258743B2 (ja) | ブラシレスモータ駆動装置 | |
JP3471040B2 (ja) | インバータ装置 | |
JP2001037244A (ja) | 電力変換装置 |