JPH0634595B2 - インバ−タ回路 - Google Patents
インバ−タ回路Info
- Publication number
- JPH0634595B2 JPH0634595B2 JP61147161A JP14716186A JPH0634595B2 JP H0634595 B2 JPH0634595 B2 JP H0634595B2 JP 61147161 A JP61147161 A JP 61147161A JP 14716186 A JP14716186 A JP 14716186A JP H0634595 B2 JPH0634595 B2 JP H0634595B2
- Authority
- JP
- Japan
- Prior art keywords
- diode
- mosfet
- block
- voltage
- floating capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Inverter Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は寄生ダイオードと浮遊キャパシタを有する半
導体スイッチ素子を使用したインバータ回路に関する。
導体スイッチ素子を使用したインバータ回路に関する。
寄生ダイオードと浮遊キャパシタを有する半導体スイッ
チ素子として酸化金属半導体電界効果トランジスタが代
表的である。よって以後の説明においてはこの半導体ス
イッチ素子として酸化金属半導体電界効果トランジスタ
（以下ではMOSFETと略記する）を使用するものとする。
チ素子として酸化金属半導体電界効果トランジスタが代
表的である。よって以後の説明においてはこの半導体ス
イッチ素子として酸化金属半導体電界効果トランジスタ
（以下ではMOSFETと略記する）を使用するものとする。
第２図はMOSFETを使用したインバータの従来例を示す主
回路接続図であって直流電力を単相交流電力に変換する
単相インバータを示している。この第２図におけるイン
バータの第１相上側アームの符号２０がMOSFETであり符
号２１はこれの寄生ダイオード、符号２２はこれの浮遊
キャパシタである。このMOSFET２０には直列に第１ダイ
オードとしてのブロックダイオード２５が接続され、こ
のブロックダイオード２５とMOSFET２０との直列接続回
路には第２ダイオードとしての環流ダイオード２６が逆
極性で並列に接続されている。第１相下側アームもMOSF
ET３０、寄生ダイオード３１、浮遊キャパシタ３２、ブ
ロックダイオード３５、環流ダイオード３６が上側アー
ムと同様な接続により構成されている。さらに第２相上
側および下側アームもそれぞれMOSFET４０と５０、寄生
ダイオード４１と５１、浮遊キャパシタ４２と５２、ブ
ロックダイオード４５と５５、環流ダイオード４６と５
６により構成されているので、これら４個のMOSFET２
０，３０，４０，５０を適宜オン・オフさせることによ
り直流電源２からの直流電力を単相交流電力に変換して
負荷４に供給する。
回路接続図であって直流電力を単相交流電力に変換する
単相インバータを示している。この第２図におけるイン
バータの第１相上側アームの符号２０がMOSFETであり符
号２１はこれの寄生ダイオード、符号２２はこれの浮遊
キャパシタである。このMOSFET２０には直列に第１ダイ
オードとしてのブロックダイオード２５が接続され、こ
のブロックダイオード２５とMOSFET２０との直列接続回
路には第２ダイオードとしての環流ダイオード２６が逆
極性で並列に接続されている。第１相下側アームもMOSF
ET３０、寄生ダイオード３１、浮遊キャパシタ３２、ブ
ロックダイオード３５、環流ダイオード３６が上側アー
ムと同様な接続により構成されている。さらに第２相上
側および下側アームもそれぞれMOSFET４０と５０、寄生
ダイオード４１と５１、浮遊キャパシタ４２と５２、ブ
ロックダイオード４５と５５、環流ダイオード４６と５
６により構成されているので、これら４個のMOSFET２
０，３０，４０，５０を適宜オン・オフさせることによ
り直流電源２からの直流電力を単相交流電力に変換して
負荷４に供給する。
パルス幅変調制御により負荷４に与えられる電圧または
電流の制御はMOSFET４０をオフMOSFET５０をオンの状態
でMOSFET２０と３０とを高速で交互にオン・オフさせる
のであるが、このオン・オフの比率を変えることにより
構成される。またMOSFET２０がオフでMOSFET３０がオン
の状態でMOSFET４０と５０を交互にオン・オフさせれば
負荷４には上記と逆の電力が与えられる。
電流の制御はMOSFET４０をオフMOSFET５０をオンの状態
でMOSFET２０と３０とを高速で交互にオン・オフさせる
のであるが、このオン・オフの比率を変えることにより
構成される。またMOSFET２０がオフでMOSFET３０がオン
の状態でMOSFET４０と５０を交互にオン・オフさせれば
負荷４には上記と逆の電力が与えられる。
負荷４に正の電力を供給するモードを考えると、まずMO
SFET５０がオン、MOSFET４０がオフの状態でMOSFET２０
がオン、MOSFET３０がオフのとき、直流電源２→ブロッ
クダイオード２５→MOSFET２０→負荷４→ブロックダイ
オード５５→MOSFET５０→直流電源２の経路で電流が流
れる。次いでMOSFET２０と３０のオンとオフの状態を両
者とも逆転させると、負荷４→ブロックダイオード５５
→MOSFET５０→環流ダイオード３６→負荷４の経路で引
続き電流が流れる。ブロックダイオード３５はこのとき
の電流が寄生ダイオード３１に流れるのを防止するため
のものであって、このブロックダイオード３５がないと
寄生ダイオード３１は逆回復時の耐量が小さいために破
壊してしまう。
SFET５０がオン、MOSFET４０がオフの状態でMOSFET２０
がオン、MOSFET３０がオフのとき、直流電源２→ブロッ
クダイオード２５→MOSFET２０→負荷４→ブロックダイ
オード５５→MOSFET５０→直流電源２の経路で電流が流
れる。次いでMOSFET２０と３０のオンとオフの状態を両
者とも逆転させると、負荷４→ブロックダイオード５５
→MOSFET５０→環流ダイオード３６→負荷４の経路で引
続き電流が流れる。ブロックダイオード３５はこのとき
の電流が寄生ダイオード３１に流れるのを防止するため
のものであって、このブロックダイオード３５がないと
寄生ダイオード３１は逆回復時の耐量が小さいために破
壊してしまう。
第３図は第２図に示す従来例の動作波形図であって、第
３図（イ）はMOSFET２０のゲート信号を、第３図（ロ）
はMOSFET３０のゲート信号を、第３図（ハ）はブロック
ダイオード３５の電圧をそれぞれあらわしている。
３図（イ）はMOSFET２０のゲート信号を、第３図（ロ）
はMOSFET３０のゲート信号を、第３図（ハ）はブロック
ダイオード３５の電圧をそれぞれあらわしている。
MOSFETにゲート信号を与えてオン・オフ動作をさせうる
場合に、このゲート信号に対してドレイン電流はある時
間遅れてオン・オフする。そこでオフ時の遅れ時間をＴ
off 、オン時の遅れ時間をＴonとすれば、一般にＴoff
＞Ｔonである。それ故第２図に示すようにMOSFET２０と
MOSFET３０とが直流電源２に対して直列回路で接続され
ている場合に両MOSFET２０と３０とが同時にオンとなる
期間がないように、このMOSFET２０をオフさせるゲート
信号のMOSFET３０をオンさせるゲート信号との間には待
ち時間Ｔｗを設けておかなければならないし、これと逆
の場合にも待ち時間Ｔｗが必要である（第３図（イ），
（ロ）参照）。この待ち時間Ｔｗの長さは、 Ｔｗ≧〔一方のMOSFETのＴoff 〕−〔他方のMOSFETのＴon〕 となるように定めればよいのであるが、各素子の動作時
間のばらつきなどを考慮し、最悪の状態でも同一相の上
下アームを構成している両MOSFETが同時にオンとならな
いように待ち時間Ｔｗの長さを設定しているので、実際
には両MOSFETがともにオフ状態となる期間が存在するこ
とになる。
場合に、このゲート信号に対してドレイン電流はある時
間遅れてオン・オフする。そこでオフ時の遅れ時間をＴ
off 、オン時の遅れ時間をＴonとすれば、一般にＴoff
＞Ｔonである。それ故第２図に示すようにMOSFET２０と
MOSFET３０とが直流電源２に対して直列回路で接続され
ている場合に両MOSFET２０と３０とが同時にオンとなる
期間がないように、このMOSFET２０をオフさせるゲート
信号のMOSFET３０をオンさせるゲート信号との間には待
ち時間Ｔｗを設けておかなければならないし、これと逆
の場合にも待ち時間Ｔｗが必要である（第３図（イ），
（ロ）参照）。この待ち時間Ｔｗの長さは、 Ｔｗ≧〔一方のMOSFETのＴoff 〕−〔他方のMOSFETのＴon〕 となるように定めればよいのであるが、各素子の動作時
間のばらつきなどを考慮し、最悪の状態でも同一相の上
下アームを構成している両MOSFETが同時にオンとならな
いように待ち時間Ｔｗの長さを設定しているので、実際
には両MOSFETがともにオフ状態となる期間が存在するこ
とになる。
前述したようにMOSFET２０がオンでMOSFET３０がオフの
ときには直流電源２→MOSFET２０→負荷４→MOSFET５０
→直流源２の経路で電流が流れ、このときMOSFET３０の
浮遊キャパシタ３２は直流電源の電圧Ｅまで図示の極性
に充電されるので、次にMOSFET２０がオフになると既述
したように環流ダイオード３６が導通するので、MOSFET
３０がオンになるまでの両MOSFET２０と３０がオフの期
間にはブロックダイオード３５には浮遊コンデンサ３２
に充電されている直流電源電圧Ｅが印加されることにな
る。このような現象は他のアームにもあらわれるので他
のブロックダイオード２５，４５，５５もそれぞれ電流
電圧と同じ値の電圧Ｅが印加される期間が存在する。
ときには直流電源２→MOSFET２０→負荷４→MOSFET５０
→直流源２の経路で電流が流れ、このときMOSFET３０の
浮遊キャパシタ３２は直流電源の電圧Ｅまで図示の極性
に充電されるので、次にMOSFET２０がオフになると既述
したように環流ダイオード３６が導通するので、MOSFET
３０がオンになるまでの両MOSFET２０と３０がオフの期
間にはブロックダイオード３５には浮遊コンデンサ３２
に充電されている直流電源電圧Ｅが印加されることにな
る。このような現象は他のアームにもあらわれるので他
のブロックダイオード２５，４５，５５もそれぞれ電流
電圧と同じ値の電圧Ｅが印加される期間が存在する。
上述の理由によりブロックダイオード２５，３５，４
５，５５はそれぞれ電源電圧Ｅに耐えることができる高
耐圧のダイオードを使用しなければならない。これらの
ブロックダイオードの本来の使命はMOSFETの寄生ダイオ
ードを保護するためのものであるから低損失のダイオー
ドであるべきであるが、ショットキダイオードのような
低耐圧品が使用できないために発生損失が大となってイ
ンバータ装置の効率が低下するばかりでなく、この損失
による発熱を取除くための冷却装置が大形となりコスト
も上昇するという欠点を有する。
５，５５はそれぞれ電源電圧Ｅに耐えることができる高
耐圧のダイオードを使用しなければならない。これらの
ブロックダイオードの本来の使命はMOSFETの寄生ダイオ
ードを保護するためのものであるから低損失のダイオー
ドであるべきであるが、ショットキダイオードのような
低耐圧品が使用できないために発生損失が大となってイ
ンバータ装置の効率が低下するばかりでなく、この損失
による発熱を取除くための冷却装置が大形となりコスト
も上昇するという欠点を有する。
この発明は、寄生ダイオードと浮遊キャパシタを有する
半導体スイッチ素子でインバータ回路を構成する場合
に、この半導体スイッチ素子に直列接続される第１ダイ
オードとして低耐圧・低損失のダイオードを使用できる
ようにして装置の効率向上と小形化の図れるインバータ
回路を提供することを目的とする。
半導体スイッチ素子でインバータ回路を構成する場合
に、この半導体スイッチ素子に直列接続される第１ダイ
オードとして低耐圧・低損失のダイオードを使用できる
ようにして装置の効率向上と小形化の図れるインバータ
回路を提供することを目的とする。
この発明は、寄生ダイオードと浮遊キャパシタを有する
半導体スイッチ素子でインバータ回路を構成する場合
に、寄生ダイオードの破壊を防止するためにこの半導体
スイッチ素子に直列接続されている第１のダイオードに
並列に定電圧ダイオードを接続することにより、第２ダ
イオードすなわち環流ダイオードが導通したときに当該
半導体スイッチ素子の浮遊キャパシタに蓄積されている
電荷を放電させて前記第１ダイオードにこの浮遊キャパ
シタ電圧が印加されるのを防止しようとするものであっ
て、これにより第１ダイオードに低耐圧・低損失のダイ
オードを使用できるようにするものである。
半導体スイッチ素子でインバータ回路を構成する場合
に、寄生ダイオードの破壊を防止するためにこの半導体
スイッチ素子に直列接続されている第１のダイオードに
並列に定電圧ダイオードを接続することにより、第２ダ
イオードすなわち環流ダイオードが導通したときに当該
半導体スイッチ素子の浮遊キャパシタに蓄積されている
電荷を放電させて前記第１ダイオードにこの浮遊キャパ
シタ電圧が印加されるのを防止しようとするものであっ
て、これにより第１ダイオードに低耐圧・低損失のダイ
オードを使用できるようにするものである。
第１図は本発明の実施例を示す主回路接続図であって、
この第１図により本発明の詳細を以下に記述する。
この第１図により本発明の詳細を以下に記述する。
寄生ダイオード２１と浮遊キャパシタ２２を有するMOSF
ET２０には第１ダイオードとしてのブロックダイオード
２５が直列に接続され、この直列接続回路には第２ダイ
オードとしての環流ダイオード２６が逆極性で並列接続
されているのは第２図の従来例と同じであるが、本発明
にあってはブロックダイオード２５に並列に放電ダイオ
ードとしての定電圧ダイオードが接続されて１つのアー
ムが形成される。同様に寄生ダイオード３１と浮遊キャ
パシタ３２を有するMOSFET３０とブロックダイオード３
５、環流ダイオード３６、放電ダイオード３７により他
のアームが形成される。また寄生ダイオード４１と浮遊
キャパシタ４２を有するMOSFET４０、ブロックダイオー
ド４５、環流ダイオード４６、放電ダイオード４７で形
成されるアーム、また寄生ダイオード５１と浮遊キャパ
シタ５２を有するMOSFET５０、ブロックダイオード５
５、環流ダイオード５６、放電ダイオード５７で形成さ
れるアームであって、直流電源２に対してこれら４組の
アームをブリッジ接続することにより単相インバータ回
路を構成するので、負荷４には単相交流電力が与えられ
ることになる。
ET２０には第１ダイオードとしてのブロックダイオード
２５が直列に接続され、この直列接続回路には第２ダイ
オードとしての環流ダイオード２６が逆極性で並列接続
されているのは第２図の従来例と同じであるが、本発明
にあってはブロックダイオード２５に並列に放電ダイオ
ードとしての定電圧ダイオードが接続されて１つのアー
ムが形成される。同様に寄生ダイオード３１と浮遊キャ
パシタ３２を有するMOSFET３０とブロックダイオード３
５、環流ダイオード３６、放電ダイオード３７により他
のアームが形成される。また寄生ダイオード４１と浮遊
キャパシタ４２を有するMOSFET４０、ブロックダイオー
ド４５、環流ダイオード４６、放電ダイオード４７で形
成されるアーム、また寄生ダイオード５１と浮遊キャパ
シタ５２を有するMOSFET５０、ブロックダイオード５
５、環流ダイオード５６、放電ダイオード５７で形成さ
れるアームであって、直流電源２に対してこれら４組の
アームをブリッジ接続することにより単相インバータ回
路を構成するので、負荷４には単相交流電力が与えられ
ることになる。
MOSFET５０がオンMOSFET４０がオフ状態でMOSFET２０と
３０を交互にオン・オフさせることにより負荷４には正
の電力がパルス幅変調制御により供給される。またMOSF
ET３０がオン、MOSFET２０がオフの状態でMOSFET４０と
５０を交互にオン・オフさせることにより、負荷４には
負の電力がパルス幅変調制御により供給されるのである
が、同一相の上側アームと下側アームのそれぞれのMOSF
ETのオン・オフの比率を変えることにより、負荷４に与
えられる電圧または電流が制御される。
３０を交互にオン・オフさせることにより負荷４には正
の電力がパルス幅変調制御により供給される。またMOSF
ET３０がオン、MOSFET２０がオフの状態でMOSFET４０と
５０を交互にオン・オフさせることにより、負荷４には
負の電力がパルス幅変調制御により供給されるのである
が、同一相の上側アームと下側アームのそれぞれのMOSF
ETのオン・オフの比率を変えることにより、負荷４に与
えられる電圧または電流が制御される。
負荷４に正の電力を供給しているモードではMOSFET５０
がオンでMOSFET４０はオフの状態にあり、このときMOSF
ET２０がオンでMOSFET３０がオフの時には、直流電源２
→ブロックダイオード２５→MOSFET２０→負荷４→ブロ
ックダイオード５５→MOSFET５０→直流電源２の経路す
なわち第１図に記載の２点鎖線のルートで電流Ｉ１が流
れる。次にMOSFET３０をオフ、MOSFET３０をオンにすれ
ば、負荷４→ブロックダイオード５５→MOSFET５０→環
流ダイオード３６→負荷４の経路すなわち第１図に記載
の破線のルートで電流Ｉ２が流れる。本発明にあって
は、放電ダイオード３７がブロックダイオード３５に対
して並列接続されているので、Ｉ２なる電流が流れると
き、このＩ２なる電流が寄生ダイオード３１→放電ダイ
オード３７の経路で流れるのを阻止する。
がオンでMOSFET４０はオフの状態にあり、このときMOSF
ET２０がオンでMOSFET３０がオフの時には、直流電源２
→ブロックダイオード２５→MOSFET２０→負荷４→ブロ
ックダイオード５５→MOSFET５０→直流電源２の経路す
なわち第１図に記載の２点鎖線のルートで電流Ｉ１が流
れる。次にMOSFET３０をオフ、MOSFET３０をオンにすれ
ば、負荷４→ブロックダイオード５５→MOSFET５０→環
流ダイオード３６→負荷４の経路すなわち第１図に記載
の破線のルートで電流Ｉ２が流れる。本発明にあって
は、放電ダイオード３７がブロックダイオード３５に対
して並列接続されているので、Ｉ２なる電流が流れると
き、このＩ２なる電流が寄生ダイオード３１→放電ダイ
オード３７の経路で流れるのを阻止する。
第２図に示す従来例の回路ではこの電流Ｉ２が環流ダイ
オード３６を流れ始めてからMOSFET３０がオンするまで
の期間は浮遊キャパシタ３２の電圧がブロックダイオー
ド３５に印加されのであるが、本発明にあっては、この
ブロックダイオード３５に放電ダイオード３７が並列接
続されているため、Ｉ２なる電流が環流ダイオード３６
に流れ始めると同時に浮遊キャパシタ３２に蓄積されて
いた電荷は放電ダイオード３７を介して放電されてしま
うので、ブロックダイオード３５には放電ダイオード３
７により決まる電圧が印加されるだけである。
オード３６を流れ始めてからMOSFET３０がオンするまで
の期間は浮遊キャパシタ３２の電圧がブロックダイオー
ド３５に印加されのであるが、本発明にあっては、この
ブロックダイオード３５に放電ダイオード３７が並列接
続されているため、Ｉ２なる電流が環流ダイオード３６
に流れ始めると同時に浮遊キャパシタ３２に蓄積されて
いた電荷は放電ダイオード３７を介して放電されてしま
うので、ブロックダイオード３５には放電ダイオード３
７により決まる電圧が印加されるだけである。
上述の説明により第１相下側アームの放電ダイオード３
７の効果はあきらかであるが、残余のアームに設けられ
ている放電ダイオード２７，４７，５７も同様の動作に
より同じ効果を発揮する。
７の効果はあきらかであるが、残余のアームに設けられ
ている放電ダイオード２７，４７，５７も同様の動作に
より同じ効果を発揮する。
この発明によれば、寄生ダイオードと浮遊キャパシタを
有する半導体スイッチ素子たとえばMOSFETなどに直列に
接続して寄生ダイオードが破損するのを防止するための
ブロッキングダイオードに並列に放電ダイオードを接続
したものをブリッジ接続してインバータ回路を形成させ
る。このように回路を構成すれば、インバータ動作中に
電源電圧値まで充電された浮遊キャパシタの電圧がブロ
ッキングダイオードに印加されることなく、新たに設け
られた放電ダイオードを介して放電されるようになるの
で、ブロッキングダイオードに高耐圧品を使用しなくて
もよいことになる。その結果放電ダイオードが追加され
ることにしてもブロッキングダイオードは低価格になる
ので全体のコストを低下できる。さらにこのブロッキン
グダイオードは低耐圧・低損失のダイオードを選定でき
るのでインバータ装置の効率向上が図れるばかりでな
く、このブロッキングダイオードの発熱が減少するの
で、放熱のための装置を簡略にできるので小形・軽量化
と、これによるコスト低下も期待できる利点を有する。
有する半導体スイッチ素子たとえばMOSFETなどに直列に
接続して寄生ダイオードが破損するのを防止するための
ブロッキングダイオードに並列に放電ダイオードを接続
したものをブリッジ接続してインバータ回路を形成させ
る。このように回路を構成すれば、インバータ動作中に
電源電圧値まで充電された浮遊キャパシタの電圧がブロ
ッキングダイオードに印加されることなく、新たに設け
られた放電ダイオードを介して放電されるようになるの
で、ブロッキングダイオードに高耐圧品を使用しなくて
もよいことになる。その結果放電ダイオードが追加され
ることにしてもブロッキングダイオードは低価格になる
ので全体のコストを低下できる。さらにこのブロッキン
グダイオードは低耐圧・低損失のダイオードを選定でき
るのでインバータ装置の効率向上が図れるばかりでな
く、このブロッキングダイオードの発熱が減少するの
で、放熱のための装置を簡略にできるので小形・軽量化
と、これによるコスト低下も期待できる利点を有する。
第１図は本発明の実施例を示す主回路接続図であり、第
２図はMOSFETを使用したインバータの従来例を示す主回
路接続図、第３図は第２図に示す従来例の動作波形図で
ある。 符号の説明 ２……直流電源、４……負荷、２０，３０，４０，５０
……寄生ダイオードと浮遊キャパシタを有する半導体ス
イッチ素子としてのMOSFET、２１，３１，４１，５１…
…寄生ダイオード、２２，３２，４２，５２……浮遊キ
ャパシタ、２５，３５，４５，５５……第１ダイオード
としてのブロックダイオード、２６，３６，４６，５６
……第２ダイオードとしての環流ダイオード、２７，３
７，４７，５７……放電ダイオードとしての定電圧ダイ
オード。
２図はMOSFETを使用したインバータの従来例を示す主回
路接続図、第３図は第２図に示す従来例の動作波形図で
ある。 符号の説明 ２……直流電源、４……負荷、２０，３０，４０，５０
……寄生ダイオードと浮遊キャパシタを有する半導体ス
イッチ素子としてのMOSFET、２１，３１，４１，５１…
…寄生ダイオード、２２，３２，４２，５２……浮遊キ
ャパシタ、２５，３５，４５，５５……第１ダイオード
としてのブロックダイオード、２６，３６，４６，５６
……第２ダイオードとしての環流ダイオード、２７，３
７，４７，５７……放電ダイオードとしての定電圧ダイ
オード。
Claims (1)
- 【請求項１】寄生ダイオードと浮遊キャパシタを有する
半導体スイッチ素子と第１のダイオードとの直列接続回
路に第２のダイオードを逆並列接続することによりアー
ムを形成し、複数の当該アームをブリッジ接続すること
により構成されるインバータ回路において、前記各アー
ムの第１ダイオードにそれぞれ定電圧ダイオードを並列
接続することを特徴とするインバータ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61147161A JPH0634595B2 (ja) | 1986-06-25 | 1986-06-25 | インバ−タ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61147161A JPH0634595B2 (ja) | 1986-06-25 | 1986-06-25 | インバ−タ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS637171A JPS637171A (ja) | 1988-01-13 |
| JPH0634595B2 true JPH0634595B2 (ja) | 1994-05-02 |
Family
ID=15423968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61147161A Expired - Fee Related JPH0634595B2 (ja) | 1986-06-25 | 1986-06-25 | インバ−タ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0634595B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63167679A (ja) * | 1986-12-26 | 1988-07-11 | Nippon Inter Electronics Corp | インバ−タ回路 |
| JPH02122592U (ja) * | 1989-03-17 | 1990-10-08 | ||
| JP5317413B2 (ja) * | 2007-02-06 | 2013-10-16 | 株式会社東芝 | 半導体スイッチおよび当該半導体スイッチを適用した電力変換装置 |
| DE112009004661T8 (de) * | 2009-04-14 | 2013-06-20 | Mitsubishi Electric Corp. | Stromversorgungsvorrichtung |
| WO2013136623A1 (ja) * | 2012-03-13 | 2013-09-19 | 富士電機株式会社 | 電力変換器及びその制御装置 |
| JP2013146189A (ja) * | 2013-04-26 | 2013-07-25 | Toshiba Corp | 半導体スイッチ回路および電力変換装置 |
| JP6458826B2 (ja) * | 2017-05-26 | 2019-01-30 | サンケン電気株式会社 | ゲート駆動回路 |
-
1986
- 1986-06-25 JP JP61147161A patent/JPH0634595B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS637171A (ja) | 1988-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2754411B2 (ja) | 電力変換装置のスナバ回路 | |
| US5107151A (en) | Switching circuit employing electronic devices in series with an inductor to avoid commutation breakdown and extending the current range of switching circuits by using igbt devices in place of mosfets | |
| JP3153408B2 (ja) | 直列多重電力変換器 | |
| JP4360738B2 (ja) | ハーフブリッジを備えた回路装置 | |
| US4319318A (en) | Voltage reapplication rate control for commutation of thyristors | |
| US6137703A (en) | Clamped bidirectional power switches | |
| US4570212A (en) | Silicon controlled rectifier polyphase bridge inverter commutated with gate-turn-off thyristor | |
| JPH0634595B2 (ja) | インバ−タ回路 | |
| US4415963A (en) | FET commutated current-FED inverter | |
| US9705423B1 (en) | Controlled bootstrap driver for high side electronic switching device | |
| JPH01125018A (ja) | インバータ回路 | |
| US6657872B2 (en) | Voltage converter | |
| JP3493273B2 (ja) | 三相整流器の力率改善回路 | |
| JPH10209832A (ja) | 半導体スイッチ回路 | |
| JPH049038B2 (ja) | ||
| KR970024485A (ko) | 멀티레벨(Multi-Level) 전력변환 시스템용 스너버회로 | |
| JPH06189563A (ja) | インバータ装置 | |
| JPS63167679A (ja) | インバ−タ回路 | |
| JPS62217864A (ja) | インバ−タのスナバ回路 | |
| JP3430900B2 (ja) | 駆動回路 | |
| JPH0866010A (ja) | 電力変換装置とその制御方法 | |
| CA1213321A (en) | Transistor inverter circuit | |
| JP2000252807A (ja) | スイッチング回路及びそのスイッチング方法 | |
| JPH06311755A (ja) | インバータ装置 | |
| JPH0526431B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |