JP4770063B2 - Ｉｐｍ回路 - Google Patents
Ｉｐｍ回路 Download PDFInfo
- Publication number
- JP4770063B2 JP4770063B2 JP2001169817A JP2001169817A JP4770063B2 JP 4770063 B2 JP4770063 B2 JP 4770063B2 JP 2001169817 A JP2001169817 A JP 2001169817A JP 2001169817 A JP2001169817 A JP 2001169817A JP 4770063 B2 JP4770063 B2 JP 4770063B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- ipm
- power module
- signal
- signal generation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
- Electronic Switches (AREA)
Description
【発明の属する技術分野】
この発明は、インバータなどに用いられるインテリジェントパワーモジュール（ＩＰＭ）回路に関する。
【０００２】
【従来の技術】
図２にこの種のＩＰＭを用いたインバータ主回路例を示す。
同図において、１は直流電源（なお、交流入力の場合は整流器＋電解コンデンサの構成となる）、２はＩＰＭ回路である。このＩＰＭ回路２はここでは、ＩＧＢＴ等のパワー半導体素子３とこれに逆並列接続されたダイオード４との組が６回路分設けられ、各素子３にはそのゲートを駆動するためのゲート駆動回路５および素子３を過電流や過熱から保護するための保護回路６がそれぞれ設けられる（図２ではその１個分だけが示されている）。なお、ゲート駆動回路５は外部からの信号Ｌ１によって素子３をオン，オフさせるとともに、保護回路６を介して素子３に過電流が流れたり過熱した場合に故障信号Ｌ２を出力する。
【０００３】
図３にゲート駆動部の詳細を示す。これは、保護回路の図示を省略したＩＰＭ回路とも言える。
Ｓ１はオン用のゲート抵抗を兼ねたＭＯＳＦＥＴ（金属酸化膜型電界効果トランジスタ）で、このＭＯＳＦＥＴがオンすることでＩＧＢＴ素子３がオンする。また、Ｓ２はオフ用のゲート抵抗を兼ねたＭＯＳＦＥＴで、このＭＯＳＦＥＴがオンすることで素子３がオフする。Ｄ１は信号Ｌ１の立ち上がりを遅延させる遅延回路、Ｄ２自体は立ち上がり遅延回路であるが、インバータゲートＩ２が前段に設けられていることから、信号Ｌ１の立ち下がりを遅延させる回路で、遅延回路Ｄ１，Ｄ２はＳ１，Ｓ２を同時オンさせないこと、およびノイズによる誤動作を防止するために設けられる。なお、７はゲート駆動回路用電源である。
【０００４】
【発明が解決しようとする課題】
通常、ＩＰＭのゲート駆動回路や保護回路はＩＣ（集積回路）で構成される。上記の遅延回路Ｄ１，Ｄ２等をＩＣで構成する場合、一般的には設計値に対し数１０％の個体差ばらつきが発生する。また、ＩＰＭの入力からスイッチ素子を駆動する最終段のスイッチ素子（Ｓ１，Ｓ２）までの間には図示のバッファ回路Ｂ１の他にさまざまな回路が接続されているため、これらの回路による遅延時間ばらつきも存在する。そこで、ＩＰＭを並列接続し信号Ｌ１を並列入力して動作させる場合、各種回路の遅延時間ばらつきによって、並列接続されたスイッチ素子のスイッチング時間差は大きくなり、その結果、スイッチング時の電流アンバランスが発生し、過電流検出レベル以下で過電流検出をしたり、スイッチング損失責務の増加やアンバランスにより、特定素子に熱集中現象が起きたりする。
したがって、この発明の課題は、スイッチング時のアンバランスをなくすことで、誤検出動作や特定素子への熱集中現象を防止することにある。
【０００５】
【課題を解決するための手段】
このような課題を解決するため、請求項1の発明では、パワーモジュールおよびこれを駆動する駆動回路を少なくとも備えたＩＰＭ（インテリジェントパワーモジュール）回路を並列に接続してなるＩＰＭ回路であって、
前記駆動回路を、外部から信号を入力されて前記パワーモジュールをオンさせるための信号を生成する第１信号生成回路と、その出力にもとづきパワーモジュールをオンさせる第１スイッチ素子と、外部から信号を入力されて前記パワーモジュールをオフさせるための信号を生成する第２信号生成回路と、その出力にもとづきパワーモジュールをオフさせる第２スイッチ素子と、前記第１信号生成回路と前記第１スイッチ素子および前記第２信号生成回路と前記第２スイッチ素子との間にそれぞれ設けられ、自ＩＰＭ回路の第１信号生成回路出力と他ＩＰＭ回路の第１信号生成回路出力との論理積演算をする第１演算手段と、同じく自ＩＰＭ回路の第２信号生成回路出力と他ＩＰＭ回路の第２信号生成回路出力との論理積演算をする第２演算手段とから構成し、各ＩＰＭ回路対応のパワーモジュールがほぼ同時にオン，オフするようにタイミングを決定することを特徴とする。
【０００６】
【発明の実施の形態】
図１はこの発明の実施の形態を示す回路図である。
これは、図３の回路に対し、遅延回路Ｄ１Ａ，Ｄ２Ａからの出力をそれぞれナンドゲートＮ１Ｂ，アンドゲートＡ１Ｂに入力し、遅延回路Ｄ１Ｂ，Ｄ２Ｂからの出力をそれぞれナンドゲートＮ１Ａ，アンドゲートＡ１Ａに入力するようにした点が特徴である。こうすることで、並列接続されたＩＰＭの駆動回路の最終段スイッチ素子Ｓ１ＡとＳ１ＢまたはＳ２ＡとＳ２Ｂがほぼ同時にオン，オフされることになり、並列接続されるＩＧＢＴ３Ａ，ＩＧＢＴ３Ｂをスイッチング時間のばらつきなくスイッチングさせることができる。なお、ＩＰＭ単体で運転する場合は端子Ｔ１ＡとＴ１Ｂ間、および端子Ｔ２ＡとＴ２Ｂ間を短絡することによって遅延回路Ｄ１Ａ，Ｄ２Ａの出力信号に応じてスイッチ素子Ｓ１ＡとＳ２Ａがオン，オフされることになる。
【０００７】
【発明の効果】
この発明によれば、ＩＰＭの並列化によって並列駆動されるＩＧＢＴは、スイッチング時間のばらつきがなくなるので、そのスイッチング波形はほぼ同じものとなる。このことにより、スイッチング時のアンバランスによる損失増加や不必要な過電流検出，過熱検出現象をなくすことができる。
【図面の簡単な説明】
【図１】この発明の実施の形態を示す構成図である。
【図２】ＩＰＭを用いたインバータの従来例を示す構成図である。
【図３】図２のゲート駆動回路例を示す回路図である。
【符号の説明】
１…直流電源、２，２Ａ，２Ｂ…ＩＰＭ（インテリジェントパワーモジュール）回路、３，３Ａ，３Ｂ…ＩＧＢＴ、４…ダイオード、５…ゲート駆動回路、６…保護回路、７…ゲート駆動回路用電源、８，９…信号線、Ｂ１…バッファ回路、Ｉ１，Ｉ２…インバータゲート、Ｄ１Ａ，Ｄ２Ａ，Ｄ１Ｂ，Ｄ２Ｂ…遅延回路、Ｓ１Ａ，Ｓ２Ａ，Ｓ１Ｂ，Ｓ２Ｂ…最終段スイッチ素子、Ａ１Ａ，Ａ１Ｂ…アンドゲート、Ｎ１Ａ，Ｎ１Ｂ…ナンドゲート、Ｔ１Ａ，Ｔ２Ａ，Ｔ１Ｂ，Ｔ２Ｂ…端子。
Claims (1)
- パワーモジュールおよびこれを駆動する駆動回路を少なくとも備えたＩＰＭ（インテリジェントパワーモジュール）回路を並列に接続してなるＩＰＭ回路であって、
前記駆動回路を、外部から信号を入力されて前記パワーモジュールをオンさせるための信号を生成する第１信号生成回路と、その出力にもとづきパワーモジュールをオンさせる第１スイッチ素子と、外部から信号を入力されて前記パワーモジュールをオフさせるための信号を生成する第２信号生成回路と、その出力にもとづきパワーモジュールをオフさせる第２スイッチ素子と、前記第１信号生成回路と前記第１スイッチ素子および前記第２信号生成回路と前記第２スイッチ素子との間にそれぞれ設けられ、自ＩＰＭ回路の第１信号生成回路出力と他ＩＰＭ回路の第１信号生成回路出力との論理積演算をする第１演算手段と、同じく自ＩＰＭ回路の第２信号生成回路出力と他ＩＰＭ回路の第２信号生成回路出力との論理積演算をする第２演算手段とから構成し、各ＩＰＭ回路対応のパワーモジュールがほぼ同時にオン，オフするようにタイミングを決定することを特徴とするＩＰＭ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001169817A JP4770063B2 (ja) | 2001-06-05 | 2001-06-05 | Ｉｐｍ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001169817A JP4770063B2 (ja) | 2001-06-05 | 2001-06-05 | Ｉｐｍ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002369497A JP2002369497A (ja) | 2002-12-20 |
| JP4770063B2 true JP4770063B2 (ja) | 2011-09-07 |
Family
ID=19011844
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001169817A Expired - Fee Related JP4770063B2 (ja) | 2001-06-05 | 2001-06-05 | Ｉｐｍ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4770063B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110412341A (zh) * | 2019-08-09 | 2019-11-05 | 珠海格力电器股份有限公司 | Ipm过流检测电路 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4681911B2 (ja) | 2005-02-25 | 2011-05-11 | 三菱電機株式会社 | 電力用半導体装置 |
| JP6286899B2 (ja) * | 2013-07-03 | 2018-03-07 | 富士電機株式会社 | 絶縁ゲート型半導体素子の駆動装置および電力変換装置 |
| CN103872884B (zh) * | 2014-03-24 | 2016-07-20 | 美的集团股份有限公司 | 智能功率模块 |
| FR3049785B1 (fr) * | 2016-04-01 | 2019-08-30 | Alstom Transport Technologies | Convertisseur d'energie electrique, chaine de traction comportant un tel convertisseur et vehicule electrique de transport associe |
| JP6863033B2 (ja) * | 2017-04-18 | 2021-04-21 | 株式会社デンソー | 電圧駆動型半導体素子の並列駆動回路 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08213890A (ja) * | 1995-02-01 | 1996-08-20 | Toshiba Corp | 電圧駆動形トランジスタの駆動回路 |
| JPH114150A (ja) * | 1997-06-11 | 1999-01-06 | Toshiba Corp | 半導体装置とこの半導体装置を用いた電力変換装置 |
| JP3552888B2 (ja) * | 1997-11-11 | 2004-08-11 | 富士電機デバイステクノロジー株式会社 | インテリジェントパワーモジュールおよびその試験方法 |
| JP3773664B2 (ja) * | 1998-09-11 | 2006-05-10 | 三菱電機株式会社 | 駆動制御装置、モジュール、および、複合モジュール |
| EP1292027B1 (en) * | 2000-05-18 | 2011-07-13 | Mitsubishi Denki Kabushiki Kaisha | Power semiconductor device |
-
2001
- 2001-06-05 JP JP2001169817A patent/JP4770063B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110412341A (zh) * | 2019-08-09 | 2019-11-05 | 珠海格力电器股份有限公司 | Ipm过流检测电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002369497A (ja) | 2002-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100735849B1 (ko) | 전력용 반도체장치 | |
| EP3767315A1 (en) | Short circuit detection and protection for a gate driver circuit and methods of detecting the same using logic analysis | |
| JP4313658B2 (ja) | インバータ回路 | |
| US9374006B2 (en) | Three-channel high-side gate driver having startup circuit and configurable outputs | |
| CN113497549A (zh) | 栅极驱动器集成电路和操作栅极驱动器集成电路的方法 | |
| JP4706130B2 (ja) | 電力用半導体素子のゲート駆動回路 | |
| US11063423B2 (en) | Driving circuit for power transistor | |
| JP4770063B2 (ja) | Ｉｐｍ回路 | |
| WO2020017169A1 (ja) | 駆動回路内蔵型パワーモジュール | |
| JP6717380B2 (ja) | 半導体モジュール、及び半導体モジュールに使われるスイッチング素子のチップ設計方法 | |
| JP5298557B2 (ja) | 電圧駆動型半導体素子のゲート駆動装置 | |
| WO2001059918A1 (fr) | Dispositif onduleur | |
| JP5810973B2 (ja) | スイッチング素子の駆動回路 | |
| CN111865128A (zh) | 具有集成浪涌电压限制元件的功率模块和功率电路 | |
| JP2006223032A (ja) | スイッチング装置 | |
| JP4770064B2 (ja) | Ｉｐｍ回路 | |
| JP2006187101A (ja) | 電圧駆動素子の駆動方法 | |
| JP4074991B2 (ja) | 交流−交流電力変換装置 | |
| KR101946369B1 (ko) | 전력 변환 장치 및 이를 포함하는 공기 조화기 | |
| JP2021083237A (ja) | パワーモジュール | |
| JP2019088078A (ja) | ドライバ回路および電力変換装置 | |
| JPWO2018225393A1 (ja) | 電力変換装置、故障検知回路、駆動回路 | |
| JP3235337B2 (ja) | Ｐｗｍインバータ用出力回路 | |
| JP3134582B2 (ja) | Ｐｗｍインバータ用出力回路 | |
| JPH08116681A (ja) | 電圧形インバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080515 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20091112 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091112 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110308 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110419 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110524 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110606 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140701 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4770063 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |