JP3099571B2 - パワ−用半導体装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、複数のパワ−ＭＯＳ
ＦＥＴをブリッジに接続し、これを交互にオンさせて誘
導負荷を駆動制御する場合に用いられるパワ−用半導体
装置に関する。

【０００２】

【従来の技術】この種従来のパワ−用半導体装置とし
て、「電子技術」（１９９２年５月号、第２０ペ−ジ図
１５、 社発行）に示されているように、４個のパ
ワ−ＭＯＳＦＥＴをブリッジ接続し誘導負荷を２組に分
けたパワ−Ｍ０ＳＦＥＴを交互にオン、オフして駆動す
るように構成したものがある。これを図７に示すと、電
源Ｖｃｃと接地間にパワ−ＭＯＳＦＥＴ１と２が直列に
接続され，同様に電源Ｖｃｃと接地間にパワ−ＭＯＳＦ
ＥＴ３と４が直列に接続され，パワ−ＭＯＳＦＥＴ１と
２との接続点と、パワ−ＭＯＳＦＥＴ３と４の接続点と
の間に誘導負荷Ｌが接続され、ブリッジ回路構成とされ
ている。各パワ−ＭＯＳＦＥＴ１と３、２と４のゲ−ト
には、制御回路からパルス幅変調（以下，ＰＷＭとい
う）信号が交互に印加されてこのパワ−ＭＯＳＦＥＴ１
と３、２と４を交互にオン，オフするようにしている。
この誘導負荷Ｌとしては、ステップモ−タ、車両のウイ
ンド用モ−タ，ワイパ用モ−タ，電動パワ−ステアリン
グ用モ−タなどが該当する。このような誘導負荷Ｌを使
用した場合、ＰＷＭ信号はその回転数制御を行うことに
なる。

【０００３】ところで、各パワ−ＭＯＳＦＥＴ１〜４の
ドレインとソ−ス間には寄生ダイオ−ドＤ１〜Ｄ４が等
価的に並列に接続されるように寄生する。そして、図８
のパワ−ＭＯＳＦＥＴ２の断面図に示すように、パワ−
ＭＯＳＦＥＴ２には、寄生ダイオ−ドＤ２の他に、寄生
バイポ−ラトランジスタＢ２も寄生している。他のパワ
−ＭＯＳＦＥＴについても同様である。寄生ダイオ−ド
Ｄ２はＮ- のエピタキシヤル層５とＰ形のウエル層６と
のＰＮ接合部で生じるものであり、寄生バイポ−ラトラ
ンジスタＢ２はエピタキシヤル層５と、ウエル層６と、
ソ−スとなるＮ+ の拡散層７とにより生じるものであ
る。 なお、図中の８はパワ−ＭＯＳＦＥＴのチャンネ
ルに面して配置されたゲートである。

【０００４】

【発明が解決しようとする課題】ここで、制御回路から
のＰＷＭ信号をパワ−ＭＯＳＦＥＴ１と３のゲ−トに加
えることにより、パワ−ＭＯＳＦＥＴ１と３がオン状態
になって電流Ｉ１が電源Ｖｃｃ−パワ−ＭＯＳＦＥＴ１
−誘導負荷Ｌ−パワ−ＭＯＳＦＥＴ３−接地の経路で流
れたとする。次に、パワ−ＭＯＳＦＥＴ１をタ−ンオフ
すると、誘導負荷Ｌに逆起電力が発生して、誘導負荷Ｌ
の一端Ａの電位が接地より低くなり、一端Ａの電位が負
に転じると、パワ−ＭＯＳＦＥＴ２の寄生ダイオ−ドＤ
２が順方向にバイアスされる。 その結果、貫流電流Ｉ
２が接地−寄生ダイオ−ドＤ２−誘導負荷Ｌ−パワ−Ｍ
ＯＳＦＥＴ３−接地の経路で流れる。

【０００５】そして次に、パワ−ＭＯＳＦＥＴ１が再び
タ−ンオンする。このとき、寄生ダイオ−ドＤ２が順方
向のバイアスから急激に逆バイアスされる。これによ
り、逆回復時間の間では、大きなラッシュ電流Ｉ３が電
源Ｖｃｃ−パワ−ＭＯＳＦＥＴ１−寄生ダイオ−ドＤ２
−接地の経路に流れる。

【０００６】このラッシュ電流Ｉ３は、寄生ダイオ−ド
Ｄ２の他にパワ−ＭＯＳＦＥＴ２の寄生バイポ−ラトラ
ンジスタＢ２のベ−スコレクタ間を流れ、寄生バイポ−
ラトランジスタＢ２のベ−ス電位を上昇させ、ついに
は、この寄生バイポ−ラトランジスタＢ２をタ−ンオン
させてしまう。この結果、寄生バイポ−ラトランジスタ
Ｂ２のタ−ンオンによって電流がパワ−ＭＯＳＦＥＴ２
に集中し、局所的な発熱によってパワ−ＭＯＳＦＥＴ２
が破壊されることになるという問題がある。したがって
本発明は、このような従来の問題点に鑑み、交互に誘導
負荷を駆動している二つのパワ−ＭＯＳＦＥＴのうちの
一方が誘導負荷の駆動状態から非駆動状態へと反転した
ときに他方のパワ−ＭＯＳＦＥＴがラッシュ電流により
破壊されるのを防止することができるパワ−用半導体装
置を提供することを目的としている。

【０００７】

【課題を解決するための手段】このため本発明は、誘導
負荷の一端と電源との間に接続され、誘導負荷を駆動す
る第１のパワ−ＭＯＳＦＥＴと、誘導負荷の前記一端と
接地との間に接続され、第１のパワ−ＭＯＳＦＥＴと交
互に上記誘導負荷を駆動する第２のパワ−ＭＯＳＦＥＴ
と、第１および第２のパワ−ＭＯＳＦＥＴの少なくとも
いずれか一方が誘導負荷の駆動状態から非駆動状態へと
反転したときに誘導負荷の前記一端が所定電位に変化し
たときその変化している間非駆動状態にある方のパワ−
ＭＯＳＦＥＴをタ−ンオンさせる転流手段とを備えるも
のとした。

【０００８】

【作用】この発明においては、第１，第２のパワ−ＭＯ
ＳＦＥＴにより誘導負荷を交互に駆動し、いずれか一方
のパワ−ＭＯＳＦＥＴが誘導負荷の駆動状態から非駆動
状態に反転したときに、誘導負荷の一端が所定電位に変
化すると、少なくとも非駆動状態にある方のパワ−ＭＯ
ＳＦＥＴを転流手段により、タ−ンオンさせ、このタ−
ンオンされたパワ−ＭＯＳＦＥＴの寄生ダイオ−ドに流
れる貫流電流の一部を同パワ−ＭＯＳＦＥＴのチヤネル
を通して流し、寄生ダイオ−ドに流れる貫流電流を少な
くし、ラッシュ電流を抑制して、寄生バイポ−ラトラン
ジスタのタ−ンオン作用を抑制することになる。これに
より、パワ−ＭＯＳＦＥＴの破壊が防止される。

【０００９】

【実施例】以下、この発明のパワ−用半導体装置の実施
例について、図面に基づき説明する。図１はこの発明の
第１の実施例の構成を示す回路図である。図１の実施例
では、図７と同様に４個のパワ−ＭＯＳＦＥＴでフルブ
リッジ構成とするが、説明を簡略にするために、２個の
みを示している。したがって誘導負荷Ｌも図７と同様
に、パワ−ＭＯＳＦＥＴ１と２との接続点と、図示省略
したパワ−ＭＯＳＦＥＴ３と４との接続点間に接続され
ている。各パワ−ＭＯＳＦＥＴ１〜４のゲ−トには、制
御回路からＰＷＭ信号が入力されるようになっており、
このＰＷＭ信号により、パワ−ＭＯＳＦＥＴ１と３，２
と４が交互にオン，オフして誘導負荷Ｌを駆動するよう
になっている。以下、パワ−ＭＯＳＦＥＴ１と２の側に
ついて説明する。

【００１０】そしてこの実施例では、新たに以下に述べ
る転流手段が設けられている。すなわち、誘導負荷Ｌの
一端Ａはコンパレ−タ１１の反転入力端｛（−）入力
端）｝に接続されている。コンパレ−タ１１の非反転入
力端｛（＋）入力端｝は接地されている。コンパレ−タ
１１の出力端は逆流防止用のダイオ−ド１２を介してパ
ワ−ＭＯＳＦＥＴ２のゲ−トに接続されている。このダ
イオ−ド１２は，誘導負荷Ｌの一端Ａの電位が正でパワ
−ＭＯＳＦＥＴ２のゲ−トをタ−ンオンさせる際に、電
流がコンパレ−タ１１に逆流されるのを防止するための
ものである。このゲ−トは抵抗１３を介してア−スされ
ている。抵抗１３はパワ−ＭＯＳＦＥＴ２をタ−ンオフ
させるために用いられている。これらのコンパレ−タ１
１、ダイオ−ド１２，抵抗１３とにより、転流手段が構
成されている。

【００１１】次に、動作について説明する。制御回路か
らのＰＷＭ信号により，パワ−ＭＯＳＦＥＴ１がオン状
態からオフ状態へ反転したとき、誘導負荷Ｌに逆起電力
が発生し、この逆起電力により、誘導負荷Ｌの一端Ａの
電位が負に転じる。これにより、パワ−ＭＯＳＦＥＴ２
の寄生ダイオ−ドＤ２が順方向にバイアスされることに
なる。したがって、寄生ダイオ−ドＤ２から誘導負荷Ｌ
方向に貫流電流Ｉ２が流れる。

【００１２】さらに、上記一端Ａの電位がコンパレ−タ
１１の反転入力端に印加されており、この一端Ａが負に
転じることにより、コンパレ−タ１１の出力がハイレベ
ル（たとえば、５Ｖ）に変わる。その結果、このハイレ
ベルの出力はダイオ−ド１２を通してパワ−ＭＯＳＦＥ
Ｔ２のゲ−トに印加される。したがって、パワ−ＭＯＳ
ＦＥＴ２がタ−ンオンする。パワ−ＭＯＳＦＥＴ２がタ
−ンオンすることにより、上記貫流電流Ｉ２の一部の電
流Ｉ４がパワ−ＭＯＳＦＥＴ２のチヤネルを流れること
になる。

【００１３】つまり、貫流電流は（Ｉ２＋Ｉ４）とな
り、図７の従来例の貫流電流Ｉ２は寄生ダイオ−ドＤ２
にのみに流れ、寄生ダイオ−ドＤ２に流れる貫流電流Ｉ
２が大きいのに対して、図１では，パワ−ＭＯＳＦＥＴ
２のチヤネルに流れる貫流電流Ｉ４の分だけ寄生ダイオ
−ドＤ２に流れる貫流電流Ｉ２が低減する。

【００１４】次に、パワ−ＭＯＳＦＥＴ１が再びタ−ン
オンすると、誘導負荷Ｌの一端Ａの電位が上昇し、正に
転じる。この電位はコンパレ−タ１１の反転入力端に印
加さ、コンパレ−タ１１の出力がロ−レベルに転じ、そ
の結果、パワ−ＭＯＳＦＥＴ２がタ−ンオフする。ま
た、パワ−ＭＯＳＦＥＴ２の寄生ダイオ−ドＤ２を流れ
ていた貫流電流Ｉ２が小さいことから、この寄生ダイオ
−ドＤ２および寄生バイポ−ラトランジスタＢ２を流れ
るラッシュ電流の流通期間が短くなる。したがって、バ
イポ−ラトランジスタＢ２がタ−ンオンできず、パワ−
ＭＯＳＦＥＴ２への電流集中による破壊が防止される。

【００１５】このように、第１の実施例によれば、パワ
−ＭＯＳＦＥＴ１のオンからオフへの反転時に、転流手
段により、パワ−ＭＯＳＦＥＴ２をタ−ンオンさせて寄
生ダイオ−ドＤ２に流れる貫流電流Ｉ２を減少させ、再
度パワ−ＭＯＳＦＥＴ１がタ−ンオンに転じると、転流
手段により、パワ−ＭＯＳＦＥＴ２をタ−ンオフさせる
ようにしているから、パワ−ＭＯＳＦＥＴ２のラッシュ
電流を少なくでき、パワ−ＭＯＳＦＥＴ２の破壊を防止
できるとともに、ラッシュ電流によって発生するスイッ
チング損失を少なくでき、スイッチング速度を従来より
高速にできるという効果を奏する。

【００１６】次に、図２はこの発明の第２の実施例を示
す。図２において，図１と同一部分には、同一符号を付
して，構成の重複説明を避ける。ここでは、図１におけ
る転流手段の主体をなすコンパレ−タ１１に代えてＮＰ
Ｎ形バイポ−ラトランジスタ１４とＰＮＰ形バイポ−ラ
トランジスタ１５が使用されている。

【００１７】すなわち、ＮＰＮ形バイポ−ラトランジス
タ１４のエミッタは誘導負荷Ｌの一端Ａに接続されてお
り、そのベ−スは接地され、コレクタはＰＮＰ形バイポ
−ラトランジスタ１５のベ−スに接続されている。ＰＮ
Ｐ形バイポ−ラトランジスタ１５のエミッタは、たとえ
ば、電源Ｖｃｃやその他の高電圧、たとえば、５Ｖの電
源Ｖなどに接続されるようになっており、そのコレクタ
はダイオ−ド１２を介してパワ−ＭＯＳＦＥＴ２のゲ−
トに接続されている。その他の構成は図１と同じであ
る。

【００１８】次に、動作について説明する。図１の場合
と同様にして、パワ−ＭＯＳＦＥＴ１がオン状態からオ
フ状態に転じて、誘導負荷Ｌの一端Ａの電位が負に転じ
ると、ＮＰＮ形バイポ−ラトランジスタ１４にベ−ス電
流が流れ、そのコレクタ電位が低下する。したがって、
ＰＮＰ形バイポ−ラトランジスタ１５のエミッタからベ
−スに向かってベ−ス電流が流れ、そのコレクタ電位が
上昇し、ついには、パワ−ＭＯＳＦＥＴ２がタ−ンオン
する。また、パワ−ＭＯＳＦＥＴ１が再度タ−ンオンし
て、誘導負荷Ｌの一端Ａの電位が再び正に転じると、Ｎ
ＰＮ形バイポ−ラトランジスタ１４がオフとなり、した
がって、ＰＮＰ形バイポ−ラトランジスタ１５もオフと
なる。これにより、パワ−ＭＯＳＦＥＴ２がその瞬間に
タ−ンオフし、パワ−ＭＯＳＦＥＴ２へのラッシュ電流
が抑制されることになる。

【００１９】このように、第２の実施例によれば、コン
パレ−タ１１に代えて、ＮＰＮ形バイポ−ラトランジス
タ１４とＰＮＰ形バイポ−ラトランジスタ１５により、
誘導負荷Ｌの一端Ａの電位が負になると、パワ−ＭＯＳ
ＦＥＴ２をタ−ンオンし、一端Ａの電位が正になると、
瞬時にパワ−ＭＯＳＦＥＴ２をタ−ンオフするようにし
ているので，ＮＰＮ形バイポ−ラトランジスタ１４とＰ
ＮＰ形バイポ−ラトランジスタ１５を２個追加するだけ
で、パワ−ＭＯＳＦＥＴ２をラッシュ電流による破壊か
ら保護できるとともに、ラッシュ電流による損失を減少
でき、スイッチング速度を上げることができるという効
果を奏する。

【００２０】なお、第２の実施例において、ＮＰＮ形バ
イポ−ラトランジスタ１４の代わりにＮ形ＭＯＳＦＥＴ
を使用し、ＰＮＰ形バイポ−ラトランジスタ１５の代わ
りにＰ形ＭＯＳＦＥＴを使用しても、同じ動作が得られ
る。また、上記一端Ａの電圧が負の間だけパワ−ＭＯＳ
ＦＥＴ２をタ−ンオンさせる方法として、このほかたと
えば，一端Ａの電圧を正負反転させ、その結果を昇圧し
て、パワ−ＭＯＳＦＥＴ２のゲ−トに入力させてもよ
い。

【００２１】また、上記第１，第２の実施例ではいずれ
も、パワ−ＭＯＳＦＥＴ１および２がともにＮ形のパワ
−ＭＯＳＦＥＴとされているが、この両者のいずれか、
もしくは両方がＰ形のパワ−ＭＯＳＦＥＴとされている
場合にも、同様にして寄生ダイオ−ドＤ２を流れるラッ
シュ電流が抑制される。

【００２２】さらに、上記第１，第２の実施例では、パ
ワ−ＭＯＳＦＥＴ２に流れる貫流電流に対する対策を示
しているが、これとは逆に、パワ−ＭＯＳＦＥＴ１を貫
流電流から保護するようにすることができる。図３は、
パワ−ＭＯＳＦＥＴ１に流れる貫流電流対策として、第
３の実施例の構成を示す。 この図３において、図１と
同一部分には、同一符号を付してある。誘導負荷Ｌの一
端Ａはコンパレ−タ１６の非反転入力端に接続されてい
る。コンパレ−タ１６の反転入力端には、電源Ｖｃｃの
電圧が印加されるようになっている。コンパレ−タ１６
の出力端は昇圧回路１７の入力端に接続されている。昇
圧回路１７の出力端はダイオ−ド１２を介してパワ−Ｍ
ＯＳＦＥＴ１のゲ−トに接続されている。また、このゲ
−トは抵抗１３を介して接地されている。この第３の実
施例では、コンパレ−タ１６，昇圧回路１７，ダイオ−
ド１２，抵抗１３とにより転流手段が構成される。

【００２３】この実施例においては、パワ−ＭＯＳＦＥ
Ｔ２がオンしている間、誘導負荷Ｌの方からパワ−ＭＯ
ＳＦＥＴ２方向に電流Ｉ５が流れる。パワ−ＭＯＳＦＥ
Ｔ２がタ−ンオフすると、誘導負荷Ｌの逆起電力によっ
てその一端Ａの電位が上昇し、ついには、電源Ｖｃｃの
電圧より高くなる。これにより、寄生ダイオ−ドＤ１が
順方向にバイアスされ、寄生ダイオ−ドＤ１に貫流電流
Ｉ２が流れ始める。

【００２４】これと同時に、一端Ａの電位がコンパレ−
タ１６の反転入力端に印加され、この電位が電源Ｖｃｃ
の電圧より高くなったことがコンパレ−タ１６により検
出される。したがって、コンパレ−タ１６の出力がハイ
レベルとなり、この出力は昇圧回路１７によって昇圧さ
れ、その昇圧された電圧がダイオ−ド１２を経てパワ−
ＭＯＳＦＥＴ１のゲ−トに印加され、このパワ−ＭＯＳ
ＦＥＴ１がタ−ンオンする。

【００２５】すなわち、一端Ａの電位が電源Ｖｃｃの電
圧を越えると、パワ−ＭＯＳＦＥＴ１のゲ−トに高い電
圧が印加され、パワ−ＭＯＳＦＥＴ１がタ−ンオンし、
そのチャネルを通る貫流電流Ｉ４が誘導負荷Ｌの方から
パワ−ＭＯＳＦＥＴ１のチヤネルを通して電源Ｖｃｃに
向かって流れる。パワ−ＭＯＳＦＥＴ２が再びタ−ンオ
ンすると、一端Ａの電位が下がり、コンパレ−タ１６の
出力がロ−レベルとなり、パワ−ＭＯＳＦＥＴ１が瞬時
にタ−ンオフする。

【００２６】このように、第３の実施例では、上記第
１，第２の実施例とは逆にパワ−ＭＯＳＦＥＴ２のオフ
に際して、パワ−ＭＯＳＦＥＴ２がオンからタ−ンオフ
して誘導負荷Ｌの逆起電力により、その一端Ａの電位が
電源Ｖｃｃの電圧以上になると、パワ−ＭＯＳＦＥＴ１
をタ−ンオンさせて、パワ−ＭＯＳＦＥＴ１の貫流電流
を寄生ダイオ−ドＤ１とそのチャネルの電流とに分流す
るとともに、一端Ａの電位が電源Ｖｃｃの電圧以下に低
下すると、パワ−ＭＯＳＦＥＴ１を瞬時にタ−ンオフす
るようにしているから、パワ−ＭＯＳＦＥＴ１の寄生ダ
イオ−ドＤ１，および図示しない寄生バイポ−ラトラン
ジスタを流れるラッシュ電流を少なくすることがてき
る。したがって、電流集中によるパワ−ＭＯＳＦＥＴ１
の破壊を防止することができ、また、ラッシュ電流が抑
制され、損失が小さく、スイッチング速度が速くなると
いう効果を奏する。

【００２７】次に、この発明の第４の実施例を図４に示
す。誘導負荷Ｌの一端ＡがＰＮＰ形バイポ−ラトランジ
スタ１８のエミッタに接続されており、そのベ−スに
は、電源Ｖｃｃの電圧が印加され、コレクタはダイオ−
ド１２を介してパワ−ＭＯＳＦＥＴ１のゲ−トに接続さ
れている。このゲ−トは抵抗１３を介して接地されてい
る。かくして、ＰＮＰ形バイポ−ラトランジスタ１８，
ダイオ−ド１２，抵抗１３により転流手段を構成してい
る。その他の構成は図１ないし図３と同じである。

【００２８】この実施例では、パワ−ＭＯＳＦＥＴ２の
ゲ−トにＰＷＭ信号を加え、このパワ−ＭＯＳＦＥＴ２
がオンしているとき、電流Ｉ５が誘導負荷Ｌの方からパ
ワ−ＭＯＳＦＥＴ２の方向に流れる。次に、パワ−ＭＯ
ＳＦＥＴ２がタ−ンオフすると、誘導負荷Ｌの逆起電力
により、その一端Ａの電位が上昇し、ついには、電源Ｖ
ｃｃの電圧以上に高くなる。その結果、パワ−ＭＯＳＦ
ＥＴ１の寄生ダイオ−ドＤ１が順方向にバイアスされ、
寄生ダイオ−ドＤ１には、誘導負荷Ｌの方から貫流電流
Ｉ２が流れる。

【００２９】また、これと同時に、ＰＮＰ形バイポ−ラ
トランジスタ１８のベ−スには、ベ−ス電流が流れ、こ
のＰＮＰ形バイポ−ラトランジスタ１８がタ−ンオンし
て，そのコレクタからダイオ−ド１２を経てパワ−ＭＯ
ＳＦＥＴ１のゲ−トとソ−ス間に一端Ａの電圧が印加さ
れる。したがって、パワ−ＭＯＳＦＥＴ１がタ−ンオン
して、貫流電流Ｉ４がパワ−ＭＯＳＦＥＴ１のチヤネル
を通して流れる。すなわち、貫流電流が寄生ダイオ−ド
Ｄ１と寄生バイポ−ラトランジスタＢ１とに分離して流
れることになり，これらの寄生ダイオ−ドＤ１と寄生バ
イポ−ラトランジスタＢ１を流れるラッシュ電流が少な
くなる。

【００３０】以上のように、この第４の実施例によれ
ば、パワ−ＭＯＳＦＥＴ２のオン時からタ−ンオフする
ことにより、誘導負荷Ｌの逆起電力によりその一端Ａの
電位が電源Ｖｃｃの電圧以上になると、ＰＮＰ形バイポ
−ラトランジスタ１８によりパワ−ＭＯＳＦＥＴ１をタ
−ンオンさせ、貫流電流を寄生ダイオ−ドＤ１とパワ−
ＭＯＳＦＥＴ１のチヤネルを通して流れるようにして、
分流するようにしているから、上記第３の実施例と同様
の効果を奏する。

【００３１】次に、この発明の第５の実施例を図５に示
す。誘導負荷Ｌの一端ＡがＰＮＰ形バイポ−ラトランジ
スタ１８のエミッタに接続されており、そのベ−スは電
源Ｖｃｃの電圧が印加されるようになっている。また、
ＰＮＰ形バイポ−ラトランジスタ１８のコレクタはＮＰ
Ｎ形バイポ−ラトランジスタ１９のベ−スに接続されて
いる。

【００３２】ＮＰＮ形バイポ−ラトランジスタ１９のコ
レクタには、電圧Ｖの電源が接続されるようになってい
る。ＮＰＮ形バイポ−ラトランジスタ１９のエミッタは
パワ−ＭＯＳＦＥＴ１のゲ−トに接続されているととも
に、このゲ−トは抵抗１３を介して接地されている。こ
れらのＰＮＰ形バイポ−ラトランジスタ１８，ＮＰＮ形
バイポ−ラトランジスタ１９，抵抗１３により転流手段
が構成されている。その他の構成は図４と同じである。

【００３３】次に、図５の実施例の動作について説明す
る。図５では、図４と同様に、パワ−ＭＯＳＦＥＴ２の
ゲ−トにＰＷＭ信号を加えパワ−ＭＯＳＦＥＴ２がオン
している状態から、タ−ンオフして誘導負荷Ｌの逆起電
力により、その一端Ａの電位が電源Ｖｃｃの電圧よりも
高くなって貫流電流がパワ−ＭＯＳＦＥＴ１に流れよう
とした場合に、ＰＮＰ形バイポ−ラトランジスタ１８が
オンして、ＮＰＮ形バイポ−ラトランジスタ１９がオン
となり、電圧Ｖがパワ−ＭＯＳＦＥＴ１のゲ−トに印加
され、パワ−ＭＯＳＦＥＴ１がタ−ンオンする。

【００３４】このパワ−ＭＯＳＦＥＴ１をタ−ンオンす
るために，電源Ｖｃｃとは別に電圧Ｖの電源が用いられ
ている。この場合、（Ｖ＞Ｖｃｃ）であり、たとえば、
電源Ｖｃｃの電圧が１２Ｖのときに、電圧Ｖは１５Ｖと
なるようにしている。この高い電圧がＮＰＮ形バイポ−
ラトランジスタ１９を経てパワ−ＭＯＳＦＥＴ１のゲ−
トに印加される。この電圧Ｖが印加されて、パワ−ＭＯ
ＳＦＥＴ１が上記のようにタ−ンオンすることにより、
貫流電流が寄生ダイオ−ドＤ１とチヤネルを通して流
れ、図４の場合と同様に分流されることになり、したが
って、ラッシュ電流が抑制される。

【００３５】このように、第５の実施例では、パワ−Ｍ
ＯＳＦＥＴ２のオン状態からタ−ンオフしてパワ−ＭＯ
ＳＦＥＴ１に貫流電流が流れようとしたときに、パワ−
ＭＯＳＦＥＴ１をＰＮＰ形バイポ−ラトランジスタ１８
とＮＰＮ形バイポ−ラトランジスタ１９とにより、パワ
−ＭＯＳＦＥＴ１をタ−ンオンさせるようにしているか
ら、第４の実施例同様の効果を奏する。

【００３６】次に、この発明の第６の実施例について図
６により説明する。ここではＰ形のパワ−ＭＯＳＦＥＴ
１’が用いられている。これにともない、図５の場合に
対して、ＮＰＮ形トランジスタ２０のエミッタが接地さ
れ、コレクタがパワ−ＭＯＳＦＥＴ１’のゲ−トに接続
されている。ＰＮＰ形バイポ−ラトランジスタ１８，Ｎ
ＰＮ形バイポ−ラトランジスタ２０，抵抗１３により転
流手段が構成されている。その他の構成は図５と同様で
ある。

【００３７】この構成により、パワ−ＭＯＳＦＥＴ２の
ゲ−トにＰＷＭ信号が加えられ，オン状態からタ−ンオ
フすると、誘導負荷Ｌの逆起電力でその一端Ａの電位が
電源Ｖｃｃの電圧より高くなり、これにより寄生ダイオ
−ドＤ１’に貫流電流Ｉ２が流れるとともに、ＰＮＰ形
バイポ−ラトランジスタ１８がタ−ンオンし、それによ
ってＮＰＮ形バイポ−ラトランジスタ２０がオンとな
る。

【００３８】この結果、パワ−ＭＯＳＦＥＴ１’のゲ−
トはＮＰＮ形バイポ−ラトランジスタ２０を介して、接
地され、パワ−ＭＯＳＦＥＴ１’がタ−ンオンする。し
たがって、パワ−ＭＯＳＦＥＴ１’のチヤネルを通し
て、貫流電流Ｉ４が流れ、貫流電流は寄生ダイオ−ドＤ
１’に流れる貫流電流と分流されることになり、上記第
５の実施例と同様にラッシュ電流を抑制することにな
る。

【００３９】なお上記各実施例では、簡単のために誘導
負荷の一側のみ図示して説明したが、誘導負荷の他側に
ついても同様に適用される。また、一側においても第１
および第２のパワ−ＭＯＳＦＥＴ１（１’），２のいず
れか一方に転流手段を設けたものを示したが、双方に付
加することにより、第１および第２のパワ−ＭＯＳＦＥ
Ｔのどちらもラッシュ電流による破壊から保護すること
ができる。

【００４０】

【発明の効果】以上のとおり、この発明によれば，その
構成を第１，第２のパワ−ＭＯＳＦＥＴにより交互に誘
導負荷を駆動し、少なくともいずれか一方が誘導負荷の
駆動状態から非駆動状態へと反転したときに誘導負荷の
一端の電位が所定電位に変化すると、その変化している
間少なくとも非駆動状態にある方のパワ−ＭＯＳＦＥＴ
をタ−ンオンさせるようにしたので、このタ−ンオンし
た方のパワ−ＭＯＳＦＥＴの寄生ダイオ−ドに流れる貫
流電流の一部をそのチヤネルを通して流すようにし、寄
生ダイオ−ドに流れる貫流電流を小さくすることができ
る。これにより、ラッシュ電流を抑制することができ、
ラッシュ電流による損失を少なくできるとともに、スイ
ッチング速度を速くできる。また、寄生バイポ−ラトラ
ンジスタのタ−ンオンを防止することができ、電流集中
によるパワ−ＭＯＳＦＥＴの破壊を防止することができ
るという効果が得られる。

【図面の簡単な説明】

【図１】本発明のパワ−用半導体装置の第１の実施例の
構成を示す回路図である。

【図２】第２の実施例の構成を示す回路図である。

【図３】第３の実施例の構成を示す回路図である。

【図４】第４の実施例の構成を示す回路図である。

【図５】第５の実施例の構成を示す回路図である。

【図６】第６の実施例の構成を示す回路図である。

【図７】従来のパワ−用半導体装置の構成を示す回路図
である。

【図８】パワ−ＭＯＳＦＥＴにおける寄生ダイオ−ド等
を示す説明図である。

【符号の説明】

１〜４ パワ−ＭＯＳＦＥＴ １１ コンパレ−タ １２ ダイオード １３ 抵抗 １４ ＮＰＮ形バイポ−ラトランジスタ １５ ＰＮＰ形バイポ−ラトランジスタ １６ コンパレ−タ １７ 昇圧回路 １８ ＰＮＰ形バイポ−ラトランジスタ １９ ＮＰＮ形バイポ−ラトランジスタ ２０ ＮＰＮ形バイポ−ラトランジスタ Ｄ１、Ｄ２ 寄生ダイオ−ド Ｌ 誘導負荷

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 誘導負荷の一端と電源との間に接続さ
   れ、前記誘導負荷を駆動する第１のパワ−ＭＯＳＦＥＴ
   と、前記 誘導負荷の前記一端と接地との間に接続され、前記
   第１のパワ−ＭＯＳＦＥＴと交互に上記誘導負荷を駆動
   する第２のパワ−ＭＯＳＦＥＴと、 前記第１および第２のパワ−ＭＯＳＦＥＴの少なくとも
   いずれか一方が前記誘導負荷の駆動状態から非駆動状態
   へと反転したときに誘導負荷の前記一端が所定電位に変
   化したときその変化している間非駆動状態にある方のパ
   ワ−ＭＯＳＦＥＴをタ−ンオンさせる転流手段とを備え
   たことを特徴とするパワ−用半導体装置。
2. 【請求項２】 前記転流手段は、誘導負荷の前記一端の
   電位が負に転じている間のみ前記誘導負荷の非駆動状態
   にある方のパワ−ＭＯＳＦＥＴをタ−ンオンさせること
   を特徴とする請求項１記載のパワ−用半導体装置。
3. 【請求項３】 前記転流手段は、誘導負荷の前記一端の
   電位が電源電圧より高くなっている間のみ前記誘導負荷
   の非駆動状態にある方のパワ−ＭＯＳＦＥＴをタ−ンオ
   ンさせることを特徴とする請求項１記載のパワ−用半導
   体装置。