JP2004096830A - 電圧駆動型半導体素子の駆動方法 - Google Patents
電圧駆動型半導体素子の駆動方法 Download PDFInfo
- Publication number
- JP2004096830A JP2004096830A JP2002251476A JP2002251476A JP2004096830A JP 2004096830 A JP2004096830 A JP 2004096830A JP 2002251476 A JP2002251476 A JP 2002251476A JP 2002251476 A JP2002251476 A JP 2002251476A JP 2004096830 A JP2004096830 A JP 2004096830A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- driven semiconductor
- circuit
- igbtq
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Power Conversion In General (AREA)
Abstract
【課題】電圧駆動型半導体素子のオン時の内部損失を低減させる該素子の駆動方法を提供する。
【解決手段】電圧駆動型半導体素子としてのIGBTQ1 のゲート駆動回路に電圧可変回路VC1 を挿設し、この電圧可変回路VC1 により電流検出器CTで検出されるIGBTQ1 のコレクタ電流Icが0≦Ic<Ic* (電流基準値)のときには順バイアス電圧をvFB1 とし、Ic≧Ic* のときには順バイアス電圧vFB2 とし、さらにvFB1 <vFB2 とすることにより、コレクタ電流Icが0≦Ic<Ic* のときの駆動損失を減らすことで、IGBTQ1 のオン時の内部損失(通流損失+駆動損失)を低減させる。
【選択図】 図1
【解決手段】電圧駆動型半導体素子としてのIGBTQ1 のゲート駆動回路に電圧可変回路VC1 を挿設し、この電圧可変回路VC1 により電流検出器CTで検出されるIGBTQ1 のコレクタ電流Icが0≦Ic<Ic* (電流基準値)のときには順バイアス電圧をvFB1 とし、Ic≧Ic* のときには順バイアス電圧vFB2 とし、さらにvFB1 <vFB2 とすることにより、コレクタ電流Icが0≦Ic<Ic* のときの駆動損失を減らすことで、IGBTQ1 のオン時の内部損失(通流損失+駆動損失)を低減させる。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
この発明は、半導体電力変換装置を構成するIGBTなどの電圧駆動型半導体素子の駆動方法に関する。
【0002】
【従来の技術】
図5は、この種の電圧駆動型半導体素子としてのIGBTの駆動方法の従来例を示すゲート駆動回路の回路構成図である。
【0003】
図5において、IGBTQ1 をオン・オフさせるためのゲート駆動回路には外部から指令される入力信号のインタフェース回路IFと、インタフェース回路IFからの出力に基づきオン・オフするトランジスタFET1 ,FET2 と、オン用ゲート抵抗RONと、オフ用ゲート抵抗ROFF と、順バイアス電圧を供給する直流電源Vpと、逆バイアス電圧を供給する直流電源Vnとを備えている。
【0004】
すなわち図5に示したゲート駆動回路ではオン指令が前記入力信号として発せられると、インタフェース回路IFを介してトランジスタFET1 がオン、トランジスタFET2 がオフとなり、従って、直流電源Vpの順バイアス電圧vFBがトランジスタFET1 とオン用ゲート抵抗RONとを介してIGBTQ1 のゲート端子とエミッタ端子との間に印加され、IGBTQ1がターンオン動作を開始し、やがて、IGBTQ1 のゲート−エミッタ電圧VGE≒vFBとなり、IGBTQ1 がオン状態となる。また、オフ指令が前記入力信号として発せられると、インタフェース回路IFを介してトランジスタFET1 がオフ、トランジスタFET2 がオンとなり、従って、直流電源Vnの逆バイアス電圧vRBがトランジスタFET2 とオフ用ゲート抵抗ROFF とを介してIGBTQ1 のゲート端子とエミッタ端子との間に印加され、IGBTQ1 がターンオフ動作を開始し、やがて、IGBTQ1 のゲート−エミッタ電圧VGE≒vRBとなり、IGBTQ1 がオフ状態となる。
【0005】
図5に示した回路構成において、IGBTQ1 がオンしているときには、コレクタ電流Icとコレクタ−エミッタ電圧VCE(sat)との積である通流損失が発生する。この通流損失を低減させるためには、周知の如く、IGBTQ1 のゲート−エミッタ電圧VGEとしての直流電源Vpの順バイアス電圧vFBを可能な限り大きく設定することである。
【0006】
【発明が解決しようとする課題】
図5に示した従来の電圧駆動型半導体素子としてのIGBTの駆動方法では、順バイアス電圧VFBを可能な限り大きく設定することより、IGBTQ1 の通流損失の低減を計っているが、この駆動方法では、IGBTQ1 をオン・オフさせるための駆動損失の増大を招き、IGBTQ1 の内部損失(≒通流損失+駆動損失)をより少なくするという観点から見ると、必ずしも十分な損失低減策では無かった。
【0007】
この発明の目的は、前記内部損失をより少なくできる電圧駆動型半導体素子の駆動方法を提供することにある。
【0008】
【課題を解決するための手段】
この第1の発明の電圧駆動型半導体素子の駆動方法では、電圧駆動型半導体素子をオンさせるために該半導体素子のゲート端子に供給するゲート電圧を、前記電圧駆動型半導体素子の主端子間に流れる電流値に基づいて任意に変化させるようにしたことを特徴とする。
【0009】
また第2の発明は、前記第1の発明の電圧駆動型半導体素子の駆動方法において、前記電圧駆動型半導体素子の内部損失を低減させるために、該半導体素子の主端子間電流が予め定めた電流基準値以上になった時に、前記ゲート電圧を増大させることを特徴とする。
【0010】
この発明によれば、電流駆動型半導体素子の主端子間に流れる電流値に基づいて、該素子の順バイアス電圧を任意に変えることにより、後述の如く、この電圧駆動型半導体素子の内部損失をより低減することが可能となる。
【0011】
【発明の実施の形態】
図1は、この発明の第1の実施例を示すIGBTのゲート駆動回路の回路構成図であり、図5に示した従来例回路と同一機能を有するものには同一符号を付して、ここではその説明を省略する。
【0012】
すなわち、図1に示した回路構成が図5に示した回路構成と異なる点は、直流電源VpからトランジスタFET1 への経路に、定電圧回路,比較器,切替スイッチなど周知の技術で形成される電圧可変回路VC1 が挿設され、さらに、IGBTQ1 のコレクタ電流Icを検出するために、ホール素子,磁気回路などから形成されるDCCTが電流検出器CTとして備えていることである。
【0013】
図1に示した回路におけるIGBTQ1 の駆動方法を、図2に示す波形図を参照しつつ、以下に説明する。
【0014】
例えば、図2に示すようにIGBTQ1 のコレクタ電流Icが鋸歯状波とし、オン指令が前記入力信号として発せられると、インタフェース回路IFを介してトランジスタFET1 がオン、トランジスタFET2 がオフとなり、従って、直流電源Vpの順バイアス電圧vFBが電圧可変回路VC1 とトランジスタFET1 とオン用ゲート抵抗RONとを介してIGBTQ1 のゲート端子とエミッタ端子との間に印加される。その結果、IGBTQ1 のコレクタ電流Icの電流検出器CTでの検出値が入力される電圧可変回路VC1 では、この検出値と予め定めた電流基準値Ic* とを比較し、0≦Ic<Ic* (モード▲1▼)のときには電圧可変回路VC1 が出力する順バイアス電圧をvFB1 とし、また、Ic≧Ic* (モード▲2▼)のときには電圧可変回路VC1 が出力する順バイアス電圧をvFB2 (vFB2≒vFB )としている。ここで、順バイアス電圧vFB1 ,vFB2 にはvFB1 <vFB2 の関係にある。
【0015】
すなわち、Ic≧Ic* (モード▲2▼)のときには従来の駆動方法と同様であるが、0≦Ic<Ic* (モード▲1▼)のときには、図3に示すVCE(sat)−Ic特性図の如く、VCE(sat)は若干大きくなるが、IGBTQ1 をオン・オフさせるための駆動損失Pdは、IGBTQの等価ゲート入力容量をCIES とすると、Pd∝CIES ×(vRB+vFB1 )2 の関係にあり、従って、前記駆動損失は順バイアス電圧の2乗に比例することから、モード▲1▼の領域では、前述の如く、vFB1 <vFB2 の関係から、IGBTQ1 の内部損失(≒通流損失+駆動損失)をより少なくすることができる。
【0016】
図4は、この発明の第2の実施例を示すIGBTのゲート駆動回路の回路構成図であり、図5に示した従来例回路と同一機能を有するものには同一符号を付して、ここではその説明を省略する。
【0017】
すなわち、図4に示した回路構成が図5に示した回路構成と異なる点は、直流電源VpからトランジスタFET1 への経路に、上述の電圧可変回路VC1 と同様機能の電圧可変回路VC2 が挿設され、さらに、電圧駆動型半導体素子としてのIGBTを電流センス端子付きのIGBTQ2 とし、電流検出用抵抗Riを備えていることである。
【0018】
図4に示した回路におけるIGBTQ2 の駆動方法では、電流検出用抵抗Riの両端電圧Ivが入力される電圧可変回路VC2 において、この両端電圧Ivと予め定めた電流基準値Ic* とを比較し、0≦Iv<Ic* のときには電圧可変回路VC2 が出力する順バイアス電圧をvFB1 とし、Iv≧Ic* のときには電圧可変回路VC2 が出力する順バイアス電圧をvFB2 (vFB2≒vFB )としている。ここで、順バイアス電圧vFB1 ,vFB2 にはvFB1 <vFB2 の関係にすることにより、図1に示した回路構成と同様に、IGBTQ2 の内部損失(≒通流損失+駆動損失)をより少なくすることができる。
【0019】
【発明の効果】
この発明によれば、電流駆動型半導体素子の主端子間に流れる電流値に基づいて、該素子の順バイアス電圧を例えば段階的に変えることにより、この電圧駆動型半導体素子の内部損失をより低減することが可能となり、その結果、該素子からの発熱を放熱する冷却フィンなどをより小型にすることができる。
【図面の簡単な説明】
【図1】この発明の第1の実施例を示す回路構成図
【図2】図1の動作を説明する波形図
【図3】図1の動作を説明する特性図
【図4】この発明の第2の実施例を示す回路構成図
【図5】従来例を示す回路構成図
【符号の説明】
Q1 ,Q2 …IGBT、IF…インタフェース回路、FET1 ,FET2 …トランジスタ、RON…オン用ゲート抵抗、ROFF …オフ用ゲート抵抗、Vp,Vn…直流電源、VC1 ,VC2 …電圧可変回路、CT…電流検出器、Ri…電流検出用抵抗。
【発明の属する技術分野】
この発明は、半導体電力変換装置を構成するIGBTなどの電圧駆動型半導体素子の駆動方法に関する。
【0002】
【従来の技術】
図5は、この種の電圧駆動型半導体素子としてのIGBTの駆動方法の従来例を示すゲート駆動回路の回路構成図である。
【0003】
図5において、IGBTQ1 をオン・オフさせるためのゲート駆動回路には外部から指令される入力信号のインタフェース回路IFと、インタフェース回路IFからの出力に基づきオン・オフするトランジスタFET1 ,FET2 と、オン用ゲート抵抗RONと、オフ用ゲート抵抗ROFF と、順バイアス電圧を供給する直流電源Vpと、逆バイアス電圧を供給する直流電源Vnとを備えている。
【0004】
すなわち図5に示したゲート駆動回路ではオン指令が前記入力信号として発せられると、インタフェース回路IFを介してトランジスタFET1 がオン、トランジスタFET2 がオフとなり、従って、直流電源Vpの順バイアス電圧vFBがトランジスタFET1 とオン用ゲート抵抗RONとを介してIGBTQ1 のゲート端子とエミッタ端子との間に印加され、IGBTQ1がターンオン動作を開始し、やがて、IGBTQ1 のゲート−エミッタ電圧VGE≒vFBとなり、IGBTQ1 がオン状態となる。また、オフ指令が前記入力信号として発せられると、インタフェース回路IFを介してトランジスタFET1 がオフ、トランジスタFET2 がオンとなり、従って、直流電源Vnの逆バイアス電圧vRBがトランジスタFET2 とオフ用ゲート抵抗ROFF とを介してIGBTQ1 のゲート端子とエミッタ端子との間に印加され、IGBTQ1 がターンオフ動作を開始し、やがて、IGBTQ1 のゲート−エミッタ電圧VGE≒vRBとなり、IGBTQ1 がオフ状態となる。
【0005】
図5に示した回路構成において、IGBTQ1 がオンしているときには、コレクタ電流Icとコレクタ−エミッタ電圧VCE(sat)との積である通流損失が発生する。この通流損失を低減させるためには、周知の如く、IGBTQ1 のゲート−エミッタ電圧VGEとしての直流電源Vpの順バイアス電圧vFBを可能な限り大きく設定することである。
【0006】
【発明が解決しようとする課題】
図5に示した従来の電圧駆動型半導体素子としてのIGBTの駆動方法では、順バイアス電圧VFBを可能な限り大きく設定することより、IGBTQ1 の通流損失の低減を計っているが、この駆動方法では、IGBTQ1 をオン・オフさせるための駆動損失の増大を招き、IGBTQ1 の内部損失(≒通流損失+駆動損失)をより少なくするという観点から見ると、必ずしも十分な損失低減策では無かった。
【0007】
この発明の目的は、前記内部損失をより少なくできる電圧駆動型半導体素子の駆動方法を提供することにある。
【0008】
【課題を解決するための手段】
この第1の発明の電圧駆動型半導体素子の駆動方法では、電圧駆動型半導体素子をオンさせるために該半導体素子のゲート端子に供給するゲート電圧を、前記電圧駆動型半導体素子の主端子間に流れる電流値に基づいて任意に変化させるようにしたことを特徴とする。
【0009】
また第2の発明は、前記第1の発明の電圧駆動型半導体素子の駆動方法において、前記電圧駆動型半導体素子の内部損失を低減させるために、該半導体素子の主端子間電流が予め定めた電流基準値以上になった時に、前記ゲート電圧を増大させることを特徴とする。
【0010】
この発明によれば、電流駆動型半導体素子の主端子間に流れる電流値に基づいて、該素子の順バイアス電圧を任意に変えることにより、後述の如く、この電圧駆動型半導体素子の内部損失をより低減することが可能となる。
【0011】
【発明の実施の形態】
図1は、この発明の第1の実施例を示すIGBTのゲート駆動回路の回路構成図であり、図5に示した従来例回路と同一機能を有するものには同一符号を付して、ここではその説明を省略する。
【0012】
すなわち、図1に示した回路構成が図5に示した回路構成と異なる点は、直流電源VpからトランジスタFET1 への経路に、定電圧回路,比較器,切替スイッチなど周知の技術で形成される電圧可変回路VC1 が挿設され、さらに、IGBTQ1 のコレクタ電流Icを検出するために、ホール素子,磁気回路などから形成されるDCCTが電流検出器CTとして備えていることである。
【0013】
図1に示した回路におけるIGBTQ1 の駆動方法を、図2に示す波形図を参照しつつ、以下に説明する。
【0014】
例えば、図2に示すようにIGBTQ1 のコレクタ電流Icが鋸歯状波とし、オン指令が前記入力信号として発せられると、インタフェース回路IFを介してトランジスタFET1 がオン、トランジスタFET2 がオフとなり、従って、直流電源Vpの順バイアス電圧vFBが電圧可変回路VC1 とトランジスタFET1 とオン用ゲート抵抗RONとを介してIGBTQ1 のゲート端子とエミッタ端子との間に印加される。その結果、IGBTQ1 のコレクタ電流Icの電流検出器CTでの検出値が入力される電圧可変回路VC1 では、この検出値と予め定めた電流基準値Ic* とを比較し、0≦Ic<Ic* (モード▲1▼)のときには電圧可変回路VC1 が出力する順バイアス電圧をvFB1 とし、また、Ic≧Ic* (モード▲2▼)のときには電圧可変回路VC1 が出力する順バイアス電圧をvFB2 (vFB2≒vFB )としている。ここで、順バイアス電圧vFB1 ,vFB2 にはvFB1 <vFB2 の関係にある。
【0015】
すなわち、Ic≧Ic* (モード▲2▼)のときには従来の駆動方法と同様であるが、0≦Ic<Ic* (モード▲1▼)のときには、図3に示すVCE(sat)−Ic特性図の如く、VCE(sat)は若干大きくなるが、IGBTQ1 をオン・オフさせるための駆動損失Pdは、IGBTQの等価ゲート入力容量をCIES とすると、Pd∝CIES ×(vRB+vFB1 )2 の関係にあり、従って、前記駆動損失は順バイアス電圧の2乗に比例することから、モード▲1▼の領域では、前述の如く、vFB1 <vFB2 の関係から、IGBTQ1 の内部損失(≒通流損失+駆動損失)をより少なくすることができる。
【0016】
図4は、この発明の第2の実施例を示すIGBTのゲート駆動回路の回路構成図であり、図5に示した従来例回路と同一機能を有するものには同一符号を付して、ここではその説明を省略する。
【0017】
すなわち、図4に示した回路構成が図5に示した回路構成と異なる点は、直流電源VpからトランジスタFET1 への経路に、上述の電圧可変回路VC1 と同様機能の電圧可変回路VC2 が挿設され、さらに、電圧駆動型半導体素子としてのIGBTを電流センス端子付きのIGBTQ2 とし、電流検出用抵抗Riを備えていることである。
【0018】
図4に示した回路におけるIGBTQ2 の駆動方法では、電流検出用抵抗Riの両端電圧Ivが入力される電圧可変回路VC2 において、この両端電圧Ivと予め定めた電流基準値Ic* とを比較し、0≦Iv<Ic* のときには電圧可変回路VC2 が出力する順バイアス電圧をvFB1 とし、Iv≧Ic* のときには電圧可変回路VC2 が出力する順バイアス電圧をvFB2 (vFB2≒vFB )としている。ここで、順バイアス電圧vFB1 ,vFB2 にはvFB1 <vFB2 の関係にすることにより、図1に示した回路構成と同様に、IGBTQ2 の内部損失(≒通流損失+駆動損失)をより少なくすることができる。
【0019】
【発明の効果】
この発明によれば、電流駆動型半導体素子の主端子間に流れる電流値に基づいて、該素子の順バイアス電圧を例えば段階的に変えることにより、この電圧駆動型半導体素子の内部損失をより低減することが可能となり、その結果、該素子からの発熱を放熱する冷却フィンなどをより小型にすることができる。
【図面の簡単な説明】
【図1】この発明の第1の実施例を示す回路構成図
【図2】図1の動作を説明する波形図
【図3】図1の動作を説明する特性図
【図4】この発明の第2の実施例を示す回路構成図
【図5】従来例を示す回路構成図
【符号の説明】
Q1 ,Q2 …IGBT、IF…インタフェース回路、FET1 ,FET2 …トランジスタ、RON…オン用ゲート抵抗、ROFF …オフ用ゲート抵抗、Vp,Vn…直流電源、VC1 ,VC2 …電圧可変回路、CT…電流検出器、Ri…電流検出用抵抗。
Claims (2)
- 電圧駆動型半導体素子をオンさせるために該半導体素子のゲート端子に供給するゲート電圧を、前記電圧駆動型半導体素子の主端子間に流れる電流値に基づいて任意に変化させるようにしたことを特徴とする電圧駆動型半導体素子の駆動方法。
- 請求項1に記載の電圧駆動型半導体素子の駆動方法において
、
前記電圧駆動型半導体素子の内部損失を低減させるために、該半導体素子の主端子間電流が予め定めた電流基準値以上になった時に、前記ゲート電圧を増大させることを特徴とする電圧駆動型半導体素子の駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002251476A JP2004096830A (ja) | 2002-08-29 | 2002-08-29 | 電圧駆動型半導体素子の駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002251476A JP2004096830A (ja) | 2002-08-29 | 2002-08-29 | 電圧駆動型半導体素子の駆動方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004096830A true JP2004096830A (ja) | 2004-03-25 |
Family
ID=32058044
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002251476A Pending JP2004096830A (ja) | 2002-08-29 | 2002-08-29 | 電圧駆動型半導体素子の駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004096830A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007089325A (ja) * | 2005-09-22 | 2007-04-05 | Hitachi Ltd | 電圧駆動型半導体スイッチング素子の駆動方法及び装置 |
US7558094B2 (en) | 2005-09-12 | 2009-07-07 | Denso Corporation | Control device for power conversion circuit |
JP2010246262A (ja) * | 2009-04-06 | 2010-10-28 | Fuji Electric Systems Co Ltd | 半導体駆動装置 |
CN102723855A (zh) * | 2012-06-25 | 2012-10-10 | 矽力杰半导体技术(杭州)有限公司 | 一种功率开关管的驱动电路以及应用其的功率变换电路 |
US8477518B2 (en) | 2008-03-18 | 2013-07-02 | Toyota Jidosha Kabushiki Kaisha | Device for driving inverter |
JP2014230166A (ja) * | 2013-05-23 | 2014-12-08 | オンキヨー株式会社 | スイッチングアンプ |
JPWO2015001603A1 (ja) * | 2013-07-01 | 2017-02-23 | 株式会社日立製作所 | 半導体スイッチング素子の駆動回路およびそれを用いた電力変換装置 |
JP7460508B2 (ja) | 2020-11-16 | 2024-04-02 | 日立Astemo株式会社 | 電力変換装置 |
-
2002
- 2002-08-29 JP JP2002251476A patent/JP2004096830A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7558094B2 (en) | 2005-09-12 | 2009-07-07 | Denso Corporation | Control device for power conversion circuit |
JP2007089325A (ja) * | 2005-09-22 | 2007-04-05 | Hitachi Ltd | 電圧駆動型半導体スイッチング素子の駆動方法及び装置 |
US8477518B2 (en) | 2008-03-18 | 2013-07-02 | Toyota Jidosha Kabushiki Kaisha | Device for driving inverter |
JP2010246262A (ja) * | 2009-04-06 | 2010-10-28 | Fuji Electric Systems Co Ltd | 半導体駆動装置 |
CN102723855A (zh) * | 2012-06-25 | 2012-10-10 | 矽力杰半导体技术(杭州)有限公司 | 一种功率开关管的驱动电路以及应用其的功率变换电路 |
JP2014230166A (ja) * | 2013-05-23 | 2014-12-08 | オンキヨー株式会社 | スイッチングアンプ |
JPWO2015001603A1 (ja) * | 2013-07-01 | 2017-02-23 | 株式会社日立製作所 | 半導体スイッチング素子の駆動回路およびそれを用いた電力変換装置 |
JP7460508B2 (ja) | 2020-11-16 | 2024-04-02 | 日立Astemo株式会社 | 電力変換装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7365579B2 (en) | Gate driving circuit | |
US5977814A (en) | Driving circuit for IGBT | |
US4870555A (en) | High-efficiency DC-to-DC power supply with synchronous rectification | |
US8471600B2 (en) | Detection of the zero crossing of the load current in a semiconductor device | |
US6285235B1 (en) | Gate control circuit for voltage drive switching element | |
US20080303580A1 (en) | Control circuit for a high-side semiconductor switch for switching a supply voltage | |
JP2000253646A (ja) | 絶縁ゲート型半導体素子のゲート回路 | |
US6710639B2 (en) | Emitter turn-off thyristors and their drive circuits | |
JPH0642179B2 (ja) | 短絡保護機能を改良した電力トランジスタ駆動回路 | |
JP3268365B2 (ja) | 電力増幅器のスイッチング性能を最適化する手段と方法 | |
JP2004096830A (ja) | 電圧駆動型半導体素子の駆動方法 | |
CN111030431B (zh) | 半导体装置 | |
JPH0220116A (ja) | 半導体デバイスの過熱検出回路装置 | |
US10985749B2 (en) | Integrated circuit and semiconductor device | |
JP2000235424A (ja) | カレントミラー回路、電流センサ及びこれを具備したスイッチング回路並びにスイッチングデバイス | |
JP3019093B1 (ja) | スイッチング電源装置 | |
JP3099571B2 (ja) | パワ−用半導体装置 | |
WO2006106989A1 (ja) | 整流回路および電圧変換回路 | |
JPH10285929A (ja) | 電気回路 | |
JP3396605B2 (ja) | 同期整流回路の制限回路 | |
JP4581231B2 (ja) | 電圧駆動型半導体素子のゲート駆動回路 | |
US20230127621A1 (en) | Control circuit for bridge mosfets | |
JPH0833314A (ja) | 負荷駆動装置 | |
JP3452607B2 (ja) | 温度コントロール回路 | |
JP2000221215A (ja) | パワーmosfetの電流検出方法および電流制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Effective date: 20031225 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
RD03 | Notification of appointment of power of attorney |
Effective date: 20040121 Free format text: JAPANESE INTERMEDIATE CODE: A7423 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040205 |