JPH0828980B2

JPH0828980B2 - パルス幅変調形インバータ装置

Info

Publication number: JPH0828980B2
Application number: JP2061647A
Authority: JP
Inventors: 政之甲藤; 孝陽山下
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1989-05-16
Filing date: 1990-03-13
Publication date: 1996-03-21
Anticipated expiration: 2011-03-21
Also published as: JPH0374177A

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、可変電圧、可変周波数の交流を出力する
パルス幅変調形インバータ装置に係り、特にスイッチン
グ素子として用いられる可制御素子間の短絡防止の為に
行われる制御の改良に関するものである。

〔従来の技術〕

第16図は従来のパルス幅変調形インバータ装置（以下
PWM形インバータと称す）を示す構成図であり、図にお
いて、（10）は直流電源、（20）はスイッチング素子で
ある可制御素子と逆並列に接続されたダイオードとから
なり、直流電源（10）から供給される直流電圧を可変電
圧、可変周波数の交流に変換する逆変換器（簡単の為１
相分の記号にて示す）、（30）はインバータにより駆動
される電動機、（40）は出力周波数、出力電圧の基準と
なる基準信号、例えば、基準電圧波形を出力する基準信
号発生手段に相当する基準電圧発生器、（50）は三角波
等の波形で周波数fcのキャリア信号、例えば、キャリア
波形を生成、出力するキャリア発生器、（60）は基準電
圧発生器（40）とキャリア発生器（50）の信号により逆
変換器（20）の可制御素子の点弧信号（PWM信号）を発
生するPWM信号発生手段に相当するPWM回路、（65）はPW
M回路（60）の信号に基づき、逆変換器（20）各相の
上、下可制御素子間の短絡を防止する為に、短絡防止期
間Tdを設定したPWM信号を生成する処理手段、（70）は
処理手段（65）の信号を受けてこれを増幅し逆変換器
（20）の可制御素子を駆動する駆動回路である。

次に動作について説明する。第18図はこの種のPWM形
インバータのPWM動作の代表例を示す動作図であり、例
えばＵ、Ｖ、Ｗの３相のPWM形インバータのＵ相１相に
関する動作説明図である。第17図に示す様に、インバー
タの出力電圧、出力周波数の基準となる基準電圧と、こ
れを変調する為の信号、例えば三角波形のキャリア波形
とを比較し、基準電圧がキャリア波形の電圧より大きい
期間はオン、基準電圧がキャリア波形の電圧より小さい
期間はオフとして、Ｕ相の上側の可制御素子のPWM信号U
_POとして求められる。Ｕ相の下側の可制御素子のPWM信
号U_NOは、上記U_POのインバート信号として求められる。
実際には上、下の可制御素子の短絡を防止するために、
オンするタイミングを短絡防止期間Tdの時間だけ遅らせ
る短絡防止処理されたPWM信号U_P、U_Nにて可制御素子は
駆動され、その結果第18図（ｄ）に示す様にＵ相の出力
電圧は正弦波状にパルス幅変調された出力電圧波形を得
る。なお、Ｖ相、Ｗ相も同様にして得られる。なお、第
18図（ｄ）に示した電位は直流側の仮想中性点に対する
電位を表わしている。

以上説明した基準電圧波形、キャリア波形は第18図
（ａ）、U_PO、U_NOは同図（ｂ）、出力電圧は同図（ｄ）
に示す。第16図において基準電圧発生器（40）は第18図
（ａ）に示す基準電圧波形を出力し、キャリア発生器
（50）は第18図（ａ）に示す三角波状のキャリア波形
を、PWM回路（60）は第18図（ｃ）に示すPWM信号を、
又、処理手段（65）は第18図（ｃ）に示す短絡防止処理
されたPWM信号を生成し、駆動回路（70）は処理手段（6
5）の短絡防止処理後のPWM信号にて逆変換器（20）の可
制御素子を駆動する。この様にしてインバータからは波
形制御された可変電圧、可変周波数の交流が得られる。

ところで、第19図及び第20図に示す様に、上記短絡防
止期間Tdによる影響が発生することになる。影響は出力
電流の極性により異なり、出力電流が正の極性の場合に
は短絡防止期間Tdの期間内では出力電圧は基準電圧より
低めに出力され、負の極性の場合には上記出力電圧は基
準電圧より高めに出力されることになる。従って、基準
PWM信号により得られる理想的正弦波（例えば第20図のV
_UNO）から、出力電流極性周期で出力電圧が影響され、
第20図のV_UNの様に歪みを生ずることになる。又、この
様子は電流極性に対応して発生する歪み（誤差）として
第18図（ｅ）にも示してある。ここで、V_U-O、V_UO-Oは
共に直流側仮想中性点を基準とする電位を表わしてい
る。

すなわち、短絡防止期間Td分だけ基準電圧信号に対し
て誤差を生じる。この誤差は出力電圧歪み、出力電圧の
低下、トルクリップルの増大等を招き好ましくない。

次に、これらの不具合を解消する為に提案されている
PWM形インバータについて説明する。

第21図は例えば特開昭60−207494号公報に示された従
来のPWM形インバータを示す構成図であり、図におい
て、（55）は出力各相の論理的電圧レベルを検出する電
位検出器、（60a）は基準電圧発生器（40）とキャリア
発生器（50）の信号及び電位検出器（55）の信号により
逆変換器（20）の可制御素子の点弧信号（PWM信号）を
発生するPWM信号発生手段に相当するPWM回路である。な
お、同図において第16図に示す符号と同一の符号につい
ては同一の部分を示しているので、その説明を省略す
る。

次に動作について説明する。なお、短絡防止期間Tdの
影響を補正する動作以外は上記従来例と同様であるので
その説明は省略し、上記短絡防止期間Tdの影響を補正す
る動作について以下に説明する。さて、第21図に示した
従来例においては、上記の様な不具合を解消するために
第21図に示す様に出力各相の論理的電圧レベルを検出す
る電位検出器（55）を設け、PWM回路（60a）においてそ
の電位検出器（55）の出力と短絡防止処理される前の基
準PWM信号（例えば第18図（ｂ）に示すU_PO、U_NO）と比
較し、その誤差分を逐次補正する様にしている。

第22図は電位検出器（55）の詳細を示す回路図でPWM
形インバータのＵ相出力部分について示しており、Ｕ相
出力端子と直流母線Ｎ間に抵抗（15）とフォトカプラー
（16）を挿入し、Ｕ相の電位が直流母線のＰ側、すなわ
ちＰレベルにあるときはフォトカプラー（16）が導通
し、検出信号PCはＨレベルとなり、Ｕ相の電位が直流母
線Ｎのレベルにあるときはフォトカプラー（16）は非導
通となり、検出信号PCはＬレベルとなる。この様にし
て、実際の出力電圧の論理レベルを検出してPWM回路（6
0a）に出力する。なお、Ｖ相、Ｗ相についても全く同一
であるので、その説明を省略する。

次にその動作について第23図を併用しつつ説明する。
例えばU_PO信号で示される基準信号と電位検出器（55）
のＵ相分の検出信号PCとを比較し、例えばＬ→Ｈへの変
化タイミング遅れの誤差をカウンターなどで積算してお
き、次回のＨ→Ｌタイミングにおいて前回積算した上記
誤差分だけ遅延させ、基準信号U_POで指令されると同一
期間だけＨ期間を確保し（Ｌ期間についても同様）所定
の出力電圧を得る様に補正する。第23図に示す補正動作
例においては、出力電圧の歪みの原因となるものは、短
絡防止期間Tdと、主回路素子のオフ遅れT_Sのみとし、他
の遅れ要素等は省略して示してある。図において、UDLY
はU_POを補正したのちのPWM信号、PCはUDLYから短絡防止
処理されたPWM信号U_Pにより駆動された結果を電位検出
器（55）にて検出した信号、ΣＵは基準信号と検出信号
の誤差を積分、あるいはカウントしている様子を示す。

例えば、図中t2−t1として蓄積されたＬ→Ｈへの遅れ
時間は、次回のＨ→Ｌへのタイミングをt3からt4へと遅
らせることで補正することになる。

6a、6bは第22図に示されるＵ相の上側及び下側の可制
御素子の点弧（Ｈレベル）、消弧（Ｌレベル）の状態を
示すものである。

又、上記方法とは別に上記で示した短絡防止期間Tdの
影響を抑制するPWM形インバータが提案されている。

第24図は従来の別のPWM形インバータを示す構成図で
あり、図において、（90）はインバータの出力電流を検
出する電流検出手段、例えば、電流検出器、（100）は
電流検出器（90）の出力信号を受けてインバータ各相の
出力電流の極性が正か負かのどちらであるかを判別する
極性判別手段、（40c）は出力周波数、出力電圧の基準
となる基準電圧波形を出力すると共に、極性判別手段
（100）の出力信号を受けて、インバータの出力電圧が
基準電圧通りになる様に、予め予測される誤差分を補正
する基準電圧波形を出力する基準電圧発生器、（60）は
基準電圧発生器（40c）及びキャリア発生器（50）の出
力信号により、逆変換器（20）の可制御素子の点弧信号
（PWM信号）を発生するPWM回路である。

なお、同図において第21図に示す符号と同一の符号に
ついては同一の部分を示しているので、その説明を省略
する。

次に動作について説明する。このPWM形インバータに
おいては、第24図に示す様に、上記従来例に示した電位
検出器（55）の代りに電流検出器（90）及び極性判別手
段（100）を設け、出力各相の出力電流の極性を判別し
て、短絡防止期間Tdにより影響を受ける分を打ち消す方
向に、上記出力電流の極性に応じて基準電圧波形を補正
する様にしている。

第25図は出力電流の極性に応じて基準電圧波形を補正
する動作の説明図であり、第18図〜第20図に示したキャ
リア波形の各期間において常に３相がスイッチングする
３アーム制御の場合を例にとり、その内のＵ相分のみに
ついて示してある。

第25図（ａ）は基準電圧波形、同図（ｂ）は出力電流
波形、同図（ｃ）は短絡防止期間Tdによる出力電圧波形
の歪み分△Ｖを基準電圧波形レベルに置換して示した波
形、同図（ｄ）は出力電流の極性判別信号S2の波形、同
図（ｅ）は出力電圧波形の歪み分△Ｖを打ち消す方向に
基準電圧波形を補正する為の量を示す波形、同図（ｆ）
は破線で示す目標電圧に対し、短絡防止期間Tdの影響を
受けて実線で示す歪みを生じているＵ相の相電圧波形を
示す図である。（実際にはPWM波形になるが、簡単の為
アナログ値で示した）さて、ここで上記出力電圧波形の歪み分△Ｖは、昭和
57年度電気学会東海支部連合大会「PWMインバータの上
下アーム短絡防止期間」にも記載されている様に、 △Ｖ∝fc・Td ここで、fc:キャリア周波数 Td:短絡防止期間の関係にある。

今、インバータが電動機（30）を駆動した状態で、第
25図（ｂ）に示す様な出力電流I_Uが流れているとする。
電流検出器（90）は上記出力電流I_Uを検出し、該検出信
号に基づき極性判別手段（100）が同図（ｄ）に示す極
性判別信号S2を基準電圧発生器（40c）に出力する。基
準電圧発生器（40c）は上記極性判別信号S2に応じ、同
図（ｅ）に示す様に短絡防止期間Tdによる影響、すなわ
ち同図（ｃ）に示す出力電圧波形の歪み分△Ｖを打ち消
す方向に補正信号を生成し、該生成した信号を同図
（ａ）に示す基準電圧波形に加算してPWM回路（60）に
出力する。以上の様にして、出力電流の極性に応じて予
め短絡防止期間Tdの影響を打ち消して出力電圧を得る様
に、基準電圧波形を補正してPWM演算するので、同図
（ｆ）に実線で示す様な歪みは抑制され、破線で示す様
な出力電圧波形が得られることになる。

〔発明が解決しようとする課題〕

従来のパルス幅変調形インバータ装置は以上の様に構
成されているので、処理手段（65）によって短絡防止期
間Tdを設定し、可制御素子間の短絡防止を行う構成にあ
っては、上記短絡防止期間Tdが出力電圧に影響を及ぼ
し、又、電位検出器（55）によってそれぞれのアームの
可制御素子間の接続点電圧を検出し、該検出電圧に基づ
きPWM回路（60）によって短絡防止期間Tdの出力電圧に
対する影響を補正する構成にあっては、出力電流が極小
となる領域では、上記電位検出器（55）によって生成さ
れるべき論理レベルが成立しない為、論理的補正による
短絡防止期間Tdの影響が補正できず、又、電流検出器
（90）によって検出された出力電流の極性を極性判別手
段（100）によって判別し、基準信号発生器（40c）によ
り上記判別信号S2に応じた補正信号を生成し、該補正信
号を基準電圧に加算して、上記短絡防止期間Tdの出力電
圧に対する影響を補正する構成にあっては、出力電流の
極性が正から負あるいは負から正へと切り換わる出力電
流の零レベル領域では、極性判別手段（100）の判別精
度に限界があって精度良く判別することが難しく、出力
電流の極性が切り換わる付近においては、短絡防止期間
Tdの影響が顕著に現われ、出力電流が零レベル付近で停
留する期間が長くなり、その結果として上記極性判別精
度の限界と相まって、正あるいは負の極性判別結果の期
間がアンバランスとなったり、又、上記極性の切り換わ
りポイントに検出誤差が生じ、上記短絡防止期間Tdの影
響が補正できず、出力電圧歪み、出力電圧低下、トルク
リップルあるいは回転むら等が発生するという解決すべ
き課題があった。

この発明は上記の様な課題を解決する為になされたも
ので、スイッチング素子間の短絡防止処理の影響を抑制
でき、又、出力電流が極小となる領域においても十分に
出力電圧波形の補正ができ、出力電圧歪み、出力電圧低
下、トルクリップルあるいは回転むら等の発生しない安
定性の高いパルス幅変調形インバータ装置を得ることを
目的とする。

〔課題を解決するための手段〕

この発明におけるパルス幅変調形インバータ装置は、
直列に接続された一対のスイッチング素子からなるアー
ムを三相ブリッジ接続してなる逆変換器と、この逆変換
器から出力される出力電流を検出する電流検出手段と、
入力された基準信号およびキャリア信号にもとづきパル
ス幅変調信号を生成出力するPWM信号発生手段と、このP
WM信号発生手段から出力された上記パルス幅変調信号に
対し上記一対のスイッチング素子の同時オン動作による
短絡を防止するための所定の処理を施して出力する処理
手段と、この処理手段の出力を増幅し上記逆変換器のそ
れぞれのスイッチング素子をオン・オフ駆動する駆動回
路と、上記電流検出手段の検出出力にもとづき当該相の
出力電流が略零になる略零レベル期間を検出する零レベ
ル期間検出手段と、この零レベル期間検出手段が検出し
た略零レベル期間を含み当該相の電圧が他の２相より高
いかまたは当該相の電圧が他の２相より低い範囲内の所
定時間幅内ではROMの記憶内容または演算にもとづき当
該相を飽和相とする２アーム変調による上記基準信号を
発生する基準信号発生手段と、を備えるようにしたもの
である。

また、直列に接続された一対のスイッチング素子から
なるアームを三相ブリッジ接続してなる逆変換器と、こ
の逆変換器から出力される出力電流を検出する電流検出
手段と、入力された基準信号およびキャリア信号にもと
づきパルス幅変調信号を生成出力するPWM信号発生手段
と、上記電流検出手段の検出出力にもとづき当該相の出
力電流が略零になる略零レベル期間を検出する零レベル
期間検出手段と、この零レベル期間検出手段が検出した
略零レベル期間を含み当該相の電圧が他の２相より高い
かまたは当該相の電圧が他の２相より低い範囲内の所定
時間幅内ではROMの記憶内容または演算にもとづき当該
相を飽和相とする２アーム変調による上記基準信号を発
生する基準信号発生手段と、上記電流検出手段の検出出
力にもとづき検出された上記逆変換器の当該相の出力電
流が略零レベルの状態を脱した所定の期間では上記PWM
信号発生手段の生成出力信号のうち上記出力電流の生成
に有効に作用する側のスイッチング素子に対応する信号
のみを選択し出力する選択手段と、この選択手段の選択
出力を増幅し上記逆変換器の当該するスイッチング素子
をオン・オフ駆動する駆動回路と、を備えるようにした
ものである。

さらに、PWM信号発生手段から出力されたパルス幅変
調信号に対して逆変換器のアームの一対のスイッチング
素子の同時オン動作による短絡を防止するための所定の
処理を施して出力する処理手段を有し、所定量以上の大
きな負荷変動があることが検出された場合は、選択手段
は処理手段の出力を選択して駆動回路に出力するととも
に基準電圧発生手段は零レベル期間検出手段が検出した
略零レベル期間を含む所定時間内においても２アーム変
調にしないようにしたものである。

［作用］この発明におけるパルス幅変調形インバータ装置は、
直列に接続された一対のスイッチング素子からなるアー
ムを三相ブリッジ接続してなる逆変換器から出力される
出力電流を電流検出手段が検出し、入力された基準信号
およびキャリア信号にもとづきパルス幅変調信号を生成
出力するPWM信号発生手段から出力されたパルス幅変調
信号に対し処理手段が一対のスイッチング素子の同時オ
ン動作による短絡を防止するための所定の処理を施して
出力し、駆動回路がこの処理手段の出力を増幅し逆変換
器のそれぞれのスイッチング素子をオン・オフ駆動し、
電流検出手段の検出出力にもとづき基準信号発生手段に
設けられた零レベル期間検出手段が当該相の出力電流が
略零になる略零レベル期間を検出するとともに、この検
出された略零レベル期間を含み当該相の電圧が他の２相
より高いかまたは当該相の電圧が他の２相より低い範囲
内の所定時間幅内ではROMの記憶内容または演算にもと
づき当該相を飽和相とする２アーム変調による上記基準
信号を基準信号発生手段が発生する。

また、直列に接続された一対のスイッチング素子から
なるアームを三相ブリッジ接続してなる逆変換器から出
力される出力電流を電流検出手段が検出し、入力された
基準信号およびキャリア信号にもとづきPWM信号発生手
段がパルス幅変調信号を生成出力し、電流検出手段の検
出出力にもとづき当該相の出力電流が略零になる略零レ
ベル期間を検出する零レベル期間検出手段が基準信号発
生手段に設けられるとともに、この検出された略零レベ
ル期間を含み当該相の電圧が他の２相より高いかまたは
当該相の電圧が他の２相より低い範囲内の所定時間幅内
ではROMの記憶内容または演算にもとづき当該相を飽和
相とする２アーム変調による上記基準信号を基準信号発
生手段が発生し、電流検出手段の検出出力にもとづき検
出された逆変換器の当該相の出力電流が略零レベルの状
態を脱した所定の期間ではPWM信号発生手段の生成出力
信号のうち出力電流の生成に有効に作用する側のスイッ
チング素子に対応する信号のみを選択手段が選択し出力
し、この選択手段の選択出力を駆動回路が増幅し逆変換
器の当該するスイッチング素子をオン・オフ駆動する。

さらに、PWM信号発生手段から出力されたパルス幅変
調信号に対し逆変換器のアームの一対のスイッチング素
子の同時オン動作による短絡を防止するための所定の処
理を施して出力する処理手段を有し、所定量以上の大き
な負荷変動があることが検出された場合は、選択手段は
処理手段の出力を選択して駆動回路に出力するとともに
基準電圧発生手段は電流検出器の検出出力にもとづき略
零レベル期間検出手段が検出した略零レベル期間を含む
所定時間幅内においても２アーム変調にしない。

〔発明の実施例〕

以下、この発明に係る一実施例を図について説明す
る。第１図において、（80）は処理手段（65）及びPWM
回路（60）よりそれぞれ短絡防止処理後のPWM信号及び
短絡防止処理前のPWM信号を受けて、電流検出器（90）
の信号に基づき出力電流が略零レベル領域にあるか、
又、正極性か負極性かを判別し、該判別結果により各相
の可制御素子に有効に作用するスイッチング信号を選択
し、駆動回路（70）に出力する選択手段である。

なお、同図において従来例を示す第16図あるいは第24
図に示す符号と同一の符号については同一の部分を示し
ているので、その説明は省略する。

次に動作について説明する。第２図はインバータ出力
部のＵ相について示したものであって、同図（ａ）は出
力電流I_Uが正極性の場合、同図（ｂ）は出力電流I_Uが負
極性の場合を示している。

さて、第２図（ａ）に示す様に、今上側の可制御素子
であるトランジスタ（TR_UP）がオン状態にあり、出力電
流I_Uが正極性で流れているとする。この場合下側の可制
御素子であるトランジスタ（TR_UN）は当然オフ状態であ
る。この時、Ｕ相の出力端子（Ｕ）の電位はトランジス
タ（TR_UP）のオンにより直流母線Ｐに接続されているか
らE/2である。

次にトランジスタ（TR_UP）がオフ状態になると、出力
電流I_Uは同一方向に流れ続けようとするから、下側のダ
イオード（D_UN）を経由して流れることになる。この
時、出力端子（Ｕ）の電位はダイオード（D_UN）の導通
により直流母線Ｎに接続されるから−E/2となる。

次に短絡防止期間Tdが経過するとトランジスタ（T
R_UN）がオン状態になるが、トランジスタ（TR_UN）がオ
ン状態になっても出力電流I_Uはダイオード（D_UN）を流
れ続けるので、出力端子（Ｕ）の電位は−E/2のままで
ある。次にトランジスタ（TR_UN）がオフ状態になっても
出力端子（Ｕ）の電位は変らない。次に短絡防止期間Td
経過後トランジスタ（TR_UP）がオン状態になると、出力
電流I_Uはトランジスタ（TR_UP）を流れる様になる為、出
力端子（Ｕ）の電位はE/2に転ずる。これらの動作はＶ
相、Ｗ相についても同様である。

次に、第２図（ｂ）に示す様にトランジスタ（TR_UN）
がオン状態にあり、出力電流I_Uが負極性で流れていると
する。この場合トランジスタ（TR_UP）は当然オフ状態で
ある。この時、Ｕ相の出力端子（Ｕ）の電位はトランジ
スタ（TR_UN）のオンにより直流母線Ｎに接続されている
から−E/2である。

次にトランジスタ（TR_UN）がオフ状態になると、出力
電流I_Uは同一方向に流れ続けようとするから、上側のダ
イオード（D_UP）を経由して流れることになる。この
時、出力端子（Ｕ）の電位はダイオード（D_UP）の導通
により直流母線Ｐに接続されるからE/2となる。

次に短絡防止期間Tdが経過するとトランジスタ（T
R_UP）がオン状態になるが、トランジスタ（TR_UP）がオ
ン状態になっても出力電流I_Uはダイオード（D_UP）を流
れ続けるので、出力端子（Ｕ）の電位はE/2のままであ
る。次にトランジスタ（TR_UP）がオフ状態になっても出
力端子（Ｕ）の電位は変らない。

次に短絡防止期間Td経過後トランジスタ（TR_UN）がオ
ン状態になると、出力電流I_Uはトランジスタ（TR_UN）を
流れる様になる為、出力端子（Ｕ）の電位は−E/2に転
ずる。これらの動作はＶ相、Ｗ相についても同様であ
る。

すなわち、出力電流が正極性の期間中は、下側の可制
御素子のスイッチングとは無関係に上側の可制御素子の
スイッチングのタイミングにより支配され、又、出力電
流が負極性の期間中は、上側の可制御素子のスイッチン
グとは無関係に下側の可制御素子のスイッチグのタイミ
ングにより支配されることになる。

従って、出力電流の極性が確定していれば、すなわ
ち、出力電流の極性が正極性の場合にあっては上側の可
制御素子のみをスイッチグさせ、負極性の場合にあって
は下側の可制御素子のみをスイッチングさせれば良いこ
とになる。又、出力電流レベルが小さくスイッチング期
間中にその極性が変化する場合、あるいは出力電流レベ
ルが極めて小さくその極性を特定できない領域では、上
下の可制御素子を相補的にオン・オフさせれば良い。

すなわち、出力電流の極性が確定している領域では対
応する可制御素子を短絡防止処理前のPWM信号で駆動
し、それ以外の領域では上下の各可制御素子を短絡防止
処理後のPWM信号で駆動する訳である。

次に上記動作を第１図を用いつつ詳細に説明する。今
第18図（ａ）に示す様な基準電圧波形が基準電圧発生器
（40）から出力され、又、キャリア波形がキャリア発生
器（50）から出力されると、PWM回路（60）において両
者の信号に基づき第18図（ｂ）に示すPWM信号U_PO、U_NO
が生成される。又、上記PWM信号U_PO,U_NOに基づいて処理
手段（65）により第18図（ｃ）に示す様な短絡防止処理
されたPWM信号U_P、U_Nが生成される。

さて、今出力電流I_Uが第18図（ａ）に示す様な状態で
流れているとすると、電流検出器（90）はこれを検出し
て選択手段（80）に出力する。選択手段（80）はこの信
号を受けて以下の様な動作を実行する。

すなわち、今出力電流I_Uが十分大きく負極性であると
する。この領域では出力電流I_Uは下側の可制御素子のス
イッチング動作によって支配されるので、短絡防止処理
前のPWM信号U_NOを選択すると共に上側の可制御素子のPW
M信号U_POを選択せずオフとする。

次に出力電流I_Uが零クロス付近となり略零レベルにな
ると、短絡防止処理されたPWM信号U_P、U_Nを選択する。
次に出力電流I_Uが増加して正極性に転じその状態が確定
すると、この領域では上側の可制御素子のスイッチング
動作に支配されるから、短絡防止処理前のPWM信号U_POを
選択すると共に下側の可制御素子のPWM信号U_NOは選択せ
ずオフとする。又、負荷等の条件が変化し出力電流I_Uが
変化しても同様の選択動作がなされる。なお、Ｖ相、Ｗ
相についても上記と同様の動作が実行される。

次に駆動回路（70）は上記選択手段（80）の信号を受
けて上下可制御素子をスイッチング制御し、電動機（3
0）を可変速駆動するから、出力電流の極性が確定した
期間では、短絡防止期間Tdの影響を受けることなく基準
電圧波形に対応した出力電圧が得られる。又、出力電流
が略零レベルの期間では短絡防止処理後のPWM信号で駆
動されるので短絡防止期間Tdの影響を受けることになる
が、この期間は出力電流の極性確定期間と比較すると、
極く短期間であること又キャリア周波数が高くて電流リ
ップルが小さく出力電流がより滑らかな正弦波状となれ
ば略零レベル期間をより圧縮できることになるので、全
体として見れば短絡防止期間Tdの影響をほとんど受ける
ことはない。従って出力電圧歪み、出力電圧低下、トル
クリップルあるいは回転むら等の発生しない安定性の高
いものとなる。

次に、この発明に係る一実施例を図について説明す
る。第３図において、（90）はインバータ出力電流レベ
ルを検出する電流検出器、（40a）は出力周波数、出力
電圧の基準となる基準電圧波形を出力するものであっ
て、その基準電圧波形は半周期の内π/3（rad）区間を
最大として正又は負に飽和させて残りの２相を制御（い
わゆる２アーム変調制御）する波形であり、その飽和区
間の半周期における位置を電流検出器（90）の出力によ
り出力電流の略零レベル期間と略一致する様に制御する
基準信号発生手段に相当する基準電圧発生器である。

なお、同図において従来例を示す第21図と同一の符号
については同一の部分を示しているので、その説明を省
略する。

次に動作について説明する。まず２アーム変調方式に
おける基準電圧波形の生成法について第４図を用いて説
明する。第４図（ａ）は出力しようとする線間電圧波形
のうちＵ相−Ｖ相間の電圧V_U-Vである。実線は電圧制御
率ｋ＝１、破線はｋ＝0.5の例であり、V_U-V＝ｋ・Ｅ・s
inθで表わされる。ここでＥは直流母線電圧で、Ｕ相−
Ｖ相間の電圧V_U-Vを生成する為のＵ相の基準電圧Ｕ
（θ）は第４図（ｆ）に示した式で表わされる。

Ｖ（θ）、Ｗ（θ）はＵ（θ）をそれぞれ２π/3（ra
d）ずつ位相をシフトすれば得られる。

第４図（ａ）に示す様に＝０（rad）の位相を定義
すると、第４図（ｃ）、（ｄ）、（ｅ）は＝０（ra
d）の例で、同図（ｃ）はＵ（θ）、同図（ｄ）はＶ
（θ）、同図（ｅ）はＷ（θ）である。第４図（ｂ）は
＝π/6（rad）の時のＵ（θ）の例である。

の取り得る範囲は第５図（ａ）、（ｂ）の関係から
分かる様に０〜π/3（rad）の範囲である。第４図
（ｆ）に示す関係式においてθ′＝θ＋のを０〜π
/3（rad）に定めることにより一般式として与えられ
る。

第５図（ａ）から分かる様に、例えばＵ相の電圧が他
のＶ、Ｗ相に対し、最も大きい区間は２π/3（rad）、
最も小さい区間も２π/3（rad）であり、各々の区間は
Ｕ相を正又は負に飽和させ（飽和：この場合E/2又は−E
/2とすればよい。キャリア波形の波高値は第４図（ｆ）
に示す様にE/2〜−E/2であるから、この区間ではPWM信
号はオン又はオフのいずれかでスイッチングを停止す
る）、他の２相の値を定めればよい。但し、３相をこの
様な方法で定める故に、正又は負に飽和させる区間は各
々最大π/3（rad）となる（各半周期π（rad）ごとに飽
和区間を３相で割付けるから最大π/3（rad）とな
る）。従っては０〜π/3（rad）の区間にある。

なお、２アーム変調制御方法においても可変電圧、可
変周波数出力を得る考え方は同じで、電圧制御は前記電
圧制御率ｋを、周波数制御は位相角速度を制御すればよ
い。

第５図も第４図と同様２アーム変調制御における基準
電圧波形を示す図である。

第５図において、（ａ）は相電圧を示し、各相が正又
は負に飽和できる範囲を示す図、（ｂ）は第４図（ａ）
と同一、同図（ｃ）、（ｄ）、（ｅ）は＝π/6（ra
d）の場合の各相基準電圧波形Ｕ（θ）、Ｖ（θ）、Ｗ
（θ）、（ｆ）は＝π/3（rad）の場合のＵ（θ）、
同図（ｇ）は＝０（rad）の場合のＵ（θ）である。
同図（ｈ）はキャリア波形の例で、簡単のためインバー
タ出力１周期に６個含まれる場合を示す。

以上の様にして２アーム制御における各相基準電圧波
形を求めることができる。ここで明確になったことは同
じ２アーム制御といってもの区間は＝０〜π/3（ra
d）の間でとりうる自由度があることである。

以下、実施例の動作について第３図と第６図を用いて
説明する。

第６図（ａ）、（ｂ）は第５図（ａ）、（ｂ）と同
一、第６図（ｃ）は＝π/3（rad）、同図（ｄ）は
＝π/6（rad）、同図（ｅ）は＝０（rad）の場合Ｕ
（θ）、第６図（ｆ）、（ｇ）、（ｈ）は共にＵ相の電
流波形で、各々力率が異なる状態を示す。

今、ある周波数、電圧状態でPWM信号が生成され電動
機（30）が駆動されているとする。この時負荷が比較的
軽く、Ｕ相の出力電流が第６図（ｇ）の如く流れている
とする。この状態を電流検出器（90）で検出し、それを
受けて出力電流の略零レベル領域で基準電圧が飽和する
様に基準電圧発生器（40a）は、第６図（ｄ）の如くの
基準電圧波形を生成してPWM回路（60）に出力し、それ
に基づいてPWM制御がなされる。次に負荷が重くなるな
どして力率が良くなり、Ｕ相の出力電流が第６図（ｆ）
の様に流れたとすると、電流検出器（90）の出力を受け
て基準電圧発生器（40a）は第６図（ｃ）の如く基準電
圧波形を生成し、PWM回路（60）に出力する。

PWM回路（60）は以上の様にして生成された基準電圧
波形とキャリア発生器（50）出力と電位検出器（55）の
出力よりPWM信号を生成する。基準電圧波形は上述の如
く出力電流の略零レベル区間は飽和するように生成され
るので、出力電圧の論理的レベルが不確実の区間はスイ
ッチングを停止することになり、短絡防止期間Tdの影響
の補正は不要であり、出力電圧の論理的レベルが確定す
る区間は電位検出器（55）の出力を受けて従来例と同様
に短絡防止期間Tdの影響の補正を行う。従ってどのよう
な負荷状態、あるいは力率状態においても常に短絡防止
期間Tdの影響の補正を行うことができる。従って電圧低
下、電圧の歪み、トルクリップル、回転むらなどのない
理想的な運転が実現できる。

ここで、以上の機能を備えた基準電圧発生器（40a）
がディジタル回路で構成される例を第７図に示す。簡単
のため第７図には１相分の例を示してある。（41）は電
流検出器（90）の出力を受けて略零レベル期間を検出す
る零レベル期間検出手段、例えば、零レベル検出器であ
り、検出信号S1を一致検出器（42）に出力する。（44）
はインバータの出力周波数指令（クロックで与えられる
とする）クロックをカウントし、インバータ出力位相指
令を生成してROM（45）に出力するとともに、出力電流
の略零レベル期間に対応した基準波形選択用の信号S4
1、S42、S43を生成し、一致検出器（42）に出力するカ
ウンターである。ここで、S41は＝π/3（rad）、S42
は＝π/6（rad）、S43は＝０（rad）の基準電圧波
形を選択する対応信号である。

従って、一致検出器（42）は前述のとうり零レベル検
出器（41）とカウンター（44）の出力を受けて、現在の
出力電流の略零レベル期間がS41、S42、S43のどの信号
に対応するかを検出してその内の１つを出力する。（4
3）は＝π/3（rad）、＝π/6（rad）、＝０（ra
d）の場合に対応した基準電圧波形が記憶されているROM
（45）のアドレスを一致検出器（42）の出力により選択
する選択器である。例えば出力電流の略零レベル期間が
S41に対応する時には（Ah,Ah−１）＝（0,0）、S42に対
応する時には（Ah,Ah−１）＝（0,1）、S43に対応する
時には（Ah,Ah−１）＝（1,0）を選択する。（45）は基
準電圧波形が記憶されているROMであって、選択器（4
3）の出力電流の略零レベル期間情報（Ah,An−１）と、
インバータ出力電圧指令（An−２〜Ah−ｘ）と、出力位
相指令（Ah−ｘ−１〜A0）で示されるアドレスに対応
し、8bitのバイナリー値で基準電圧波形を記憶する。そ
の例を第８図に示す。

第９図は動作例である。この場合、検出された出力電
流の略零レベル期間信号S1はS41、S42、S43の内S42と一
致し、すなわち、略零レベル期間信号S1がS42に含まれ
る場合、選択器（43）は（Ah,Ah−１）＝（0,1）を出力
し、ROM（45）は＝π/6（rad）の場合の基準電圧波形
を選択してPWM回路（60）へ出力する。以下同様に他の
相も構成され動作する。これらの動作の流れを第10図に
示した。

次に、この発明に係る他の実施例を図について説明す
る。第11図において、（40b）は出力周波数、出力電圧
の基準となる基準電圧波形を出力するものであって、そ
の基準電圧波形は半周期の内π/3（rad）の区間を最大
として正又は負に飽和させて残りの２相を制御（いわゆ
る２アーム変調制御）する波形であって、その飽和区間
の半周期における位置を電流検出器（90）の出力により
出力電流の略零レベル期間と略一致する様に制御すると
共に、短絡防止期間Tdが出力電圧に及ぼす影響を打ち消
す方向に基準電圧波形を補正する基準信号発生手段に相
当する基準電圧発生器である。

なお、同図において従来例を示す第24図と同一の符号
については同一の部分を示しているので、その説明は省
略する。

次に動作について説明する。なお、２アーム変調方式
における基準波形の生成法については、上記実施例にて
説明済みであるのでその説明を省略し、上記実施例と異
なる部分について第11図と第６図を用いて説明する。

今、ある周波数、電圧状態でPWM信号が生成され電動
機（30）が駆動されているとする。この時負荷が比較時
軽く、Ｕ相の出力電流が第６図（ｇ）の如く流れている
とする。この状態を電流検出器（90）で検出し、それを
受けて出力電流の略零レベル領域で基準電圧が飽和する
様に基準電圧発生器（40b）は、第６図（ｄ）の如く基
準電圧波形を生成する。次に基準電圧発生器（40b）は
極性判別手段（100）の出力を受け、短絡防止期間Tdの
影響を打ち消す方向に基準電圧波形を補正して（補正方
法は従来例と同様であるので省略する）PWM回路（60）
に入力する。以下、入力された信号に基づいてＵ相がPW
M制御される。なお、Ｖ相、Ｗ相も同様である。

次に負荷が重くなるなどして力率が良くなり、Ｕ相の
出力電流が第６図（ｆ）の様に流れたとすると、電流検
出器（90）の出力を受けて、基準電圧発生器（40b）は
第６図（ｃ）の如く基準電圧波形を生成する。又、負荷
が回生モードとなり、Ｕ相の出力電流が第６図（ｈ）の
様に流れたとすると、電流検出器（90）の出力を受けて
基準電圧発生器（40b）は第６図（ｅ）の如く基準電圧
波形を生成する。以下の動作は上記と同様に実行され
る。PWM回路（60）は以上の様にして生成された基準電
圧波形とキャリア波形とによりPWM信号を生成する。従
って、基準電圧波形は上記の様に出力電流の略零レベル
期間は飽和する様に生成され、スイッチングを停止する
モードになって短絡防止期間Tdの影響を受けることな
く、出力電流が略零レベル期間において極性判別手段
（100）の精度が十分でなくても、短絡防止期間Tdの影
響の補正は不要となり問題とはならない。

又、上記飽和領域以外についてはスイッチングモード
になり、スイッチングを行うので短絡防止期間Tdの影響
を補正する必要があるが、この領域では出力電流は十分
大きく、極性判別手段（100）は十分な精度で機能する
ので、その出力を受けて短絡防止期間Tdの影響の補正を
行うことができる。従ってどの様な負荷状態、あるいは
力率状態においても常に短絡防止期間Tdの影響の補正を
行うことができる。従って電圧低下、電圧の歪み、トル
クリップル、回転むらなどのない理想的な運転が実現で
きる。

ここで、以上の機能を備えた基準電圧発生器（40b）
がディジタル回路で構成される例を第12図に示す。な
お、簡単のため同図は１相分の例を示してある。又、同
図において第７図と同一の符号については同一の部分を
示しているので、その説明を省略する。同図において、
（46）は極性判別手段（100）の出力信号S2を受けて基
準電圧波形の非飽和領域に対し、歪み分△Ｖを短絡防止
期間Tdの影響を打ち消す方向に補正をし、PWM回路（6
0）に出力する補正手段である。

第13図は第12図に示した回路の動作例であり、この場
合、検出された出力電流の略零レベル期間信号S1はS4
1、S42、S43の内のS42と一致し、この場合、選択器（4
3）は（Ah,Ah−１）＝（0,1）を出力し、ROM（45）は
＝π/6（rad）の場合の基準電圧波形を選択して補正手
段（46）へ出力する。この信号を受けて補正手段（46）
は上記選択された基準電圧波形の非飽和領域に対して
は、歪み分△Ｖを短絡防止期間Tdの影響を打ち消す方向
に補正しつつ、その結果をPWM回路（60）に出力する。
又、他の相についても上記同様の回路により同様の動作
が行われる。これらの動作の流れは第10図と同様であ
る。

次に、この発明に係る一実施例を図について説明す
る。第14図において第１図あるいは第３図に示す符号と
同一の符号については同一の部分を示しているので、そ
の説明を省略する。

次に動作について説明する。今第18図（ａ）に示す様
な基準電圧波形が基準電圧発生器（40a）から出力さ
れ、又、キャリア波形がキャリア発生器（50）から出力
されると、PWM回路（60）において両者の信号に基づき
第18図（ｂ）に示すPWM信号U_PO、U_NOが生成される。

すなわち、今出力電流I_Uが十分大きく負極性であると
する。この領域では出力電流I_Uは上記実施例で説明した
様に下側の可制御素子のスイッチング動作によって支配
されるので、PWM信号U_NOを選択すると共に上側の可制御
素子のPWM信号U_POは選択せずオフとする。

次に出力電流I_Uが零クロス付近となり略零レベルにな
ると、上記実施例で説明した様に、基準電圧発生器（40
a）においてＵ相の基準電圧波形を半周期の内π/3（ra
d）区間を最大として正又は負に飽和させて残りの相を
２アーム変調制御する。

次に出力電流I_Uが増加して正極性に転じ略零レベル領
域を脱してその状態が確定すると、この領域では出力電
流I_Uは上記実施例で説明した様に上側の可制御素子のス
イッチング動作に支配されるので、PWM信号U_POを選択す
ると共に下側の可制御素子のPWM信号U_NOは選択せずオフ
とする。又、負荷等の条件が変化し出力電流I_Uが変化し
ても同様の選択動作がなされる。なお、Ｖ相、Ｗ相につ
いても上記と同様の動作が実行される。

次に駆動回路（70）は上記選択手段（80）の信号を受
けて上下可制御素子をスイッチング制御し、電動機（3
0）を可変速駆動するから、出力電流の極性が確定した
期間及び該期間が定まらない略零レベル領域においても
基準電圧波形に対応した出力電圧が得られ、従って短絡
防止期間Tdを設定する必要もなく、出力電圧歪み、出力
電圧低下、トルクリップルあるいは回転むら等の発生し
ない安定性の高いものとなる。

次に、この発明に係る一実施例を図について説明す
る。第15図において第１図あるいは第14図に示す符号と
同一の符号については同一の部分を示しているので、そ
の説明を省略する。

次に動作について説明する。今第18図（ａ）に示す様
な基準電圧波形が基準電圧発生器（40a）から出力さ
れ、又、キャリア波形がキャリア発生器（50）から出力
されると、PWM回路（60）において両者の信号に基づき
第18図（ｂ）に示すPWM信号U_PO、U_NOが生成される。
又、上記PWM信号U_PO、U_NOに基づいて処理手段（65）に
より第18図（ｃ）に示す様な短絡防止処理されたPWM信
号U_P、U_Nが生成される。

すなわち、今出力電流I_Uが十分大きく負極性であると
する。この領域では出力電流I_Uは上記実施例で説明した
様に下側の可制御素子のスイッチング動作によって支配
されるので、短絡防止処理前のPWM信号U_NOを選択すると
共に上側の可制御素子のPWM信号U_POは選択せずオフとす
る。

次に出力電流I_Uが零クロス付近となり略零レベルにな
ると、上記実施例で説明した様に、基準電圧発生器（40
a）においてＵ相の基準電圧波形を半周期の内π/3（ra
d）区間を最大として正又は負に飽和させて残りの相を
２アーム変調制御する。ここで、例えば負荷変動が非常
に大きく、出力電圧波形の補正が上記飽和動作によって
カバーできない範囲になった時には、上記基準電圧発生
器（40a）は第18図（ａ）に示す様な従来通りの基準電
圧を出力することになる。

次に出力電流I_Uが増加して正極性に転じ略零レベル領
域を脱してその状態が確定すると、この領域では出力電
流I_Uは上記実施例で説明した様に上側の可制御素子のス
イッチング動作に支配されるので、短絡防止処理前のPW
M信号U_POを選択すると共に下側の可制御素子のPWM信号U
_NOは選択せずオフとする。又、負荷等の条件が変化し出
力電流I_Uが変化しても同様の選択動作がなされる。な
お、Ｖ相、Ｗ相についても上記と同様の動作が実行され
る。

次に、駆動回路（70）は上記選択手段（80）の信号を
受けて上下可制御素子をスイッチング制御し、電動機
（30）を可変速駆動するから、出力電流の極性が確定し
た期間及び該期間が定まらない略零レベル領域において
も短絡防止期間Tdの影響を受けることなく基準電圧波形
に対応した出力電圧が得られる。又、負荷変動が非常に
大きくなって出力電流の略零レベル領域における出力電
圧波形の補正が当該相の飽和動作によってカバーできな
くなっても、処理手段（65）によって短絡防止処理動作
が実行されるので、出力電圧波形は全体として見れば短
絡防止期間Tdの影響をほとんど受けることがなく、従っ
て出力電圧歪み、出力電圧低下、トルクリップルあるい
は回転むら等の発生しない安定性の高いものとなる。

上記それぞれの実施例においては、第７図あるいは第
12図において予め＝π/3（rad）、＝π/6（rad）、
＝０（rad）に対応するデータをROM（45）に格納する
例を示したがこの他マイクロコンピュータを用いて、こ
れらの論理処理を実行させても良く、あるいはROM（4
5）に格納する代りに演算して算出してもよい。

又、上記それぞれの実施例では基準電圧波形飽和期間
は半周期につきπ/3（rad）の例で示したが、原理上π/
3（rad）以下であってもよく、少なくとも出力電流が略
零レベルで電圧の論理レベル不確定期間あるいは出力電
流極性切り換わり期間のみ飽和させても上記実施例と同
様の効果を奏する。

又、電流検出器（90）により出力電流レベルを検出
し、略零レベル期間の情報に基づいて、基準電圧発生器
（40a）、（40b）にて基準電圧波形の飽和期間と略一致
するよう制御する例で示したが、負荷の特性が予め明確
で電流レベル（例えばピーク値情報あるいは実効値情
報）情報と略零レベル期間がとの関係として定めるこ
とが出来れば、その電流レベル情報に応じ、予め定めて
おいた（あるいは記憶しておいた）基準電圧波形を選択
する様にしてもよい。

又、負荷変動が小さい場合あるいは電動機駆動特性の
劣化が問題となる範囲がPWM信号飽和期間π/3（rad）で
カバーできることが予め明確である場合等においては、
を所望の値に固定してセットしておいても、上記それ
ぞれの実施例と同様の効果を奏する。

又、電圧歪みの原因は簡単の為短絡防止期間Tdの影響
として説明したが、実際には各部位の遅れ時間等も影響
分として含まれることは言うまでもない。

〔発明の効果〕

以上の様に、この発明によれば、直列に接続された一
対のスイッチング素子からなるアームを三相ブリッジ接
続してなる逆変換器から出力される出力電流を電流検出
手段により検出し、入力された基準信号およびキャリア
信号にもとづきパルス幅変調信号を生成出力するPWM信
号発生手段から出力されたパルス幅変調信号に対し処理
手段が一対のスイッチング素子の同時オン動作による短
絡を防止するための所定の処理を施して出力し、駆動回
路がこの処理手段の出力を増幅し逆変換器のそれぞれの
スイッチング素子をオン・オフ駆動し、電流検出手段の
検出出力にもとづき基準信号発生手段に設けられた零レ
ベル期間検出手段が当該相の出力電流が略零になる略零
レベル期間を検出するとともに、この検出された略零レ
ベル期間を含み当該相の電圧が他の２相より高いかまた
は当該相の電圧が他の２相より低い範囲内の所定時間幅
内ではROMの記憶内容または演算にもとづき当該相を飽
和相とする２アーム変調による上記基準信号を基準信号
発生手段が発生するので、出力電流が極小となる領域に
おいても十分に出力電圧波形の補正ができ、安定性の高
いものが得られるという効果がある。

また、直列に接続された一対のスイッチング素子から
なるアームを三相ブリッジ接続してなる逆変換器から出
力される出力電流を電流検出手段が検出し、入力された
基準信号およびキャリア信号にもとづきPWM信号発生手
段がパルス幅変調信号を生成出力し、電流検出手段の検
出出力にもとづき当該相の出力電流が略零になる略零レ
ベル期間を検出する零レベル期間検出手段が基準信号発
生手段に設けられるとともに、この検出された略零レベ
ル期間を含み当該相の電圧が他の２相より高いかまたは
当該相の電圧が他の２相より低い範囲内の所定時間幅内
ではROMの記憶内容または演算にもとづぎ当該相を飽和
相とする２アーム変調による上記基準信号を基準信号発
生手段が発生し、電流検出手段の検出出力にもとづき検
出された逆変換器の当該相の出力電流が略零レベルの状
態を脱した所定の期間ではPWM信号発生手段の生成出力
信号のうち出力電流の生成に有効に作用する側のスイッ
チング素子に対応する信号のみを選択手段が選択し出力
し、この選択手段の選択出力を駆動回路が増幅し逆変換
器の当該するスイッチング素子をオン・オフ駆動するの
で、出力電流が極小となる領域及びそれ以外の領域にお
いても十分に出力電圧波形の補正ができ、安定性の高い
ものが得られるという効果がある。

さらに、PWM信号発生手段から出力されたパルス幅変
調信号に対し逆変換器のアームの一対のスイッチング素
子の同時オン動作による短絡を防止するための所定の処
理を施して出力する処理手段を有し、所定量以上の大き
な負荷変動があることが検出された場合は、選択手段は
処理手段の出力を選択して駆動回路に出力するとともに
基準電圧発生手段は電流検出器の検出出力にもとづき略
零レベル期間検出手段が検出した略零レベル期間を含む
所定時間幅内においても２アーム変調にしないので、出
力電流が極小となる領域及びそれ以外の領域においても
十分に出力電圧波形の補正ができ、又、どの様な負荷状
態にも対応できる安定性の高いものが得られるという効
果がある。

【図面の簡単な説明】

第１図はこの発明に係る一実施例によるパルス幅変調形
インバータ装置を示す構成図、第２図はスイッチング素
子の動作を説明する為の回路図、第３図はこの発明に係
る一実施例によるパルス幅変調形インバータ装置を示す
構成図、第４図〜第６図はこの発明に係る一実施例の動
作を説明する為の波形図、第７図はこの発明に係る一実
施例による基準電圧発生器を示す回路図、第８図はこの
発明に係る一実施例によるROMのデータ内容を示す図、
第９図はこの発明に係る一実施例による基準電圧発生器
の動作を示す波形図、第10図はこの発明に係る一実施例
の動作を示すフローチャート、第11図はこの発明に係る
他の実施例によるパルス幅変調形インバータ装置を示す
構成図、第12図はこの発明に係る他の実施例による基準
電圧発生器を示す回路図、第13図はこの発明に係る他の
実施例による基準電圧発生器の動作を示す波形図、第14
図はこの発明に係る一実施例によるパルス幅変調形イン
バータ装置を示す構成図、第15図はこの発明に係る一実
施例によるパルス幅変調形インバータ装置を示す構成
図、第16図は従来のパルス幅変調形インバータ装置を示
す構成図、第17図はPWM制御用信号を生成する回路を示
す回路図、第18図は従来のパルス幅変調形インバータ装
置の動作を説明する為の波形図、第19図及び第20図は短
絡防止期間Tdによる出力電圧波形に生ずる歪みを説明す
る為の波形図、第21図は従来の別のパルス幅変調形イン
バータ装置を示す構成図、第22図は従来の別のパルス幅
変調形インバータ装置に用いられる電位検出器を示す回
路図、第23図は従来の別のパルス幅変調形インバータ装
置における短絡防止期間Tdにより発生する出力電圧波形
歪みを補正する様子を説明する為の波形図、第24図は従
来の更に別のパルス幅変調形インバータ装置を示す構成
図、第25図は従来の更に別のパルス幅変調形インバータ
装置における短絡防止期間Tdにより発生する出力電圧波
形歪みを補正する方法を説明する為の波形図である。図において、（20）は逆変換器、（30）は電動機、（40
a）は基準電圧発生器、（60）はPWM回路、（60a）はPWM
回路、（65）は処理手段、（80）は選択手段、（90）は
電流検出器である。なお、図中、同一符号は同一、又は相当部分を示す。

Claims

【特許請求の範囲】

【請求項１】直列に接続された一対のスイッチング素子
からなるアームを三相ブリッジ接続してなる逆変換器
と、この逆変換器から出力される出力電流を検出する電流検
出手段と、入力された基準信号およびキャリア信号にもとづきパル
ス幅変調信号を生成出力するPWM信号発生手段と、このPWM信号発生手段から出力された上記パルス幅変調
信号に対し上記一対のスイッチング素子の同時オン動作
による短絡を防止するための所定の処理を施して出力す
る処理手段と、この処理手段の出力を増幅し上記逆変換器のそれぞれの
スイッチング素子をオン・オフ駆動する駆動回路と、上記電流検出手段の検出出力にもとづき当該相の出力電
流が略零になる略零レベル期間を検出する零レベル期間
検出手段と、この零レベル期間検出手段が検出した略零レベル期間を
含み当該相の電圧が他の２相より高いかまたは当該相の
電圧が他の２相より低い範囲内の所定時間幅内ではROM
の記憶内容または演算にもとづき当該相を飽和相とする
２アーム変調による上記基準信号を発生する基準信号発
生手段と、を備えたことを特徴とするパルス幅変調形インバータ装
置。
【請求項２】直列に接続された一対のスイッチング素子
からなるアームを三相ブリッジ接続してなる逆変換器
と、この逆変換器から出力される出力電流を検出する電流検
出手段と、入力された基準信号およびキャリア信号にもとづきパル
ス幅変調信号を生成出力するPWM信号発生手段と、上記電流検出手段の検出出力にもとづき当該相の出力電
流が略零になる略零レベル期間を検出する零レベル期間
検出手段と、この零レベル期間検出手段が検出した略零レベル期間を
含み当該相の電圧が他の２相より高いかまたは当該相の
電圧が他の２相より低い範囲内の所定時間幅内ではROM
の記憶内容または演算にもとづき当該相を飽和相とする
２アーム変調による上記基準信号を発生する基準信号発
生手段と、上記電流検出手段の検出出力にもとづき検出された上記
逆変換器の当該相の出力電流が略零レベルの状態を脱し
た所定の期間では上記PWM信号発生手段の生成出力信号
のうち上記出力電流の生成に有効に作用する側のスイッ
チング素子に対応する信号のみを選択し出力する選択手
段と、この選択手段の選択出力を増幅し上記逆変換器の当該す
るスイッチング素子をオン・オフ駆動する駆動回路と、を備えたことを特徴とするパルス幅変調形インバータ装
置。
【請求項３】PWM信号発生手段から出力されたパルス幅
変調信号に対し逆変換器のアームの一対のスイッチング
素子の同時オン動作による短絡を防止するための所定の
処理を施して出力する処理手段を有し、所定量以上の大
きな負荷変動があることが検出された場合は、選択手段
は上記処理手段の出力を選択して駆動回路に出力すると
ともに、基準電圧発生手段は零レベル期間検出手段が検
出した略零レベル期間を含む所定時間幅内においても２
アーム変調にしないことを特徴とする請求項２記載のパ
ルス幅変調形インバータ装置。