JPH06351255A - Ｐｗｍ制御インバータの制御回路 - Google Patents
Ｐｗｍ制御インバータの制御回路Info
- Publication number
- JPH06351255A JPH06351255A JP5154212A JP15421293A JPH06351255A JP H06351255 A JPH06351255 A JP H06351255A JP 5154212 A JP5154212 A JP 5154212A JP 15421293 A JP15421293 A JP 15421293A JP H06351255 A JPH06351255 A JP H06351255A
- Authority
- JP
- Japan
- Prior art keywords
- compensation amount
- voltage
- phase
- inverter
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
- Y02E40/30—Reactive power compensation
Landscapes
- Supply And Distribution Of Alternating Current (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】
【目的】 インバータ出力電圧の変動を抑制し、電圧波
形の歪を解消する。 【構成】 ２アーム変調制御され、かつ、オン遅延時間
を設けた電圧形ＰＷＭ制御インバータの制御回路であっ
て、オン遅延時間に起因するインバータ出力電圧の誤差
を補償する電圧補償量ｅdu，ｅdv，ｅdwを補償量演算器
３により演算し、この電圧補償量を各相のもとの出力電
圧指令値ｅu *，ｅv *，ｅw *に加算して得た新たな電圧指
令値をインバータ２０に与えるようにした制御回路に関
する。補償量演算器３は、ある相の上下アームの半導体
スイッチ素子が全オンまたは全オフの区間にあれば、そ
の相の出力電流極性及び出力電圧指令値極性により求め
た半導体スイッチ素子による順方向電圧降下分を他相の
前記電圧補償量に重畳させ、その相の電圧補償量をゼロ
クリアする手段を備える。
形の歪を解消する。 【構成】 ２アーム変調制御され、かつ、オン遅延時間
を設けた電圧形ＰＷＭ制御インバータの制御回路であっ
て、オン遅延時間に起因するインバータ出力電圧の誤差
を補償する電圧補償量ｅdu，ｅdv，ｅdwを補償量演算器
３により演算し、この電圧補償量を各相のもとの出力電
圧指令値ｅu *，ｅv *，ｅw *に加算して得た新たな電圧指
令値をインバータ２０に与えるようにした制御回路に関
する。補償量演算器３は、ある相の上下アームの半導体
スイッチ素子が全オンまたは全オフの区間にあれば、そ
の相の出力電流極性及び出力電圧指令値極性により求め
た半導体スイッチ素子による順方向電圧降下分を他相の
前記電圧補償量に重畳させ、その相の電圧補償量をゼロ
クリアする手段を備える。
Description
【０００１】
【産業上の利用分野】本発明は２アーム変調制御される
電圧形ＰＷＭ制御インバータの出力電圧の変動や波形の
歪を抑制するようにした制御回路に関する。
電圧形ＰＷＭ制御インバータの出力電圧の変動や波形の
歪を抑制するようにした制御回路に関する。
【０００２】
【従来の技術】本出願人は、先に、特願平４−２４３８
４４号としてＰＷＭ制御インバータの制御回路を出願し
た。この制御回路は、インバータを構成する半導体スイ
ッチ素子をオン、オフ制御する際に、上下アームの短絡
を防止するオン遅延時間を設けることに起因してインバ
ータ出力電圧に誤差を生じる点に着目したもので、この
誤差電圧を補償する補償量を演算してもとの電圧指令値
に加算し、加算後の値を新たな電圧指令値としてＰＷＭ
制御を行うことによって出力電圧の誤差を抑制し、電圧
変動や波形歪を解消しようとするものである。ここで、
補償量演算値の極性は、インバータ出力電流の極性また
は電圧指令値の極性に従って決定されている。
４４号としてＰＷＭ制御インバータの制御回路を出願し
た。この制御回路は、インバータを構成する半導体スイ
ッチ素子をオン、オフ制御する際に、上下アームの短絡
を防止するオン遅延時間を設けることに起因してインバ
ータ出力電圧に誤差を生じる点に着目したもので、この
誤差電圧を補償する補償量を演算してもとの電圧指令値
に加算し、加算後の値を新たな電圧指令値としてＰＷＭ
制御を行うことによって出力電圧の誤差を抑制し、電圧
変動や波形歪を解消しようとするものである。ここで、
補償量演算値の極性は、インバータ出力電流の極性また
は電圧指令値の極性に従って決定されている。
【０００３】
【発明が解決しようとする課題】しかるに、２アーム変
調方式（１周期のうちの特定区間、例えば電気角６０°
の間は、１アームの上下の半導体スイッチ素子をすべて
オンまたはオフさせることにより電圧を固定（飽和）さ
せ、他の２アームのみを変調することにより、各相の電
位をひずませながら線間電圧が所望の波形になるように
制御する方式）のＰＷＭ制御インバータにおいて、全オ
ンまたは全オフしているアームの相電圧は、出力電流の
極性に応じて半導体スイッチ素子の順方向電圧降下分、
変動する。図５はこの様子をＵ相について示したもの
で、図のｅdu′が電圧変動量である。
調方式（１周期のうちの特定区間、例えば電気角６０°
の間は、１アームの上下の半導体スイッチ素子をすべて
オンまたはオフさせることにより電圧を固定（飽和）さ
せ、他の２アームのみを変調することにより、各相の電
位をひずませながら線間電圧が所望の波形になるように
制御する方式）のＰＷＭ制御インバータにおいて、全オ
ンまたは全オフしているアームの相電圧は、出力電流の
極性に応じて半導体スイッチ素子の順方向電圧降下分、
変動する。図５はこの様子をＵ相について示したもの
で、図のｅdu′が電圧変動量である。
【０００４】また、全オンまたは全オフしているアーム
以外のスイッチングを行っている相電圧は、出力電圧指
令値及び出力電流の極性により半導体スイッチ素子の順
方向電圧降下分、変動する。図６はこの様子を示したも
ので、図のハッチング部分が電圧変動量（不足分及び過
剰分）である。
以外のスイッチングを行っている相電圧は、出力電圧指
令値及び出力電流の極性により半導体スイッチ素子の順
方向電圧降下分、変動する。図６はこの様子を示したも
ので、図のハッチング部分が電圧変動量（不足分及び過
剰分）である。
【０００５】従来の制御回路では、もっぱらオン遅延時
間に起因する出力電圧の誤差を補償するのに留まってお
り、上述したような半導体スイッチ素子の順方向電圧降
下による出力電圧の変動までも補償するものではない。
本発明は上記問題点を解決するためになされたもので、
その目的とするところは、オン遅延時間に起因するもの
ばかりでなく半導体スイッチ素子の順方向電圧降下によ
る出力電圧の変動も補償し、波形の歪を低減するように
したＰＷＭ制御インバータの制御回路を提供することに
ある。
間に起因する出力電圧の誤差を補償するのに留まってお
り、上述したような半導体スイッチ素子の順方向電圧降
下による出力電圧の変動までも補償するものではない。
本発明は上記問題点を解決するためになされたもので、
その目的とするところは、オン遅延時間に起因するもの
ばかりでなく半導体スイッチ素子の順方向電圧降下によ
る出力電圧の変動も補償し、波形の歪を低減するように
したＰＷＭ制御インバータの制御回路を提供することに
ある。
【０００６】
【課題を解決するための手段】上記目的を達成するた
め、第１の発明は、２アーム変調制御され、かつ、上下
アームの半導体スイッチ素子の同時オンを防止するため
のオン遅延時間を設けたＰＷＭ制御インバータの制御回
路であって、オン遅延時間に起因するインバータ出力電
圧の誤差を補償する電圧補償量を補償量演算器により演
算し、この電圧補償量を各相のもとの出力電圧指令値に
加算して得た新たな電圧指令値をインバータに与えるよ
うにした制御回路において、前記補償量演算器は、ある
相の上下アームの半導体スイッチ素子が全オンまたは全
オフの区間にあれば、当該相の出力電流極性及び出力電
圧指令値極性により求めた半導体スイッチ素子による順
方向電圧降下分を他相の前記電圧補償量に重畳させ、当
該相の電圧補償量をゼロクリアする手段を備えたもので
ある。
め、第１の発明は、２アーム変調制御され、かつ、上下
アームの半導体スイッチ素子の同時オンを防止するため
のオン遅延時間を設けたＰＷＭ制御インバータの制御回
路であって、オン遅延時間に起因するインバータ出力電
圧の誤差を補償する電圧補償量を補償量演算器により演
算し、この電圧補償量を各相のもとの出力電圧指令値に
加算して得た新たな電圧指令値をインバータに与えるよ
うにした制御回路において、前記補償量演算器は、ある
相の上下アームの半導体スイッチ素子が全オンまたは全
オフの区間にあれば、当該相の出力電流極性及び出力電
圧指令値極性により求めた半導体スイッチ素子による順
方向電圧降下分を他相の前記電圧補償量に重畳させ、当
該相の電圧補償量をゼロクリアする手段を備えたもので
ある。
【０００７】第２の発明は、上記第１の発明に加えて、
補償量演算器は、スイッチングしている相の出力電流極
性及び出力電圧指令値極性により求めた１スイッチング
周期内の半導体スイッチ素子による順方向電圧降下分
を、当該相の電圧補償量に重畳させる手段を備えたもの
である。
補償量演算器は、スイッチングしている相の出力電流極
性及び出力電圧指令値極性により求めた１スイッチング
周期内の半導体スイッチ素子による順方向電圧降下分
を、当該相の電圧補償量に重畳させる手段を備えたもの
である。
【０００８】
【作用】第１の発明においては、オン遅延時間に起因す
る従来の電圧補償量のほかに、上下アームの半導体スイ
ッチ素子が全オンまたは全オフしている相については出
力電圧指令値の極性や大きさ、出力電流の極性に応じて
半導体スイッチ素子の順方向電圧降下分だけインバータ
出力電圧が変動するので、この値を電圧補償量として、
全オンまたは全オフしている相以外の、スイッチング制
御が可能な他の相の電圧補償量に重畳する。上記第１の
発明よりも一層の補償効果を得たい場合には、更に第２
の発明により、スイッチングしている相の出力電流極性
及び出力電圧指令値極性により求めた１スイッチング周
期内の順方向電圧降下分を、その相の電圧補償量に重畳
する。
る従来の電圧補償量のほかに、上下アームの半導体スイ
ッチ素子が全オンまたは全オフしている相については出
力電圧指令値の極性や大きさ、出力電流の極性に応じて
半導体スイッチ素子の順方向電圧降下分だけインバータ
出力電圧が変動するので、この値を電圧補償量として、
全オンまたは全オフしている相以外の、スイッチング制
御が可能な他の相の電圧補償量に重畳する。上記第１の
発明よりも一層の補償効果を得たい場合には、更に第２
の発明により、スイッチングしている相の出力電流極性
及び出力電圧指令値極性により求めた１スイッチング周
期内の順方向電圧降下分を、その相の電圧補償量に重畳
する。
【０００９】
【実施例】以下、図に沿って本発明の実施例を説明す
る。図１は、この実施例の構成をインバータの主回路と
共に示したもので、２０は整流回路２１と、直流中間コ
ンデンサ２２と、パワトランジスタやＩＧＢＴ（絶縁ゲ
ートバイポーラトランジスタ）等を半導体スイッチ素子
に用いたインバータ部２３とからなる電圧形ＰＷＭ制御
インバータである。その交流出力側には各相に電流検出
器１u，１v，１wが設けられており、これらは電流極性
・零近傍検出器２u，２v，２wに接続されている。電流
極性・零近傍検出器２u，２v，２wは、各相出力電流
ｉu，ｉv，ｉwの極性と、出力電流ｉu，ｉv，ｉwが零近
傍の所定範囲（＋ΔＩ0〜−ΔＩ0）内にあることを検出
するためのものである。そして、電流極性・零近傍検出
器２u，２v，２wの出力信号は補償量演算器３に入力さ
れている。
る。図１は、この実施例の構成をインバータの主回路と
共に示したもので、２０は整流回路２１と、直流中間コ
ンデンサ２２と、パワトランジスタやＩＧＢＴ（絶縁ゲ
ートバイポーラトランジスタ）等を半導体スイッチ素子
に用いたインバータ部２３とからなる電圧形ＰＷＭ制御
インバータである。その交流出力側には各相に電流検出
器１u，１v，１wが設けられており、これらは電流極性
・零近傍検出器２u，２v，２wに接続されている。電流
極性・零近傍検出器２u，２v，２wは、各相出力電流
ｉu，ｉv，ｉwの極性と、出力電流ｉu，ｉv，ｉwが零近
傍の所定範囲（＋ΔＩ0〜−ΔＩ0）内にあることを検出
するためのものである。そして、電流極性・零近傍検出
器２u，２v，２wの出力信号は補償量演算器３に入力さ
れている。
【００１０】一方、４は２アーム変調用信号発生器であ
り、インバータの出力電圧振幅指令値｜Ｖ*｜が入力さ
れている。また、５は周波数積算器であり、外部から入
力された角周波数指令値ω1が電気角θelに変換されて
前記補償量演算器３及び２アーム変調用信号発生器４に
入力される。２アーム変調用信号発生器４においては、
出力電圧振幅指令値｜Ｖ*｜及び電気角θelに基づき２
アーム変調用の各相出力電圧指令値ｅu *，ｅv *，ｅw *が
演算され、これらの指令値ｅu *，ｅv *，ｅw *は加算器７
u，７v，７wと、前記補償量演算器３と、出力電圧指令
値極性検出器６u，６v，６wとに入力される。出力電圧
指令値極性検出器６u，６v，６wは、電圧極性信号とし
て、出力電圧指令値ｅu *，ｅv *，ｅw *が零または正の場
合には１を、負の場合には０を補償量演算器３に出力す
るものである。
り、インバータの出力電圧振幅指令値｜Ｖ*｜が入力さ
れている。また、５は周波数積算器であり、外部から入
力された角周波数指令値ω1が電気角θelに変換されて
前記補償量演算器３及び２アーム変調用信号発生器４に
入力される。２アーム変調用信号発生器４においては、
出力電圧振幅指令値｜Ｖ*｜及び電気角θelに基づき２
アーム変調用の各相出力電圧指令値ｅu *，ｅv *，ｅw *が
演算され、これらの指令値ｅu *，ｅv *，ｅw *は加算器７
u，７v，７wと、前記補償量演算器３と、出力電圧指令
値極性検出器６u，６v，６wとに入力される。出力電圧
指令値極性検出器６u，６v，６wは、電圧極性信号とし
て、出力電圧指令値ｅu *，ｅv *，ｅw *が零または正の場
合には１を、負の場合には０を補償量演算器３に出力す
るものである。
【００１１】補償量演算器３では、後述する手順によ
り、オン遅延時間と半導体スイッチ素子の順方向電圧降
下とに起因する出力電圧変動を補償するために各相電圧
補償量ｅdu，ｅdv，ｅdwを演算し、加算器７u，７v，７
wにおいて各相出力電圧指令値ｅu *，ｅv *，ｅw *に加算
することにより、最終的な補正電圧指令値ｅu **，
ｅv **，ｅw **を生成してＰＷＭ信号発生回路（図示せ
ず）に出力する。そして、このＰＷＭ信号によりインバ
ータ部２３を駆動する。
り、オン遅延時間と半導体スイッチ素子の順方向電圧降
下とに起因する出力電圧変動を補償するために各相電圧
補償量ｅdu，ｅdv，ｅdwを演算し、加算器７u，７v，７
wにおいて各相出力電圧指令値ｅu *，ｅv *，ｅw *に加算
することにより、最終的な補正電圧指令値ｅu **，
ｅv **，ｅw **を生成してＰＷＭ信号発生回路（図示せ
ず）に出力する。そして、このＰＷＭ信号によりインバ
ータ部２３を駆動する。
【００１２】補償量演算器３における各相の電圧補償量
ｅdu，ｅdv，ｅdwの演算は、次のように行われる。ま
ず、補償量演算器３では、電流極性・零近傍検出器
２u，２v，２wにより検出した出力電流の極性と出力電
流が零近傍の範囲にあるか否か、及び出力電圧指令値極
性検出器６u，６v，６wにより検出した電圧指令値の極
性とに基づき、特願平４−２４３８４４号と同様の方法
により、オン遅延時間を設けたことによって出力電圧に
生じる変動を補償するための電圧補償量ｅdu′，
ｅdv′，ｅdw′を各相ごとに求める。
ｅdu，ｅdv，ｅdwの演算は、次のように行われる。ま
ず、補償量演算器３では、電流極性・零近傍検出器
２u，２v，２wにより検出した出力電流の極性と出力電
流が零近傍の範囲にあるか否か、及び出力電圧指令値極
性検出器６u，６v，６wにより検出した電圧指令値の極
性とに基づき、特願平４−２４３８４４号と同様の方法
により、オン遅延時間を設けたことによって出力電圧に
生じる変動を補償するための電圧補償量ｅdu′，
ｅdv′，ｅdw′を各相ごとに求める。
【００１３】すなわち、補償量演算器３は、図２に示す
ように補償量演算部３１と、各相に対応した補償量分配
回路３２u，３２v，３２wと、補償量補正回路３３とを
備えている。ここで、補償量演算部３１は直流電源電
圧、キャリア周波数及びオン遅延時間をすべて乗じるこ
とにより平均誤差電圧を演算し、これに等しい値を補償
量演算値ｅdとして補償量分配回路３２u，３２v，３２w
に出力する。
ように補償量演算部３１と、各相に対応した補償量分配
回路３２u，３２v，３２wと、補償量補正回路３３とを
備えている。ここで、補償量演算部３１は直流電源電
圧、キャリア周波数及びオン遅延時間をすべて乗じるこ
とにより平均誤差電圧を演算し、これに等しい値を補償
量演算値ｅdとして補償量分配回路３２u，３２v，３２w
に出力する。
【００１４】補償量分配回路３２u，３２v，３２wは、
後に詳述するが、各相出力電流ｉu，ｉv，ｉwの値が正
の所定値（＋ΔＩ0）を越えている場合にはそれぞれ正
の補償量ｅdu′，ｅdv′，ｅdw′を出力し、各相出力電
流の値が負の所定値（−ΔＩ0）を下回っている場合に
はそれぞれ負の補償量ｅdu′，ｅdv′，ｅdw′を出力す
ると共に、出力電流ｉu，ｉv，ｉwの値が正，負の所定
値の間（＋ΔＩ0〜−ΔＩ0）にある場合には電圧指令値
ｅu *，ｅv *，ｅw *が零以上であればそれぞれ正の補償量
ｅdu′，ｅdv′，ｅdw′を出力し、電圧指令値ｅu *，ｅ
v *，ｅw *が零未満であればそれぞれ負の補償量ｅdu′，
ｅdv′，ｅdw′を出力する。
後に詳述するが、各相出力電流ｉu，ｉv，ｉwの値が正
の所定値（＋ΔＩ0）を越えている場合にはそれぞれ正
の補償量ｅdu′，ｅdv′，ｅdw′を出力し、各相出力電
流の値が負の所定値（−ΔＩ0）を下回っている場合に
はそれぞれ負の補償量ｅdu′，ｅdv′，ｅdw′を出力す
ると共に、出力電流ｉu，ｉv，ｉwの値が正，負の所定
値の間（＋ΔＩ0〜−ΔＩ0）にある場合には電圧指令値
ｅu *，ｅv *，ｅw *が零以上であればそれぞれ正の補償量
ｅdu′，ｅdv′，ｅdw′を出力し、電圧指令値ｅu *，ｅ
v *，ｅw *が零未満であればそれぞれ負の補償量ｅdu′，
ｅdv′，ｅdw′を出力する。
【００１５】補償量分配回路３２u，３２v，３２wの上
記動作は、電流極性・零近傍検出器２u，２v，２wから
の電流極性信号Ｃiu＋，Ｃiu−，Ｃiv＋，Ｃiv−，Ｃiw
＋，Ｃiw−及び出力電圧指令値極性検出器６u，６v，６
wからの電圧極性信号Ｃvu，Ｃvv，Ｃvwに基づくもので
あり、電流極性・零近傍検出器（一例としてＵ相の検出
器２u）の構成を図３に示す。なお、その構成はＵ，
Ｖ，Ｗすべての相について同一である。図３において、
電流極性・零近傍検出器検出器２uは、コンパレータ２
０１，２０３と、設定器２０２，２０４とからなってい
る。コンパレータ２０１は、Ｕ相出力電流ｉuの値が正
の所定値（＋ΔＩ0）を越えた場合に値が１、（＋Δ
Ｉ0）以下の場合に値が０となる電流極性信号Ｃiu＋を
出力する。同様にして、コンパレータ２０３は、Ｕ相出
力電流ｉuの値が負の所定値（−ΔＩ0）を下回った場合
に値が１、（−ΔＩ0）以上の場合に値が０となる電流
極性信号Ｃiu−を出力する。
記動作は、電流極性・零近傍検出器２u，２v，２wから
の電流極性信号Ｃiu＋，Ｃiu−，Ｃiv＋，Ｃiv−，Ｃiw
＋，Ｃiw−及び出力電圧指令値極性検出器６u，６v，６
wからの電圧極性信号Ｃvu，Ｃvv，Ｃvwに基づくもので
あり、電流極性・零近傍検出器（一例としてＵ相の検出
器２u）の構成を図３に示す。なお、その構成はＵ，
Ｖ，Ｗすべての相について同一である。図３において、
電流極性・零近傍検出器検出器２uは、コンパレータ２
０１，２０３と、設定器２０２，２０４とからなってい
る。コンパレータ２０１は、Ｕ相出力電流ｉuの値が正
の所定値（＋ΔＩ0）を越えた場合に値が１、（＋Δ
Ｉ0）以下の場合に値が０となる電流極性信号Ｃiu＋を
出力する。同様にして、コンパレータ２０３は、Ｕ相出
力電流ｉuの値が負の所定値（−ΔＩ0）を下回った場合
に値が１、（−ΔＩ0）以上の場合に値が０となる電流
極性信号Ｃiu−を出力する。
【００１６】図４は、例えば出力電流と電圧指令値との
位相差が零以上でπ〔ｒａｄ〕よりも小さい場合の補償
量分配回路（一例としてＵ相の分配回路３２u）の構成
を示している。図４において、３２１は極性反転素子、
３２２，３２３はスイッチ、３２４は電流極性信号Ｃiu
＋，Ｃiu−、電圧極性信号Ｃvuに基づきスイッチ３２
２，３２３をオン、オフ制御する論理回路である。な
お、この構成はＵ，Ｖ，Ｗすべての相について同一であ
る。
位相差が零以上でπ〔ｒａｄ〕よりも小さい場合の補償
量分配回路（一例としてＵ相の分配回路３２u）の構成
を示している。図４において、３２１は極性反転素子、
３２２，３２３はスイッチ、３２４は電流極性信号Ｃiu
＋，Ｃiu−、電圧極性信号Ｃvuに基づきスイッチ３２
２，３２３をオン、オフ制御する論理回路である。な
お、この構成はＵ，Ｖ，Ｗすべての相について同一であ
る。
【００１７】以上の前提のもとに、補償量演算器３の動
作をＵ相分についてより具体的に説明すると、出力電流
と電圧指令値との位相差が零以上でπ〔ｒａｄ〕よりも
小さい場合、電流極性信号Ｃiu＋が１のときは電流極性
信号Ｃiu−は０であるから、補償量分配回路３２uのス
イッチ３２２がオン、スイッチ３２３がオフとなり、分
配回路３２uは、電圧極性信号Ｃvuとは無関係に、補償
量演算値ｅdの値をそのままにして正極性の電圧補償量
ｅdu′として出力する。また、電流極性信号Ｃiu＋が０
のときは電流極性信号Ｃiu−は１であるから、補償量分
配回路３２uのスイッチ３２２がオフ、スイッチ３２３
がオンとなり、分配回路３２uは、電圧極性信号Ｃvuと
は無関係に、補償量演算値ｅdを極性反転素子３２１を
介して、値をそのままにして負極性の補償量ｅdu′とし
て出力する。
作をＵ相分についてより具体的に説明すると、出力電流
と電圧指令値との位相差が零以上でπ〔ｒａｄ〕よりも
小さい場合、電流極性信号Ｃiu＋が１のときは電流極性
信号Ｃiu−は０であるから、補償量分配回路３２uのス
イッチ３２２がオン、スイッチ３２３がオフとなり、分
配回路３２uは、電圧極性信号Ｃvuとは無関係に、補償
量演算値ｅdの値をそのままにして正極性の電圧補償量
ｅdu′として出力する。また、電流極性信号Ｃiu＋が０
のときは電流極性信号Ｃiu−は１であるから、補償量分
配回路３２uのスイッチ３２２がオフ、スイッチ３２３
がオンとなり、分配回路３２uは、電圧極性信号Ｃvuと
は無関係に、補償量演算値ｅdを極性反転素子３２１を
介して、値をそのままにして負極性の補償量ｅdu′とし
て出力する。
【００１８】電流極性信号Ｃiu＋，電流極性信号Ｃiu−
が何れも０の場合(出力電流ｉuの値が零近傍の範囲にあ
って極性判別が困難な場合、すなわち出力電流ｉuの値
が＋ΔＩ0〜−ΔＩ0の範囲にある場合)には、電圧極性
信号Ｃvuが１のときに補償量演算値ｅdがスイッチ３２
２を介し、値をそのままにして正極性の補償量ｅdu′と
して出力される。一方、電圧極性信号Ｃvuが０のとき
は、補償量演算値ｅdは極性反転素子３２１及びスイッ
チ３２３を介し、値をそのままにして負極性の補償量ｅ
du′として出力される。以上のようにして、インバータ
のオン遅延時間のみに起因する各相の電圧補償量
ｅdu′，ｅdv′，ｅdw′が演算され、これらの値は補償
量補正回路３３に入力される。
が何れも０の場合(出力電流ｉuの値が零近傍の範囲にあ
って極性判別が困難な場合、すなわち出力電流ｉuの値
が＋ΔＩ0〜−ΔＩ0の範囲にある場合)には、電圧極性
信号Ｃvuが１のときに補償量演算値ｅdがスイッチ３２
２を介し、値をそのままにして正極性の補償量ｅdu′と
して出力される。一方、電圧極性信号Ｃvuが０のとき
は、補償量演算値ｅdは極性反転素子３２１及びスイッ
チ３２３を介し、値をそのままにして負極性の補償量ｅ
du′として出力される。以上のようにして、インバータ
のオン遅延時間のみに起因する各相の電圧補償量
ｅdu′，ｅdv′，ｅdw′が演算され、これらの値は補償
量補正回路３３に入力される。
【００１９】補償量補正回路３３では、入力された電圧
補償量ｅdu′，ｅdv′，ｅdw′に別途、補償量を重畳す
ること等により、電圧補償量が以下の手順で補正され
る。すなわち、入力されている各相出力電圧指令値
ｅu *，ｅv *，ｅw *から、ある相の電圧指令値が全オンま
たは全オフしている電気角６０°の区間にあるか否かを
判断し、全オンまたは全オフであれば、当該相の電流極
性信号と出力電圧指令値の電圧極性信号とにより求めた
半導体スイッチ素子による順方向電圧降下分（一定量）
を他相の電圧補償量に重畳し、当該相（自相）の電圧補
償量をゼロクリアする。言い換えれば、自相が全オンま
たは全オフ区間でない場合には、他相の全オンまたは全
オフ区間分の電圧補償量を自相の電圧補償量に重畳して
補正する。
補償量ｅdu′，ｅdv′，ｅdw′に別途、補償量を重畳す
ること等により、電圧補償量が以下の手順で補正され
る。すなわち、入力されている各相出力電圧指令値
ｅu *，ｅv *，ｅw *から、ある相の電圧指令値が全オンま
たは全オフしている電気角６０°の区間にあるか否かを
判断し、全オンまたは全オフであれば、当該相の電流極
性信号と出力電圧指令値の電圧極性信号とにより求めた
半導体スイッチ素子による順方向電圧降下分（一定量）
を他相の電圧補償量に重畳し、当該相（自相）の電圧補
償量をゼロクリアする。言い換えれば、自相が全オンま
たは全オフ区間でない場合には、他相の全オンまたは全
オフ区間分の電圧補償量を自相の電圧補償量に重畳して
補正する。
【００２０】つまり、２アーム変調方式の全オンまたは
全オフしている相電圧は、図５に示したように出力電流
極性に応じて半導体スイッチ素子の順方向電圧降下分、
変動する。そこで、全オンまたは全オフしている相では
自相にて補償できないため、一定の順方向電圧降下分
を、スイッチング制御が可能な他相の電圧補償量に重畳
して電圧補償量を補正し、これを電圧指令値に反映させ
ることとした。
全オフしている相電圧は、図５に示したように出力電流
極性に応じて半導体スイッチ素子の順方向電圧降下分、
変動する。そこで、全オンまたは全オフしている相では
自相にて補償できないため、一定の順方向電圧降下分
を、スイッチング制御が可能な他相の電圧補償量に重畳
して電圧補償量を補正し、これを電圧指令値に反映させ
ることとした。
【００２１】上述した補償量補正回路３３の機能が第１
の発明の実施例に相当し、これにより、出力電圧誤差を
従来よりも抑制することが可能になる。一方、なお一層
の補償効果を得たい場合には、以下の処理を負荷すれば
よく、これが第２の発明の実施例に相当する。すなわ
ち、スイッチングしている相電圧は、図６に示したよう
に出力電圧指令値の極性や大きさと出力電流の極性によ
り、半導体スイッチ素子の順方向電圧降下分、変動す
る。従って、スイッチングしている相では、出力電圧指
令値の極性や大きさと出力電流極性とに基づき１スイッ
チング周期内の順方向電圧降下分を求め、これを自相の
電圧補償量に重畳して補償量を補正する。
の発明の実施例に相当し、これにより、出力電圧誤差を
従来よりも抑制することが可能になる。一方、なお一層
の補償効果を得たい場合には、以下の処理を負荷すれば
よく、これが第２の発明の実施例に相当する。すなわ
ち、スイッチングしている相電圧は、図６に示したよう
に出力電圧指令値の極性や大きさと出力電流の極性によ
り、半導体スイッチ素子の順方向電圧降下分、変動す
る。従って、スイッチングしている相では、出力電圧指
令値の極性や大きさと出力電流極性とに基づき１スイッ
チング周期内の順方向電圧降下分を求め、これを自相の
電圧補償量に重畳して補償量を補正する。
【００２２】こうして補正された各相の電圧補償量
ｅdu，ｅdv，ｅdwが補償量演算器３の最終的な出力とな
り、加算器７u，７v，７wによりもとの電圧指令値
ｅu *，ｅv *，ｅw *と加算されて最終的な各相出力電圧指
令値ｅu **，ｅv **，ｅw **が得られる。
ｅdu，ｅdv，ｅdwが補償量演算器３の最終的な出力とな
り、加算器７u，７v，７wによりもとの電圧指令値
ｅu *，ｅv *，ｅw *と加算されて最終的な各相出力電圧指
令値ｅu **，ｅv **，ｅw **が得られる。
【００２３】なお、インバータが駆動モードであるか制
動モードであるかは、出力電流極性及び出力電圧指令値
極性から判別可能であるので、部補償量演算器は、駆動
／制動モードの判別結果に応じて、半導体スイッチ素子
による順方向電圧降下分を駆動時または制動時補償量と
して他相の電圧補償量に重畳させるように構成しても良
い。
動モードであるかは、出力電流極性及び出力電圧指令値
極性から判別可能であるので、部補償量演算器は、駆動
／制動モードの判別結果に応じて、半導体スイッチ素子
による順方向電圧降下分を駆動時または制動時補償量と
して他相の電圧補償量に重畳させるように構成しても良
い。
【００２４】
【発明の効果】以上のように第１または第２の発明によ
れば、インバータにオン遅延時間を設けたことによる出
力電圧の誤差ばかりでなく、半導体スイッチ素子の順方
向電圧降下による変動分も演算により求めて電圧補償量
に重畳させるため、従来技術に比べてインバータ出力電
圧の変動や誤差を一層抑制することができ、波形の歪も
なくすことができる。
れば、インバータにオン遅延時間を設けたことによる出
力電圧の誤差ばかりでなく、半導体スイッチ素子の順方
向電圧降下による変動分も演算により求めて電圧補償量
に重畳させるため、従来技術に比べてインバータ出力電
圧の変動や誤差を一層抑制することができ、波形の歪も
なくすことができる。
【図１】本発明の実施例の構成を示すブロック図であ
る。
る。
【図２】実施例における補償量演算器の構成を示すブロ
ック図である。
ック図である。
【図３】実施例における電流極性・零近傍検出器の構成
を示すブロック図である。
を示すブロック図である。
【図４】実施例における補償量分配回路の構成を示すブ
ロック図である。
ロック図である。
【図５】従来技術におけるインバータの出力電圧変動量
の説明図である。
の説明図である。
【図６】従来技術におけるインバータの出力電圧変動量
の説明図である。
の説明図である。
１u，１v，１w 電流検出器 ２u，２v，２w 電流極性・零近傍検出器 ３ 補償量演算器 ４ ２アーム変調用信号発生器 ５ 周波数積算器 ７u，７v，７w 加算器 ６u，６v，６w 出力電圧指令値極性検出器 ２０ 電圧形ＰＷＭ制御インバータ ２１ 整流回路 ２２ 直流中間コンデンサ ２３ インバータ部 ３１ 補償量演算部 ３２u，３２v，３２w 補償量分配回路 ３３ 補償量補正回路
Claims (4)
- 【請求項１】 ２アーム変調制御され、かつ、上下アー
ムの半導体スイッチ素子の同時オンを防止するためのオ
ン遅延時間を設けた電圧形ＰＷＭ制御インバータの制御
回路であって、オン遅延時間に起因するインバータ出力
電圧の誤差を補償する電圧補償量を補償量演算器により
演算し、この電圧補償量を各相のもとの出力電圧指令値
に加算して得た新たな電圧指令値をインバータに与える
ようにした制御回路において、 前記補償量演算器は、ある相の上下アームの半導体スイ
ッチ素子が全オンまたは全オフの区間にあれば、当該相
の出力電流極性及び出力電圧指令値極性により求めた半
導体スイッチ素子による順方向電圧降下分を他相の前記
電圧補償量に重畳させ、当該相の電圧補償量をゼロクリ
アする手段を備えたことを特徴とするＰＷＭ制御インバ
ータの制御回路。 - 【請求項２】 請求項１記載のＰＷＭ制御インバータの
制御回路において、補償量演算器は、スイッチングして
いる相の出力電流極性及び出力電圧指令値極性により求
めた１スイッチング周期内の半導体スイッチ素子による
順方向電圧降下分を、当該相の電圧補償量に重畳させる
手段を備えたことを特徴とするＰＷＭ制御インバータの
制御回路。 - 【請求項３】 補償量演算器は、ある相の上下アームの
半導体スイッチ素子が全オンまたは全オフの区間にあれ
ば、当該相の出力電流極性及び出力電圧指令値極性に基
づき駆動／制動モードを判別し、半導体スイッチ素子に
よる順方向電圧降下分を駆動時または制動時補償量とし
て他相の前記電圧補償量に重畳させる手段を備えた請求
項１または２記載のＰＷＭ制御インバータの制御回路。 - 【請求項４】 補償量演算器は、半導体スイッチ素子の
順方向電圧電圧降下分の算出に、当該相の出力電圧指令
値の大きさも用いるようにした請求項１，２または３記
載のＰＷＭ制御インバータの制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15421293A JP3248301B2 (ja) | 1993-06-01 | 1993-06-01 | Ｐｗｍ制御インバータの制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15421293A JP3248301B2 (ja) | 1993-06-01 | 1993-06-01 | Ｐｗｍ制御インバータの制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06351255A true JPH06351255A (ja) | 1994-12-22 |
| JP3248301B2 JP3248301B2 (ja) | 2002-01-21 |
Family
ID=15579298
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15421293A Expired - Fee Related JP3248301B2 (ja) | 1993-06-01 | 1993-06-01 | Ｐｗｍ制御インバータの制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3248301B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002247860A (ja) * | 2001-02-22 | 2002-08-30 | Fuji Electric Co Ltd | 電圧形インバータの制御方法 |
| KR100438978B1 (ko) * | 1998-02-17 | 2004-09-13 | 엘지산전 주식회사 | 인버터전류제어장치 |
| JP2007215278A (ja) * | 2006-02-08 | 2007-08-23 | Fuji Electric Fa Components & Systems Co Ltd | 電力変換器の制御装置 |
| WO2011077767A1 (ja) * | 2009-12-24 | 2011-06-30 | 三菱電機株式会社 | 電力変換装置、および電力変換装置の駆動方法 |
| JP2020178425A (ja) * | 2019-04-16 | 2020-10-29 | 富士電機株式会社 | 電力変換装置 |
-
1993
- 1993-06-01 JP JP15421293A patent/JP3248301B2/ja not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100438978B1 (ko) * | 1998-02-17 | 2004-09-13 | 엘지산전 주식회사 | 인버터전류제어장치 |
| JP2002247860A (ja) * | 2001-02-22 | 2002-08-30 | Fuji Electric Co Ltd | 電圧形インバータの制御方法 |
| JP4686868B2 (ja) * | 2001-02-22 | 2011-05-25 | 富士電機システムズ株式会社 | 電圧形インバータの制御方法 |
| JP2007215278A (ja) * | 2006-02-08 | 2007-08-23 | Fuji Electric Fa Components & Systems Co Ltd | 電力変換器の制御装置 |
| WO2011077767A1 (ja) * | 2009-12-24 | 2011-06-30 | 三菱電機株式会社 | 電力変換装置、および電力変換装置の駆動方法 |
| JP4916598B2 (ja) * | 2009-12-24 | 2012-04-11 | 三菱電機株式会社 | 電力変換装置、および電力変換装置の駆動方法 |
| CN102668356A (zh) * | 2009-12-24 | 2012-09-12 | 三菱电机株式会社 | 电力变换装置以及电力变换装置的驱动方法 |
| US8953345B2 (en) | 2009-12-24 | 2015-02-10 | Mitsubishi Electric Corporation | Power converter device and driving method thereof |
| CN102668356B (zh) * | 2009-12-24 | 2015-05-20 | 三菱电机株式会社 | 电力变换装置以及电力变换装置的驱动方法 |
| JP2020178425A (ja) * | 2019-04-16 | 2020-10-29 | 富士電機株式会社 | 電力変換装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3248301B2 (ja) | 2002-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8878477B2 (en) | Electric motor driving apparatus having failure detection circuit, and failure detection method for the electric motor driving apparatus having failure detection circuit | |
| JP7102407B2 (ja) | インバータ装置、及び、電動パワーステアリング装置 | |
| US5099408A (en) | System for controlling a PWM inverter having delay time compensation | |
| WO2005018080A1 (ja) | 電圧形インバータの制御方法 | |
| JP2001292580A (ja) | 出力欠相検出方法および装置、並びにインバータ装置 | |
| JP3248301B2 (ja) | Ｐｗｍ制御インバータの制御回路 | |
| JPH1127951A (ja) | Ｐｗｍインバータ制御装置 | |
| JPH10225142A (ja) | インバータのデッドタイム補償回路 | |
| JP4752736B2 (ja) | 電力変換装置 | |
| JPH0698557A (ja) | パルス幅変調制御インバータの制御回路 | |
| JPH10112984A (ja) | インバータのデッドタイム補償回路 | |
| JP3788346B2 (ja) | 電圧形ｐｗｍインバータの制御装置 | |
| JPH09261974A (ja) | インバータの制御装置 | |
| JPH07108097B2 (ja) | パルス幅変調インバ−タの制御装置 | |
| JP6933306B2 (ja) | 電力変換装置 | |
| WO2023032195A1 (ja) | 電力変換器の制御部および電力変換装置 | |
| JP3261998B2 (ja) | インバータ制御装置 | |
| JPH01298959A (ja) | Ｐｗｍコンバータ装置 | |
| WO2021112108A1 (ja) | Ｐｗｍインバータ制御装置および制御方法 | |
| JP2006166628A (ja) | 電力変換装置の制御方法 | |
| JPH05336754A (ja) | 並列多重インバータ装置 | |
| JPH0824426B2 (ja) | パルス幅変調形インバ−タ装置 | |
| JP2000253672A (ja) | インバータ装置 | |
| JPH11275866A (ja) | 三相整流器力率改善回路の制御方式 | |
| JPH03135390A (ja) | 電力変換器の制御方法及びその装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011009 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071109 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081109 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091109 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091109 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101109 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111109 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121109 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |