JP2002247860A - 電圧形インバータの制御方法 - Google Patents

電圧形インバータの制御方法

Info

Publication number
JP2002247860A
JP2002247860A JP2001046280A JP2001046280A JP2002247860A JP 2002247860 A JP2002247860 A JP 2002247860A JP 2001046280 A JP2001046280 A JP 2001046280A JP 2001046280 A JP2001046280 A JP 2001046280A JP 2002247860 A JP2002247860 A JP 2002247860A
Authority
JP
Japan
Prior art keywords
voltage
phase
command value
inverter
amount
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001046280A
Other languages
English (en)
Other versions
JP4686868B2 (ja
Inventor
Masaki Hirakata
政樹 平形
Shinichi Ishii
新一 石井
Hidetoshi Kaida
英俊 海田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2001046280A priority Critical patent/JP4686868B2/ja
Publication of JP2002247860A publication Critical patent/JP2002247860A/ja
Application granted granted Critical
Publication of JP4686868B2 publication Critical patent/JP4686868B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 電圧形インバータのデッドタイム補償におい
て、高精度かつ高応答の電圧検出手段を用いずに低コス
トで補償を行う。補償のための演算の煩雑さを回避す
る。 【解決手段】 電圧形インバータの上下アーム短絡防止
用に設けられるデッドタイム期間中の相電流ゼロクロス
時点を含むその前後における電流不連続現象の発生を防
止するために、インバータの電圧指令値を補償するよう
にした制御方法に関する。変調方式として3相変調方式
を使用し、インバータの電流検出値に対しインバータの
電圧位相指令値を用いて座標変換することにより2軸の
直流量を生成し、電圧位相指令値と位相進み量との加算
結果を用いて前記直流量を座標変換することにより前記
電流検出値よりも進み位相の電流指令値を生成する。こ
の電流指令値と同相な方形波を微分して補償量を生成
し、インバータの電圧指令値の振幅を補償する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、交流電動機等の負
荷に対して可変電圧可変周波数の交流電圧を供給する電
圧形インバータの制御方法に関し、詳しくは、電圧形イ
ンバータの上下アーム短絡防止用に設けられるデッドタ
イム期間中の相電流ゼロクロス時点を含むその前後にお
ける電流不連続現象の発生を防止するために、インバー
タの電圧指令値に補償量を加算するようにした制御方法
に関する。
【0002】
【従来の技術】図13は、この種の制御方法の第1の従
来技術を示すブロック図である。図13において、三相
の電圧形インバータINVの主回路は、直流電源1と、
各々逆並列接続された環流ダイオードを有するIGBT
(絶縁ゲートバイポーラトランジスタ)等の半導体スイ
ッチング素子T1〜T6とを備えている。なお、図示さ
れていないが、このインバータINVの各相出力端子
U,V,Wには、負荷としての三相交流電動機が接続さ
れている。
【0003】また、インバータINVの制御回路は、イ
ンバータINVの各相出力端子U,V,Wに接続された
電圧検出手段23と、角周波数指令値ωを積分して電
圧位相指令値θ を生成する積分器2と、電圧検出手
段23により検出した各相電圧v,v,vを電圧
位相指令値θ に基づき回転座標変換して直流量のd
軸電圧(磁束軸方向成分)v、q軸電圧(磁束軸方向
成分に直交する成分)vを出力する座標変換器7と、
d軸電圧指令値v とd軸電圧vとの偏差を求める
加算器6dと、q軸電圧指令値v とq軸電圧v
の偏差を求める加算器6qと、これらの偏差が入力され
て調節動作を行い、回転座標上のd軸電圧指令値vd1
及びq軸電圧指令値vq1 を出力する調節器(電圧
調節器)22d,22qと、各電圧指令値vd1 ,v
q1 を電圧位相指令値θ に基づき静止座標変換し
て三相各相の電圧指令値vu1 ,vv1 ,vw1
を生成する座標変換器17と、これらの電圧指令値v
u1 ,vv1 ,vw1 をキャリアと比較して各相
上下アームのスイッチング素子T1〜T6に対するゲー
ト信号GT1〜GT6を生成するゲート駆動回路(PW
M回路を含む)4とから構成されている。
【0004】図14は、第2の従来技術を示すブロック
図であり、図13と同一の構成要素には同一符号を付し
てある。この制御回路は、インバータINVの各相電流
,i,iを検出する相電流検出手段3u,3
v,3wと、回転子角周波数指令値ω 、d軸電圧指
令値vd1 、q軸電圧指令値vq1 、d軸電流i
が入力されてq軸電流指令値i 及び電圧位相指令値
θ を出力する速度推定手段25と、各相電流i
,iを電圧位相指令値θ に基づき回転座標変
換して直流量であるd軸電流i、q軸電流iを出力
する座標変換器7Aと、d軸電流指令値i とd軸電
流iとの偏差を求める加算器6dと、q軸電流指令値
とq軸電流iとの偏差を求める加算器6qと、
これらの偏差が入力されて調節動作を行い、回転座標上
のd軸電圧指令値vd1 及びq軸電圧指令値vq1
を出力する調節器(電流調節器)24d,24qと、各
電圧指令値vd1 ,vq1 を電圧位相指令値θ
に基づき静止座標変換して三相各相の電圧指令値vu1
,vv1 ,vw1 を生成する座標変換器17と、
これらの電圧指令値v ,vv1 ,vw1 をキ
ャリアと比較して各相上下アームのスイッチング素子T
1〜T6に対するゲート信号GT1〜GT6を生成する
ゲート駆動回路(PWM回路を含む)4とから構成され
ている。
【0005】電圧、電流フィードバック制御を持たない
電圧形インバータでは、インバータINVの上下アーム
の短絡を防止するために設けられたデッドタイム期間中
に、相電流のゼロクロス点近傍において出力電圧が不連
続になり、これによって相電流もゼロクロス点近傍で不
連続になって(電流停滞現象という)波形に歪みを生じ
る場合がある。その結果、電流のゼロクロス点近傍にお
いて、負荷である交流電動機のトルクが脈動したり回転
速度が変動する等の不都合を生じていた。
【0006】上記不都合を解消するため、図13の従来
技術では、インバータINVの各相出力電圧v
,vを検出して調節器22d,22qを介し電圧
指令値v d1 ,vq1 に反映させ、また、図14の
従来技術では、相電流検出手段3u,3v,3wにより
各相電流i,i,iを検出し、速度推定手段25
により電動機の運転状態に基づきq軸電流指令値i
を演算して調節器24d,24qを介し電圧指令値v
d1 ,vq1 に反映させることによりデッドタイム
補償を行い、電流ゼロクロス点近傍におけるトルクの脈
動や速度変動を抑制している。
【0007】
【発明が解決しようとする課題】第1の従来技術におい
て、調節器22d,22qによるデッドタイム補償には
出力電圧を検出するための分圧抵抗を含む高精度かつ高
応答な電圧検出手段23が必要であった。このような電
圧検出手段23は概して高価であることから、制御装置
がコスト高になるという問題があった。また、第2の従
来技術において、調節器24d,24qによるデッドタ
イム補償では電流指令値を作成するために電動機の電気
定数が必要であり、デッドタイム補償のための演算が煩
雑であるという問題があった。これらの点については、
「メーカにおける研究開発の現状(平成3年電気学会シ
ンポジウム(S.9)誘導機速度センサレスベクトル制
御適用の現状と課題)」における「3 各速度推定方式
の構成」にも指摘されている。
【0008】そこで本発明は、電圧形インバータの各相
出力電流検出値から補償量を生成し、この補償量を用い
て電圧指令値の振幅、角周波数または位相を補償するこ
とによりデッドタイム補償を行なうようにした電圧形イ
ンバータの制御方法を提供しようとするものである。
【0009】
【課題を解決するための手段】上記課題を解決するた
め、本発明では、請求項1に記載するように、電圧形イ
ンバータの上下アーム短絡防止用に設けられるデッドタ
イム期間中の相電流ゼロクロス時点を含むその前後にお
ける電流不連続現象の発生を防止するために、インバー
タの電圧指令値を補償するようにした電圧形インバータ
の制御方法において、電圧形インバータの電流検出値
と、電圧位相指令値と、前記電流検出値を基準として予
め設定される位相進み量とを用いて、前記電流検出値よ
りも進み位相の電流指令値を生成し、この電流指令値か
ら以下の手段により生成した補償量を用いて電圧指令値
の振幅、角周波数または位相を補償することとした。
【0010】まず、請求項2記載の発明では、電圧形イ
ンバータの変調方式として3相変調方式を使用し、電圧
形インバータの電流検出値に対しインバータの電圧位相
指令値を用いて座標変換することにより2軸の直流量を
生成し、電圧位相指令値と位相進み量との加算結果を用
いて前記直流量を座標変換することにより前記電流検出
値よりも進み位相の電流指令値を生成し、この電流指令
値と同相な方形波を微分して補償量を生成し、この補償
量を用いてインバータの電圧指令値の振幅を補償する。
【0011】請求項3記載の発明では、電圧形インバー
タの変調方式として2相変調方式を使用し、電圧形イン
バータの電流検出値に対しインバータの電圧位相指令値
を用いて座標変換することにより2軸の直流量を生成
し、電圧位相指令値と位相進み量との加算結果を用いて
前記直流量を座標変換することにより前記電流検出値よ
りも進み位相の電流指令値を生成し、この電流指令値と
同相な方形波を微分して補償量を生成し、この補償量を
用いてインバータの電圧指令値の振幅を補償すると共
に、2相変調方式によりインバータの一相のスイッチン
グ素子が全オン区間または全オフ区間に該当した時は、
当該相の補償量を他相へ分割する。
【0012】請求項4記載の発明では、電圧形インバー
タの変調方式として3相変調方式を使用し、電圧形イン
バータの電流検出値に対しインバータの電圧位相指令値
を用いて座標変換することにより2軸の直流量を生成
し、電圧位相指令値と位相進み量との加算結果を用いて
前記直流量を座標変換することにより前記電流検出値よ
りも進み位相の電流指令値を生成し、この電流指令値と
前記電流検出値との偏差を増幅して補償量を生成し、こ
の補償量を用いてインバータの電圧指令値の振幅を補償
する。
【0013】請求項5記載の発明では、電圧形インバー
タの変調方式として2相変調方式を使用し、電圧形イン
バータの電流検出値に対しインバータの電圧位相指令値
を用いて座標変換することにより2軸の直流量を生成
し、電圧位相指令値と位相進み量との加算結果を用いて
前記直流量を座標変換することにより前記電流検出値よ
りも進み位相の電流指令値を生成し、この電流指令値と
前記電流検出値との偏差を増幅して補償量を生成し、こ
の補償量を用いてインバータの電圧指令値の振幅を補償
すると共に、2相変調方式によりインバータの一相のス
イッチング素子が全オン区間または全オフ区間に該当し
た時は、当該相の補償量を他相へ分割する。
【0014】請求項6記載の発明では、電圧形インバー
タの変調方式として3相変調方式を使用し、電圧形イン
バータの電流検出値に対しインバータの電圧位相指令値
を用いて座標変換することにより2軸の直流量を生成
し、電圧位相指令値と位相進み量との加算結果を用いて
前記直流量を座標変換することにより前記電流検出値よ
りも進み位相の電流指令値を生成し、この電流指令値の
位相指令値から所定期間の補償ゲインを決定し、前記電
流指令値と前記電流検出値との偏差を前記補償ゲインに
より増幅して補償量を生成し、この補償量を用いてイン
バータの電圧指令値の振幅を補償する。
【0015】請求項7記載の発明では、電圧形インバー
タの変調方式として2相変調方式を使用し、電圧形イン
バータの電流検出値に対しインバータの電圧位相指令値
を用いて座標変換することにより2軸の直流量を生成
し、電圧位相指令値と位相進み量との加算結果を用いて
前記直流量を座標変換することにより前記電流検出値よ
りも進み位相の電流指令値を生成し、この電流指令値の
位相指令値から所定期間の補償ゲインを決定し、前記電
流指令値と前記電流検出値との偏差を前記補償ゲインに
より増幅して補償量を生成し、この補償量を用いてイン
バータの電圧指令値の振幅を補償すると共に、2相変調
方式によりインバータの一相のスイッチング素子が全オ
ン区間または全オフ区間に該当した時は、当該相の補償
量を他相へ分割する。
【0016】請求項8記載の発明では、電圧形インバー
タの変調方式として3相変調方式を使用し、電圧形イン
バータの電流検出値に対しインバータの電圧位相指令値
を用いて座標変換することにより2軸の直流量を生成
し、電圧位相指令値と位相進み量との加算結果を用いて
前記直流量を座標変換することにより前記電流検出値よ
りも進み位相の電流指令値を生成し、この電流指令値の
瞬時値から所定期間の補償ゲインを決定し、前記電流指
令値と前記電流検出値との偏差を前記補償ゲインにより
増幅して補償量を生成し、この補償量を用いてインバー
タの電圧指令値の振幅を補償する。
【0017】請求項9記載の発明では、電圧形インバー
タの変調方式として2相変調方式を使用し、電圧形イン
バータの電流検出値に対しインバータの電圧位相指令値
を用いて座標変換することにより2軸の直流量を生成
し、電圧位相指令値と位相進み量との加算結果を用いて
前記直流量を座標変換することにより前記電流検出値よ
りも進み位相の電流指令値を生成し、この電流指令値の
瞬時値から所定期間の補償ゲインを決定し、前記電流指
令値と前記電流検出値との偏差を前記補償ゲインにより
増幅して補償量を生成し、この補償量を用いてインバー
タの電圧指令値の振幅を補償すると共に、2相変調方式
によりインバータの一相のスイッチング素子が全オン区
間または全オフ区間に該当した時は、当該相の補償量を
他相へ分割する。
【0018】請求項10記載の発明では、請求項1〜9
のいずれか1項に記載した電圧形インバータの制御方法
において生成された補償量をインバータのすべての相に
つき加算して、角周波数指令値補償量を生成し、この角
周波数指令値補償量を用いてインバータの電圧指令値の
角周波数を補償する。
【0019】請求項11記載の発明では、請求項1〜9
のいずれか1項に記載した電圧形インバータの制御方法
において生成された補償量をインバータのすべての相に
つき加算して、位相指令値補償量を生成し、この位相指
令値補償量を用いてインバータの電圧指令値の位相を補
償する。
【0020】
【発明の実施の形態】以下、図に沿って本発明の実施形
態を説明する。まず、図1は本発明の第1実施形態を示
しており、図13,図14と同一の構成要素には同一の
符号を付し、以下では異なる部分を中心に説明する。こ
の実施形態は、請求項2,3に記載した発明の実施形態
に相当する。
【0021】図1において、31は制御装置の主要部を
なす補償回路である。この補償回路31は、三相各相の
電圧指令値v ,v ,v 、電圧位相指令値θ
、相電流検出値i,i,i、及び、初期設定
値としての制御遅れを考慮した電流指令値位相進み量Δ
θ並びに後述する微分器11の時定数τを入力とし、振
幅が補償された各相電圧指令値v ',v ',v
'を生成して出力する。
【0022】以下に、補償回路31の構成を説明する。
なお、補償回路31内の補償量生成部26u,26v,
26wの構成は何れも同一であり、図ではU相のみの内
部構成を示してある。相電流検出手段3u,3v,3w
により検出された各相電流i,i,iは、電圧位
相指令値θ が入力される座標変換器7Aにより、2
軸の直流量であるd軸電流i、q軸電流iに変換さ
れる。これらのd軸電流i、q軸電流iは座標変換
器8に入力され、電圧位相指令値θ 及び電流指令値
位相進み量Δθを用いて、相電流検出値i,i,i
よりも位相進み量Δθだけ位相が進んだ電流指令値i
,i ,i が生成される。
【0023】これらの電流指令値i ,i ,i
は補償量生成部26u,26v,26w内の極性検出
手段10に入力され、電流指令値i ,i ,i
の極性に応じてそれぞれ同相の方形波sが出力され
る。各相の方形波sは、各々微分器11により微分さ
れ、その出力が電圧指令値の振幅に対する補償量△v
,△v ,△v となる。これらの補償量△v
,△v ,△v を加算器6u,6v,6wにお
いて元の電圧指令値v ,v ,v にそれぞれ
加算する事により電圧指令値の振幅が補償され、更に3
相/2相変調選択器5に入力することにより、補償され
た各相電圧指令値v ',v ',v 'が生成さ
れる。なお、3相/2相変調選択器5は、後述するよう
に電圧利用率改善を目的とした2相変調と3相変調とを
切り替えるべく変調方式を選択するためのものである。
【0024】図7(a)に相電流検出値iを、(b)
に電流指令値i を、(c)に極性検出手段10の出
力である方形波sを、(d)に補償量△v を、
(e)に3相変調時の補償された電圧指令値v 'を
それぞれ示す。図7(d)に示すように、補償の開始は
電流指令値i のゼロクロス時点であり、この時、補
償量△v は最大である。この補償量△v は時間
とともに微分器11の時定数τで減衰する。これは、補
償量をあまり必要としない相電流ゼロクロス点前後の、
電流が比較的大きい期間では補償量を少なくし、大きな
補償量を必要とする相電流ゼロクロス時点で最大の補償
量を得るためである。この微分器11の時定数τを適当
に設定することで、相電流ゼロクロス時点直後からの補
償期間と補償量を決定する。
【0025】補償された電圧指令値v 'は3相/2
相変調器5に入力され、2相変調(2アーム変調)によ
る全オン区間または全オフ区間に該当した時は当該相
(例えばU相)の補償量△v を他相(V相、W相)
へ分割して元のv ,v に加算して得た電圧指令
値v ',v 'をv 'と共にPWM生成・ゲー
ト駆動回路4に入力してインバータを駆動することで、
インバータからは補償された2相変調の電圧が出力され
る。
【0026】ここで、2相変調(2アーム変調)とは、
電圧利用率の改善を目的として、一周期のうち特定区間
はある一相のスイッチング素子を全オンまたは全オフと
して当該相の電圧を固定し、他の2相のみを変調する変
調方式であり、変調される2相の電圧波形を歪ませてそ
の線間電圧が所望の波形(例えば正弦波)になるように
し、かつ、線間電圧のピーク値を直流電源電圧まで高め
るようにしたものである(社団法人電気学会発行「半導
体電力変換回路」の第6章「自励式インバータ」におけ
る「6.三相PWMインバータの電圧利用率改善」並び
に「表6.3.1」の「2アーム変調」の項を参照)。
【0027】また、加算器6u,6v,6wを経て振幅
が補償された電圧指令値v ',v ',v 'を
3相/2相変調選択器5をそのまま通過させてPWM生
成・ゲート駆動回路4へ直接入力し、三相すべてについ
て常にPWM変調を行うようにすれば、インバータから
は補償された3相変調の電圧が出力される。
【0028】次に、本発明の第2実施形態を図2,図8
を参照しつつ説明する。この実施形態は請求項4,5に
記載した発明の実施形態に相当し、図1と同一の構成要
素には同一の符号を付してある。なお、インバータの主
回路部分は第1実施形態と同一であるため、以下の図2
〜図6では主回路の図示を省略する。図2において、3
2は補償回路であり、本実施形態では補償量生成部27
u,27v,27wの構成が第1実施形態と異なってい
る。なお、補償量生成部27u,27v,27wは何れ
も同一であり、図ではU相のみの内部構成を示してあ
る。
【0029】補償量生成部27uでは、加算器12によ
りU相の電流指令値i と電流検出値iとの偏差が
算出され、この偏差と微分器11の出力である補償ゲイ
ンkとを乗算器13により乗算する。第1実施形態では
微分器11の出力をそのまま振幅に対する補償量△v
として用いているが、本実施形態では、微分器11の
出力を補償ゲインkとして電流指令値i と電流検出
値iとの偏差に乗算し、その結果をU相電圧指令値の
振幅に対する補償量△v (他相についてはそれぞれ
△v ,△v )とするものである。
【0030】以後は、第1実施形態と同様に補償量△v
,△v ,△v を加算器6u,6v,6wに
て元の電圧指令値v ,v ,v にそれぞれ加
算し、更に3相/2相変調選択器5に入力することによ
り、振幅が補償された各相電圧指令値v ',
',v 'を生成する。この結果、第1実施形態
と同様に2相変調または3相変調の補償された電圧がイ
ンバータから出力される。
【0031】図8(a)に相電流検出値iを、(b)
に電流指令値i を(c)に極性検出手段10の出力
である方形波sを、(d)に微分器11の出力である補
償ゲインkを、(e)に補償量△v を、(f)に3
相変調時の補償された電圧指令値v 'をそれぞれ示
す。図8(d)に示すように、第1実施形態と同様にし
て方形波sに基づいて補償ゲインパターンを決定するの
で、補償の開始は電流指令値i のゼロクロス時点で
あり、この時、補償ゲインkは最大である。この補償ゲ
インkは、時間とともに微分器11の時定数τで減衰す
る。これは、前記同様に相電流ゼロクロス時点前後の電
流が比較的大きい期間では補償量を少なくし、相電流ゼ
ロクロス時点に最大の補償量を得るためであり、微分器
11の時定数τを適当に設定することで、相電流ゼロク
ロス時点直後からの補償期間と補償ゲイン量を決定す
る。
【0032】次いで、本発明の第3実施形態を図3,図
9を参照しつつ説明する。この実施形態は請求項6,7
に記載した発明の実施形態に相当し、前述の各実施形態
と同一の構成要素には同一の符号を付してある。図3に
おいて、補償回路33は、三相各相の電圧指令値
,v ,v 、電圧位相指令値θ 、相電
流検出値i,i,i、及び、初期設定値である電
流指令値位相進み量Δθ並びに電流位相指令値
θiu ,θiv ,θ iw を入力変数とするゲイン
関数f(θ )(すなわち、f(θiu ),f(θ
iv ),f(θiw ))を入力とし、振幅が補償さ
れた各相電圧指令値v ',v ',v 'を生成
して出力する。
【0033】本実施形態では、補償量生成部28u,2
8v,28wの構成が前記各実施形態と異なっていると
共に、i,i及び加算器9の出力からU相の電流位
相指令値θiu を演算する位相演算器15が設けら
れ、その出力である電流位相指令値θiu がU相の補
償量生成部28uに入力されていると共に、電流位相指
令値θiu を加算器16v,16wに入力して120
°ずつずれたV相及びW相電流位相指令値θiv ,θ
iw (電流指令値i ,i ,i が対称3相
交流であることによる)を生成し、これらの電流位相指
令値θiv ,θ iw が補償量生成部28v,28w
にそれぞれ入力されている。なお、補償量生成部28
u,28v,28wは何れも同一であり、図ではU相の
みの内部構成が示されている。
【0034】U相の補償量生成部28uは、電流指令値
と電流検出値iとの偏差を検出する加算器12
と、ゲイン関数f(θiu )及び電流位相指令値θ
iu に基づいて補償ゲインkを演算するゲイン演算器
14と、補償ゲインkと加算器12の出力である前記偏
差とを乗算して振幅に対する補償量△v を求める乗
算器13とから構成されている。
【0035】この実施形態の動作を、図9を参照しつつ
説明する。図9(a)に電流検出値iを、(b)に電
流指令値i を、(c)に補償ゲインkを、(d)に
補償量△v を、(e)に3相変調時の補償された電
圧指令値v 'をそれぞれ示す。
【0036】図9(c)に示すように、ゲイン演算器1
4は、電流位相指令値θiu が−δ〜+δ、または
(180°−δ)〜(180°+δ)の期間、つまり相
電流のゼロクロス時点を含むその近傍だけゲインkを発
生させ、その大きさは電流位相指令値θiu が0゜ま
たは180゜の時に最大値kmaxとなるようにゲイン
関数(θiu )によって設定されている。これは、第
1実施形態と同様に、補償量をあまり必要としない相電
流のゼロクロス時点前後の電流が比較的大きい期間では
補償ゲインを抑え、大きな補償量を必要とするゼロクロ
ス時点で最大のゲインを得るためである。
【0037】一方、第2実施形態と同様にして得た電流
指令値i と電流検出値iとの偏差と、ゲイン演算
器14により得た補償ゲインkとを乗算器13により乗
算し、その出力を振幅に対する補償量△v として加
算器6uにより元の電圧指令値v に加算し、その加
算結果を補償された電圧指令値v 'とする。前述し
た各実施形態と同様に、この補償された電圧指令値v
',v ',v 'を3相/2相変調選択器5及び
PWM生成・ゲート駆動回路4に与えてインバータを駆
動することにより、2相変調または3相変調の補償され
た電圧がインバータから出力される。
【0038】本実施形態では、電流位相指令値
θiu ,θiv ,θiw を入力変数とするゲイン
関数f(θ )を用いて、インバータが発生する電圧
周波数に応じた補償期間と電流位相指令値に応じた補償
ゲインkを決定する。これにより、電流指令値と電流検
出値との偏差に応じて補償量△v ,△v ,△v
が増減するので、相電流のゼロクロス点近傍の歪み
量に適した補償量を生成することができる。
【0039】次に、本発明の第4実施形態を図4,図1
0を参照しつつ説明する。この実施形態は請求項8,9
に記載した発明の実施形態に相当するものであり、前述
の各実施形態と同一の構成要素には同一の符号を付して
ある。図4において、補償回路34は、三相各相の電圧
指令値v ,v ,v 、電圧位相指令値
θ 、相電流検出値i,i,i、及び、初期設
定値である電流指令値位相進み量Δθ並びに電流指令値
,i ,i を入力変数とするゲイン関数f
(i)(すなわち、f(i ),f(i ),f
(i ))を入力とし、振幅が補償された各相電圧指
令値v ',v ',v 'を生成して出力する。
【0040】本実施形態では補償量生成部29u,29
v,29wの構成が前記各実施形態と異なっているが、
それ以外は第1実施形態、第2実施形態と同一である。
なお、補償量生成部29u,29v,29wは何れも同
一であり、図ではU相のみの内部構成を示してある。
【0041】図4において、U相の補償量生成部29u
は、電流指令値i と電流検出値iとの偏差を検出
する加算器12と、ゲイン関数f(i )と電流検出
値i とに基づいて補償ゲインkを演算するゲイン演算
器41と、補償ゲインkと加算器12の出力である前記
偏差とを乗算して補償量△v を求める乗算器13と
から構成されている。
【0042】この実施形態の動作を、図10を参照しつ
つ説明する。図10(a)に相電流検出値iを、
(b)に電流指令値i を、(c)に補償ゲインk
を、(d)に補償量△v を、(e)に3相変調時の
補償された電圧指令値v 'をそれぞれ示す。
【0043】図10(b),(c)に示すように、ゲイ
ン演算器41は、電流指令値i の瞬時値が(−i
uth〜+iuth)の期間、つまり相電流のゼロクロ
ス時点を含むその前後だけ補償ゲインkを発生させ、そ
の大きさは電流指令値i の瞬時値がゼロの時に最大
値kmaxとなるようにゲイン関数f(i )にて設
定する。これは、第3実施形態と同様に、相電流ゼロク
ロス時点前後の比較的電流の大きな期間では補償ゲイン
を抑え、大きな補償量を必要とするゼロクロス時点に最
大の補償ゲインを得るためである。
【0044】一方、加算器12により得た電流指令値i
と電流検出値iとの偏差と、ゲイン演算器41に
より得た補償ゲインkとを乗算器13により乗算し、そ
の出力を補償量△v として加算器6uにより元の電
圧指令値v に加算し、その加算結果を振幅が補償さ
れた電圧指令値v 'とする。前述した各実施形態と
同様に、この補償された電圧指令値v ',v ',
'を3相/2相変調選択器5及びPWM生成・ゲ
ート駆動回路4に与えてインバータを駆動することによ
り、2相変調または3相変調の補償された電圧がインバ
ータから出力される。
【0045】この実施形態では、電流の瞬時値により補
償期間及び補償ゲインkの大きさが決定される。つま
り、インバータの出力電圧周波数と相電流の振幅とに応
じて補償期間が決定され、電流指令値の瞬時値に応じて
補償ゲインの大きさが決定される。更に、電流指令値と
電流検出値との偏差に応じて補償量△v ,△
,△v が増減するので、相電流のゼロクロス
時点前後の歪み量に適した補償量を生成することができ
る。
【0046】次に、本発明の第5実施形態を、図5及び
図11を参照しつつ説明する。この実施形態は、請求項
10に記載した発明の実施形態に相当する。図5におい
て、補償回路35内の補償量生成部42は、第1実施形
態〜第4実施形態における座標変換器7A,8、加算器
9、位相演算器15と、各実施形態における補償量生成
部26u,26v,26wまたは27u,27v,27
wまたは28u,28v,28wまたは29u,29
v,29wとの組み合わせからなることを総括的に示し
たものである。この補償量生成部42は、例えば第1実
施形態の座標変換器7A,8、加算器9、補償量生成部
26u,26v,26wにより構成され、あるいは、第
2実施形態の座標変換器7A,8、加算器9、補償量生
成部27u,27v,27wにより構成される。
【0047】図5における補償回路35には、2軸の直
流量であるd軸電圧指令値v 、q軸電圧指令値v
と、電圧角周波数指令値ωと、位相進み量Δθと、
相電流検出値i,i,iとが入力され、更に、第
1実施形態〜第4実施形態に応じて、微分器の時定数
τ、ゲイン関数f(θ )またはゲイン関数f
(i)が入力される。そして、この補償回路35は、
角周波数が補償された各相電圧指令値v ',
',v 'を生成してPWM生成・ゲート駆動回
路4に出力する。
【0048】補償量生成部42から出力された各相の補
償量△v ,△v ,△v は加算器45により
加算され、角周波数補償量Δωとして出力される。こ
の補償量Δωと元の角周波数指令値ωとが加算器4
3により加算され、補償された直流量としての角周波数
指令値補償量ω'を得る。この補償量ω'を積分器4
4により積分して補償された位相指令値θ 'を得
る。この補償された位相指令値θ 'を座標変換器1
7に入力してd軸電圧指令値v 、q軸電圧指令値v
を静止座標系へ座標変換し、更に3相/2相変調選
択器5を介して角周波数を補償した各相電圧指令値v
',v ',v 'が生成される。
【0049】図11(a)に相電流検出値iを、
(b)に電流指令値i を、(c)に補償量△v
を、(d)に補償された角周波数指令値ω'を、
(e)に3相変調時の補償された電圧指令値v 'を
それぞれ示す。前記各実施形態と同様に、補償された各
相電圧指令値v ',v ',v 'が3相/2相
変調選択器5を介しPWM生成・ゲート駆動回路4に与
えられてインバータを駆動することにより、2相変調ま
たは3相変調の補償された電圧がインバータから出力さ
れる。
【0050】最後に、本発明の第6実施形態を図6及び
図12を参照しつつ説明する。この実施形態は、請求項
11に記載した発明の実施形態に相当する。図6におい
て、補償回路36には、2軸の直流量であるd軸電圧指
令値v 、q軸電圧指令値v と、電圧位相指令値
θ と、位相進み量Δθと、相電流検出値i
,iとが入力され、更に、第1実施形態〜第4実
施形態に応じて、微分器の時定数τ、ゲイン関数f(θ
)またはゲイン関数f(i)が入力される。そし
て、この補償回路36は、位相が補償された各相電圧指
令値v ',v ',v 'を生成して出力する。
なお、補償量生成部42の構成は第5実施形態と同様で
あり、第1実施形態〜第4実施形態における対応回路に
よって構成される。
【0051】補償量生成部42から出力された各相の補
償量△v ,△v ,△v は加算器45により
加算され、位相指令値補償量Δθ として出力され
る。この補償量△θ と元の電圧位相指令値θ
が加算器46により加算され、補償された直流量として
の電圧位相指令値θ 'を得る。この電圧位相指令値
θ 'を座標変換器17に入力してd軸電圧指令値v
、q軸電圧指令値v を静止座標系へ座標変換
し、更に3相/2相変調選択器5を介して補償された各
相電圧指令値v ',v ',v 'が生成され
る。
【0052】図12(a)に相電流検出値iを、
(b)に電流指令値i を、(c)に補償量△v
を、(d)に補償された位相指令値θ 'を、(e)
に3相変調時の補償された電圧指令値v 'をそれぞ
れ示す。前記各実施形態と同様に、補償された各相電圧
指令値v ',v ',v 'が3相/2相変調器
5を介しPWM生成・ゲート駆動回路4に与えられてイ
ンバータを駆動することにより、2相変調または3相変
調の補償された電圧がインバータから出力されることに
なる。
【0053】
【発明の効果】以上述べたように本発明によれば、電圧
形インバータの出力電流検出値から補償量を生成し、こ
の補償量を用いて電圧指令値の振幅、角周波数または位
相を補償するようにしたため、以下のような効果があ
る。 (1)電圧検出用の分圧抵抗を含む高精度、高応答な電
圧検出器が不要になり、装置の価格低減及び小型化を図
ることができる。 (2)交流電動機等の負荷の電気定数(各種パラメー
タ)を用いた複雑な電流指令演算をする必要がないの
で、制御システムを小規模化でき、安価な演算器等を用
いて制御装置を構成することができる。 (3)本発明により電圧形インバータを制御して交流電
動機を駆動する場合には、電流ゼロクロス点近傍におけ
るトルクの脈動や速度変動を抑制して電動機の安定した
運転を実現することが可能になる。
【図面の簡単な説明】
【図1】本発明の第1実施形態を示すブロック図であ
る。
【図2】本発明の第2実施形態を示すブロック図であ
る。
【図3】本発明の第3実施形態を示すブロック図であ
る。
【図4】本発明の第4実施形態を示すブロック図であ
る。
【図5】本発明の第5実施形態を示すブロック図であ
る。
【図6】本発明の第6実施形態を示すブロック図であ
る。
【図7】本発明の第1実施形態の動作を示す波形図であ
る。
【図8】本発明の第2実施形態の動作を示す波形図であ
る。
【図9】本発明の第3実施形態の動作を示す波形図であ
る。
【図10】本発明の第4実施形態の動作を示す波形図で
ある。
【図11】本発明の第5実施形態の動作を示す波形図で
ある。
【図12】本発明の第6実施形態の動作を示す波形図で
ある。
【図13】第1の従来技術を示すブロック図である。
【図14】第2の従来技術を示すブロック図である。
【符号の説明】
1 直流電源 2 半導体スイッチング素子 3u,3v,3w 相電流検出手段 4 PWM生成・ゲート駆動回路 5 3相/2相変調選択器 6u,6v,6w,9,12,16v,16w,43,
45,46 加算器 7A,8 座標変換器 10 極性検出手段 11 微分器 13 乗算器 14,41 ゲイン演算器 15 位相演算器 26u,26v,26w,27u,27v,27w,2
8u,28v,28w, 29u,29v,29w,4
2 補償量生成部 31,32,33,34,35,36 補償回路 44 積分器 T1〜T6 半導体スイッチング素子 U,V,W 出力端子
───────────────────────────────────────────────────── フロントページの続き (72)発明者 海田 英俊 神奈川県川崎市川崎区田辺新田1番1号 富士電機株式会社内 Fターム(参考) 5H007 AA07 CA01 CB05 CC03 DB02 DC02 FA03 FA06

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】 電圧形インバータの上下アーム短絡防止
    用に設けられるデッドタイム期間中の相電流ゼロクロス
    時点を含むその前後における電流不連続現象の発生を防
    止するために、インバータの電圧指令値を補償するよう
    にした電圧形インバータの制御方法において、 電圧形インバータの電流検出値と、電圧位相指令値と、
    前記電流検出値を基準として予め設定される位相進み量
    とを用いて、前記電流検出値よりも進み位相の電流指令
    値を生成し、この電流指令値を用いて補償量を生成する
    ことを特徴とする電圧形インバータの制御方法。
  2. 【請求項2】 請求項1記載の電圧形インバータの制御
    方法において、 電圧形インバータの変調方式として3相変調方式を使用
    し、電圧形インバータの電流検出値に対しインバータの
    電圧位相指令値を用いて座標変換することにより2軸の
    直流量を生成し、電圧位相指令値と位相進み量との加算
    結果を用いて前記直流量を座標変換することにより前記
    電流検出値よりも進み位相の電流指令値を生成し、この
    電流指令値と同相な方形波を微分して補償量を生成し、
    この補償量を用いてインバータの電圧指令値の振幅を補
    償することを特徴とする電圧形インバータの制御方法。
  3. 【請求項3】 請求項1記載の電圧形インバータの制御
    方法において、 電圧形インバータの変調方式として2相変調方式を使用
    し、電圧形インバータの電流検出値に対しインバータの
    電圧位相指令値を用いて座標変換することにより2軸の
    直流量を生成し、電圧位相指令値と位相進み量との加算
    結果を用いて前記直流量を座標変換することにより前記
    電流検出値よりも進み位相の電流指令値を生成し、この
    電流指令値と同相な方形波を微分して補償量を生成し、
    この補償量を用いてインバータの電圧指令値の振幅を補
    償すると共に、2相変調方式によりインバータの一相の
    スイッチング素子が全オン区間または全オフ区間に該当
    した時は、当該相の補償量を他相へ分割することを特徴
    とする電圧形インバータの制御方法。
  4. 【請求項4】 請求項1記載の電圧形インバータの制御
    方法において、 電圧形インバータの変調方式として3相変調方式を使用
    し、電圧形インバータの電流検出値に対しインバータの
    電圧位相指令値を用いて座標変換することにより2軸の
    直流量を生成し、電圧位相指令値と位相進み量との加算
    結果を用いて前記直流量を座標変換することにより前記
    電流検出値よりも進み位相の電流指令値を生成し、この
    電流指令値と前記電流検出値との偏差を増幅して補償量
    を生成し、この補償量を用いてインバータの電圧指令値
    の振幅を補償することを特徴とする電圧形インバータの
    制御方法。
  5. 【請求項5】 請求項1記載の電圧形インバータの制御
    方法において、 電圧形インバータの変調方式として2相変調方式を使用
    し、電圧形インバータの電流検出値に対しインバータの
    電圧位相指令値を用いて座標変換することにより2軸の
    直流量を生成し、電圧位相指令値と位相進み量との加算
    結果を用いて前記直流量を座標変換することにより前記
    電流検出値よりも進み位相の電流指令値を生成し、この
    電流指令値と前記電流検出値との偏差を増幅して補償量
    を生成し、この補償量を用いてインバータの電圧指令値
    の振幅を補償すると共に、2相変調方式によりインバー
    タの一相のスイッチング素子が全オン区間または全オフ
    区間に該当した時は、当該相の補償量を他相へ分割する
    ことを特徴とする電圧形インバータの制御方法。
  6. 【請求項6】 請求項1記載の電圧形インバータの制御
    方法において、 電圧形インバータの変調方式として3相変調方式を使用
    し、電圧形インバータの電流検出値に対しインバータの
    電圧位相指令値を用いて座標変換することにより2軸の
    直流量を生成し、電圧位相指令値と位相進み量との加算
    結果を用いて前記直流量を座標変換することにより前記
    電流検出値よりも進み位相の電流指令値を生成し、この
    電流指令値の位相指令値から所定期間の補償ゲインを決
    定し、前記電流指令値と前記電流検出値との偏差を前記
    補償ゲインにより増幅して補償量を生成し、この補償量
    を用いてインバータの電圧指令値の振幅を補償すること
    を特徴とする電圧形インバータの制御方法。
  7. 【請求項7】 請求項1記載の電圧形インバータの制御
    方法において、 電圧形インバータの変調方式として2相変調方式を使用
    し、電圧形インバータの電流検出値に対しインバータの
    電圧位相指令値を用いて座標変換することにより2軸の
    直流量を生成し、電圧位相指令値と位相進み量との加算
    結果を用いて前記直流量を座標変換することにより前記
    電流検出値よりも進み位相の電流指令値を生成し、この
    電流指令値の位相指令値から所定期間の補償ゲインを決
    定し、前記電流指令値と前記電流検出値との偏差を前記
    補償ゲインにより増幅して補償量を生成し、この補償量
    を用いてインバータの電圧指令値の振幅を補償すると共
    に、2相変調方式によりインバータの一相のスイッチン
    グ素子が全オン区間または全オフ区間に該当した時は、
    当該相の補償量を他相へ分割することを特徴とする電圧
    形インバータの制御方法。
  8. 【請求項8】 請求項1記載の電圧形インバータの制御
    方法において、 電圧形インバータの変調方式として3相変調方式を使用
    し、電圧形インバータの電流検出値に対しインバータの
    電圧位相指令値を用いて座標変換することにより2軸の
    直流量を生成し、電圧位相指令値と位相進み量との加算
    結果を用いて前記直流量を座標変換することにより前記
    電流検出値よりも進み位相の電流指令値を生成し、この
    電流指令値の瞬時値から所定期間の補償ゲインを決定
    し、前記電流指令値と前記電流検出値との偏差を前記補
    償ゲインにより増幅して補償量を生成し、この補償量を
    用いてインバータの電圧指令値の振幅を補償することを
    特徴とする電圧形インバータの制御方法。
  9. 【請求項9】 請求項1記載の電圧形インバータの制御
    方法において、 電圧形インバータの変調方式として2相変調方式を使用
    し、電圧形インバータの電流検出値に対しインバータの
    電圧位相指令値を用いて座標変換することにより2軸の
    直流量を生成し、電圧位相指令値と位相進み量との加算
    結果を用いて前記直流量を座標変換することにより前記
    電流検出値よりも進み位相の電流指令値を生成し、この
    電流指令値の瞬時値から所定期間の補償ゲインを決定
    し、前記電流指令値と前記電流検出値との偏差を前記補
    償ゲインにより増幅して補償量を生成し、この補償量を
    用いてインバータの電圧指令値の振幅を補償すると共
    に、2相変調方式によりインバータの一相のスイッチン
    グ素子が全オン区間または全オフ区間に該当した時は、
    当該相の補償量を他相へ分割することを特徴とする電圧
    形インバータの制御方法。
  10. 【請求項10】 請求項1〜9のいずれか1項に記載し
    た電圧形インバータの制御方法において生成された補償
    量をインバータのすべての相につき加算して、角周波数
    指令値補償量を生成し、この角周波数指令値補償量を用
    いてインバータの電圧指令値の角周波数を補償すること
    を特徴とする電圧形インバータの制御方法。
  11. 【請求項11】 請求項1〜9のいずれか1項に記載し
    た電圧形インバータの制御方法において生成された補償
    量をインバータのすべての相につき加算して、位相指令
    値補償量を生成し、この位相指令値補償量を用いてイン
    バータの電圧指令値の位相を補償することを特徴とする
    電圧形インバータの制御方法。
JP2001046280A 2001-02-22 2001-02-22 電圧形インバータの制御方法 Expired - Fee Related JP4686868B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001046280A JP4686868B2 (ja) 2001-02-22 2001-02-22 電圧形インバータの制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001046280A JP4686868B2 (ja) 2001-02-22 2001-02-22 電圧形インバータの制御方法

Publications (2)

Publication Number Publication Date
JP2002247860A true JP2002247860A (ja) 2002-08-30
JP4686868B2 JP4686868B2 (ja) 2011-05-25

Family

ID=18907935

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001046280A Expired - Fee Related JP4686868B2 (ja) 2001-02-22 2001-02-22 電圧形インバータの制御方法

Country Status (1)

Country Link
JP (1) JP4686868B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006001169A1 (ja) * 2004-06-25 2006-01-05 Matsushita Electric Industrial Co., Ltd. インバータ装置およびこれを搭載した車両用空調装置
JP2006014501A (ja) * 2004-06-25 2006-01-12 Fuji Electric Fa Components & Systems Co Ltd 電圧形インバータの制御装置
JP2014100065A (ja) * 2014-03-05 2014-05-29 Toshiba Corp 車両用補助電源装置
WO2015072036A1 (ja) * 2013-11-18 2015-05-21 三菱電機株式会社 インバータ制御装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0662579A (ja) * 1992-08-05 1994-03-04 Hitachi Ltd 電圧形インバータ装置
JPH06233576A (ja) * 1993-02-04 1994-08-19 Toshiba Corp 誘導電動機の制御装置
JPH06351255A (ja) * 1993-06-01 1994-12-22 Fuji Electric Co Ltd Pwm制御インバータの制御回路
JPH10225142A (ja) * 1997-02-06 1998-08-21 Fuji Electric Co Ltd インバータのデッドタイム補償回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0662579A (ja) * 1992-08-05 1994-03-04 Hitachi Ltd 電圧形インバータ装置
JPH06233576A (ja) * 1993-02-04 1994-08-19 Toshiba Corp 誘導電動機の制御装置
JPH06351255A (ja) * 1993-06-01 1994-12-22 Fuji Electric Co Ltd Pwm制御インバータの制御回路
JPH10225142A (ja) * 1997-02-06 1998-08-21 Fuji Electric Co Ltd インバータのデッドタイム補償回路

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006001169A1 (ja) * 2004-06-25 2006-01-05 Matsushita Electric Industrial Co., Ltd. インバータ装置およびこれを搭載した車両用空調装置
JP2006014501A (ja) * 2004-06-25 2006-01-12 Fuji Electric Fa Components & Systems Co Ltd 電圧形インバータの制御装置
US7751210B2 (en) 2004-06-25 2010-07-06 Panasonic Corporation Inverter device with improved 3-phase pulse width modulation and vehicle air conditioner using the same
JP4581508B2 (ja) * 2004-06-25 2010-11-17 富士電機システムズ株式会社 電圧形インバータの制御装置
WO2015072036A1 (ja) * 2013-11-18 2015-05-21 三菱電機株式会社 インバータ制御装置
CN105765837A (zh) * 2013-11-18 2016-07-13 三菱电机株式会社 逆变器控制装置
JPWO2015072036A1 (ja) * 2013-11-18 2017-03-16 三菱電機株式会社 インバータ制御装置
CN105765837B (zh) * 2013-11-18 2018-09-28 三菱电机株式会社 逆变器控制装置
JP2014100065A (ja) * 2014-03-05 2014-05-29 Toshiba Corp 車両用補助電源装置

Also Published As

Publication number Publication date
JP4686868B2 (ja) 2011-05-25

Similar Documents

Publication Publication Date Title
JP3755424B2 (ja) 交流電動機の駆動制御装置
JP4697017B2 (ja) 多相回転電機の制御装置
JP5155344B2 (ja) 電動機の磁極位置推定装置
JP4135134B2 (ja) モータ制御装置
JP2004048868A (ja) 同期電動機の速度制御装置
JP2004080986A (ja) 電動機の制御装置
US6927551B2 (en) Motor control apparatus and motor control method
JP2002095300A (ja) 永久磁石同期電動機の制御方法
JP2019129572A (ja) 交流電動機の制御装置
JP4722002B2 (ja) Pwmインバータ制御装置及びpwmインバータ制御方法並びに冷凍空調装置
JP2011004538A (ja) インバータ装置
CN111758215A (zh) 电动机控制方法以及电动机控制装置
JP5808210B2 (ja) モータ制御装置およびモータ制御方法
JP2002247860A (ja) 電圧形インバータの制御方法
JP3084496B2 (ja) 同期電動機の制御装置
JP3788346B2 (ja) 電圧形pwmインバータの制御装置
Singh et al. DSP based implementation of fuzzy precompensated PI speed controller for vector controlled PMSM drive
JP2000245199A (ja) モータ制御装置
JP2002051596A (ja) 交流モーターの駆動制御装置
WO2024057368A1 (ja) インバータ制御装置
WO2024034113A1 (ja) インバータ制御装置
JP7205660B2 (ja) モータの制御方法、及び、モータ制御装置
JP6939693B2 (ja) パルスパターン生成装置
WO2022176407A1 (ja) モータ制御装置、モータ駆動装置並びにこれを用いた機器
JP4544057B2 (ja) 多相電動機の制御装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080116

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080919

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080919

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080919

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101026

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110118

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110131

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140225

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140225

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140225

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees