JP2784490B2 - 電圧形パルス幅変調制御インバータの電流制限方法 - Google Patents
電圧形パルス幅変調制御インバータの電流制限方法Info
- Publication number
- JP2784490B2 JP2784490B2 JP62006739A JP673987A JP2784490B2 JP 2784490 B2 JP2784490 B2 JP 2784490B2 JP 62006739 A JP62006739 A JP 62006739A JP 673987 A JP673987 A JP 673987A JP 2784490 B2 JP2784490 B2 JP 2784490B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- current
- inverter
- output
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、電圧形パルス幅変調制御インバータの過
電流を抑制する電流制限方法に関する。 〔従来の技術〕 従来技術として、ここでは電圧形パルス幅変調制御イ
ンバータ（以下では電圧形PWMインバータと略記する）
を使用して誘導電動機を可変速駆動する場合について説
明する。 第３図は電圧形PWMインバータの制御方式の従来例を
示す回路図であって、第３図（イ）には主回路結線を、
第３図（ロ）には制御回路結線を図示している。 その主回路は同図（イ）の如く６個のスイッチング素
子（ここでは、トランジスタTr1〜Tr6の例が示されてい
るが、これに限らない。）および無効分を処理するため
の６個のダイオードD1〜D6からなる通常の電圧形３相イ
ンバータ１と、負荷となる例えば３相誘導電動機２とか
ら構成されている。また、このようなシステムでは特に
電流制御は行なわれないが、装置保護のために電流検出
器３を備えているのが普通である。 ところで、このようなシステムで誘導電動機を可変速
駆動する一般的な例として、V/F（電圧／周波数）一定
制御方式が知られている。この方式に既に良く知られて
いるのでここでは詳細は省略するが、基本的な動作を第
３図（ロ）を参照して説明する。 同図（ロ）において、まず周波数設定器10により周波
数指令が設定されると、それに応じてインバータ１の出
力すべき３相の電圧の大きさと周波数を与える出力電圧
指令値Vu＊,Vv＊,Vw＊が電圧指令値演算回路11により演
算され、U,V,W相のPWMパターン発生回路20,30,40にそれ
ぞれ入力される。PWMパターン発生回路20,30,40はそれ
ぞれ加算器21、コンバレータ22および反転器23等より構
成され、電圧指令値演算回路11より与えられる電圧指令
値Vu＊,Vv＊,Vw＊をキヤリア信号発生器12からのキヤリ
ア信号と比較し、その結果によって対応する相の上，下
アームトランジスタをオン，オフ制御すべく、その出力
信号を図示されない各トランジスタ対応のベース駆動回
路へ与える。 ここで、PWMインバータの出力電流が或る制限値を越
える、いわゆる過電流が発生する原因について説明す
る。 第３図の如きシステムで過電流が発生するのは、大別
して次の２通りの場合がある。その１つは出力の短絡の
如き故障電流が流れる場合であり、この場合は直ちにト
ランジスタをオフにしてインバータの運転を停止し、電
流を減少させることが必要である。もう１つは電動機の
負荷が急変する場合のように、制御上で過電流が発生す
る場合である。この場合は電流を減少させたりインバー
タを停止させたりすることなく、過電流レベル以上とな
らないように制御することが望ましい。 しかしながら、制御の遅れなどが原因となって過電流
値が所定以上になると、短絡故障の場合と同様に全トラ
ンジスタをパルスオフして電流をしゃ断するようにして
いる。パルスオフにより電動機電流が零になると、イン
バータは運転を再開して電流が立上り、再び過電流でパ
ルスオフするという電流断続現象が繰返されるので好ま
しくない。 第４図は第３図に示す従来例回路を改良した第２の従
来例を示す回路図であって、電圧形PWMインバータ１か
ら電流検出器３を介して得られる出力電流を係数器25,3
5,45へ入力させ、これら係数器25,35,45の出力をそれぞ
れの加算器（Ｕ相は符号24なる加算器）へ図示の極性で
入力させることにより、電圧指令値演算回路11からの電
圧指令値をこれら係数器25,35,45の出力で補正するので
あるが、これ以外の部分は第３図に示す従来例回路のも
のと同じであり、従ってその説明は省略する。 係数器25,35,45は電流制限値に相当する不感帯を有す
る増幅器、またはこれと同等の機能を有するものからな
り、その各々はインバータの各相出力電流を検出する電
流検出器３に接続されている。したがって、係数器25,3
5,45はインバータ出力電流の上記電流制限値を越える偏
差分をその極性とともに検出し、その出力を各相のPWM
パターン発生回路20,30,40内の加算器24へ図示の如き極
性にて印加する。なお、各係数器にて検出される電流の
極性を出力電圧信号の極性と一致させるものとし、ここ
では、例えばモータに流れる方向の電流を正とする。 このようにすると、例えばＵ相において正の電流が流
れてその値が電流制限値以上になると、係数器25はそれ
迄の出力零の状態からこの電流制限値を越える偏差分に
比例した正の信号を出力する。この出力は、電圧指令値
Vu＊自身の極性とは無関係に、負のオフセット分として
加算器24に与えられる。一方、負の方向の電流がその制
限値を越えたときは、電圧指令値Vu＊に対して正のオフ
セット分として与えられる。なお、これはV,W相につい
ても同様である。こうして、電圧指令値が電流偏差とそ
の極性に応じて補正され、これによって従来と同様の電
圧制御を行なうことにより、出力電流を抑制する。 〔発明が解決しようとする問題点〕 しかしながら、上述の第４図に示す第２の従来例回路
では、電圧指令値を、電流制限値からの偏差分で補正す
ることから、電圧指令値の大きさによっては電流制限の
かかり方が不十分となる欠点がある。 第５図は第４図に示す第２の従来例回路の動作をあら
わした動作波形図であって、第５図（イ）は加算器21へ
入力する電圧指令値とキヤリア信号の変化を、第５図
（ロ）はコンパレータ22の出力の変化を、第５図（ハ）
はインバータ１の出力電流の変化を、第５図（ニ）は係
数器25の出力の変化をそれぞれがあらわしている。 この第５図において、電圧指令値とキヤリア信号との
大小関係をコンパレータ22で比較することにより、コン
パレータ22からはトランジスタをオン・オフ動作させる
信号を出力し（第５図（ロ）参照）インバータ出力電流
もそれに従って変化しているが、T1なる時刻にこの出力
電流が係数器25で定めている電流制限値を越えると、こ
の係数器25からはその偏差分に相当する補正信号が出力
され（第５図（ニ）参照）、加算器21へ与えられる電圧
指令値は第５図（イ）の実線で示すように、補正の効果
があらわれて減少する。（第５図（イ）の点線は、係数
器25からの信号による補正がない場合の電圧指令値をあ
らわす。）しかしながら図示のように電圧指令値が大な
る時点では、係数器25からの補正量が十分でないために
コンパレータ22が動作せず、従って出力電流は増加しつ
づけることになり、時刻T2には過電流設定値に到達し、
当該インバータをトリップさせてしまうことになる。 そこでこの発明の目的は、インバータ出力電流が電流
制限値を越えたならば、電圧指令値の大きさに関係なく
電流制限動作が行えるようにすることにある。 〔問題点を解決するための手段〕 このような目的を達成するために、この発明は、各相
の出力電圧指令信号と変調周波数を決めるキヤリア信号
とを各相毎に比較して得られるパルス幅変調信号に基づ
いて各相毎に電圧制御を行う電圧形パルス幅変調制御イ
ンバータにおいて、各相毎にインバータ出力電流が所定
上限値を越えたらそのことをその極性と共に検出し、そ
の極性に対応した一定の大きさの補正信号で当該相の出
力電圧指令信号を補正し、当該相のインバータ出力電流
が所定上限値の下側に設定された下限値以下に減少した
ら当該相の出力電圧指令信号の補正を中止することを特
徴とする。 〔作用〕 この発明によれば、電圧形PWMインバータの出力電流
が所定の上限値を越えたことをその電流の極性とともに
検出し、この検出極性に見合った極性の最大限に大きな
補正電圧で電圧指令信号を補正することにより電流勾配
を減少方向にさせるのであるが、この補正電圧は、出力
電流が上記所定上限値の下側に設定された下限値以下に
なるまで出力しつづけるようにして、当該出力電流が異
常値にまで増加するのも制御するものである。 〔実施例〕 第１図は本発明の実施例を示す回路図であるが、この
第１図に図示の実施例回路では、電流検出器３からのイ
ンバータ出力電流信号を入力する補正電圧発生器26,36,
47があって、その各々の出力を電圧指令値演算回路11か
らの電圧指令値Vu＊,Vv＊,Vw＊に対して図示の如き極性
で加算する加算器24とを設けていることが特徴であっ
て、その他は第４図に示す第２の従来例回路と同じであ
る。なお、PWMパターン発生回路はＵ相だけが具体的に
示されているが（Ｕ相は符号20を参照）、Ｖ相とＷ相に
ついても同様の構成である。 補正電圧発生器26,36,46はヒステリシスを有するコン
パレータまたはこれと同等の機能を有するものであっ
て、電流検出器３からの電流値がその上限設定値以上に
なったことを、電流の極性とともに検出すると、この検
出極性に対応した極性で、かつあらかじめ定められた最
大限の補正電圧を加算器24へ図示の如き極性で印加す
る。なお各補正電圧発生器にて検出される電流の極性を
出力する補正電圧の極性と一致させるものとし、ここで
は、たとえば誘導電動機２へ流れる方向の電流を正とす
る。 このようにすると、たとえばＵ相において正の電流が
流れてその値が所定上限値以上になると、それまで零出
力だった補正電圧発生器26からは大きな値の正の補正電
圧信号を出力するので、電圧指令値vU ＊それ自身の極性
とは無関係に負の補正分として加算器24へ与えられる。
これとは逆に電流方向が負の場合は負の補正電圧信号が
出力されるため、電圧指令値Vu＊に対して正の補正分と
して加算器24へ与えられることとなり、このことはＶ相
とＷ相についても同様である。 電圧指令値に上述のようにして補正が与えられると、
インバータ１の出力電流は減少しはじめる。補正電圧発
生器26はその動作にヒステリシスを持たせてあるので、
前述の上限値よりも下側に設定されている下限値以下に
電流が減少するまでは、補正電圧信号が出力しつづける
ようになっていて、当該インバータ１の出力電流が、前
記の上限値を越えて、このインバータを停止させるよう
な過電流になることを防止している。 第２図は第１図に示す実施例回路における各部の動作
をあらわした動作波形図であって、第２図（イ）は加算
器21へ入力する電圧指令値とキヤリア信号の変化を、第
２図（ロ）はコンパレータ22の出力の変化を、第２図
（ハ）はインバータ１の出力電流の変化を、第２図
（ニ）は補正電圧発生器26の出力の変化をそれぞれがあ
らわしている。 この第２図であきらかのように、T1なる時刻にインバ
ータ１の出力電流が上限値に達すると、大きな補正電圧
が出力され（第５図（ニ）参照）、その結果、加算器21
へ入力する電圧指令値は点線に示す正弦波曲線の一部が
実線で示すように陥没することになるので、コンパレー
タ22の出力が変化（第５図（ロ）参照）するので、出力
電流は減少しはじめ、その値が時刻T2になると下限値に
到達し、補正電圧の出力が零となる。 〔発明の効果〕 この発明によれば、電圧形PWMインバータの出力電流
が所定の上限値に到達すれば、この電流の極性に対応し
た大きな値の補正電圧により電圧指令値を補正し、この
補正は出力電流が所定の下限値に減少するまで継続する
ようにしているので、電圧の大きさには無関係にかつ確
実に電流の実効値を低減させることができる。従ってイ
ンバータの出力電流の波高値を制限でき、当該インバー
タが必要以上に屡々過電流トリップ動作するのを防止で
きる利点を有する。
電流を抑制する電流制限方法に関する。 〔従来の技術〕 従来技術として、ここでは電圧形パルス幅変調制御イ
ンバータ（以下では電圧形PWMインバータと略記する）
を使用して誘導電動機を可変速駆動する場合について説
明する。 第３図は電圧形PWMインバータの制御方式の従来例を
示す回路図であって、第３図（イ）には主回路結線を、
第３図（ロ）には制御回路結線を図示している。 その主回路は同図（イ）の如く６個のスイッチング素
子（ここでは、トランジスタTr1〜Tr6の例が示されてい
るが、これに限らない。）および無効分を処理するため
の６個のダイオードD1〜D6からなる通常の電圧形３相イ
ンバータ１と、負荷となる例えば３相誘導電動機２とか
ら構成されている。また、このようなシステムでは特に
電流制御は行なわれないが、装置保護のために電流検出
器３を備えているのが普通である。 ところで、このようなシステムで誘導電動機を可変速
駆動する一般的な例として、V/F（電圧／周波数）一定
制御方式が知られている。この方式に既に良く知られて
いるのでここでは詳細は省略するが、基本的な動作を第
３図（ロ）を参照して説明する。 同図（ロ）において、まず周波数設定器10により周波
数指令が設定されると、それに応じてインバータ１の出
力すべき３相の電圧の大きさと周波数を与える出力電圧
指令値Vu＊,Vv＊,Vw＊が電圧指令値演算回路11により演
算され、U,V,W相のPWMパターン発生回路20,30,40にそれ
ぞれ入力される。PWMパターン発生回路20,30,40はそれ
ぞれ加算器21、コンバレータ22および反転器23等より構
成され、電圧指令値演算回路11より与えられる電圧指令
値Vu＊,Vv＊,Vw＊をキヤリア信号発生器12からのキヤリ
ア信号と比較し、その結果によって対応する相の上，下
アームトランジスタをオン，オフ制御すべく、その出力
信号を図示されない各トランジスタ対応のベース駆動回
路へ与える。 ここで、PWMインバータの出力電流が或る制限値を越
える、いわゆる過電流が発生する原因について説明す
る。 第３図の如きシステムで過電流が発生するのは、大別
して次の２通りの場合がある。その１つは出力の短絡の
如き故障電流が流れる場合であり、この場合は直ちにト
ランジスタをオフにしてインバータの運転を停止し、電
流を減少させることが必要である。もう１つは電動機の
負荷が急変する場合のように、制御上で過電流が発生す
る場合である。この場合は電流を減少させたりインバー
タを停止させたりすることなく、過電流レベル以上とな
らないように制御することが望ましい。 しかしながら、制御の遅れなどが原因となって過電流
値が所定以上になると、短絡故障の場合と同様に全トラ
ンジスタをパルスオフして電流をしゃ断するようにして
いる。パルスオフにより電動機電流が零になると、イン
バータは運転を再開して電流が立上り、再び過電流でパ
ルスオフするという電流断続現象が繰返されるので好ま
しくない。 第４図は第３図に示す従来例回路を改良した第２の従
来例を示す回路図であって、電圧形PWMインバータ１か
ら電流検出器３を介して得られる出力電流を係数器25,3
5,45へ入力させ、これら係数器25,35,45の出力をそれぞ
れの加算器（Ｕ相は符号24なる加算器）へ図示の極性で
入力させることにより、電圧指令値演算回路11からの電
圧指令値をこれら係数器25,35,45の出力で補正するので
あるが、これ以外の部分は第３図に示す従来例回路のも
のと同じであり、従ってその説明は省略する。 係数器25,35,45は電流制限値に相当する不感帯を有す
る増幅器、またはこれと同等の機能を有するものからな
り、その各々はインバータの各相出力電流を検出する電
流検出器３に接続されている。したがって、係数器25,3
5,45はインバータ出力電流の上記電流制限値を越える偏
差分をその極性とともに検出し、その出力を各相のPWM
パターン発生回路20,30,40内の加算器24へ図示の如き極
性にて印加する。なお、各係数器にて検出される電流の
極性を出力電圧信号の極性と一致させるものとし、ここ
では、例えばモータに流れる方向の電流を正とする。 このようにすると、例えばＵ相において正の電流が流
れてその値が電流制限値以上になると、係数器25はそれ
迄の出力零の状態からこの電流制限値を越える偏差分に
比例した正の信号を出力する。この出力は、電圧指令値
Vu＊自身の極性とは無関係に、負のオフセット分として
加算器24に与えられる。一方、負の方向の電流がその制
限値を越えたときは、電圧指令値Vu＊に対して正のオフ
セット分として与えられる。なお、これはV,W相につい
ても同様である。こうして、電圧指令値が電流偏差とそ
の極性に応じて補正され、これによって従来と同様の電
圧制御を行なうことにより、出力電流を抑制する。 〔発明が解決しようとする問題点〕 しかしながら、上述の第４図に示す第２の従来例回路
では、電圧指令値を、電流制限値からの偏差分で補正す
ることから、電圧指令値の大きさによっては電流制限の
かかり方が不十分となる欠点がある。 第５図は第４図に示す第２の従来例回路の動作をあら
わした動作波形図であって、第５図（イ）は加算器21へ
入力する電圧指令値とキヤリア信号の変化を、第５図
（ロ）はコンパレータ22の出力の変化を、第５図（ハ）
はインバータ１の出力電流の変化を、第５図（ニ）は係
数器25の出力の変化をそれぞれがあらわしている。 この第５図において、電圧指令値とキヤリア信号との
大小関係をコンパレータ22で比較することにより、コン
パレータ22からはトランジスタをオン・オフ動作させる
信号を出力し（第５図（ロ）参照）インバータ出力電流
もそれに従って変化しているが、T1なる時刻にこの出力
電流が係数器25で定めている電流制限値を越えると、こ
の係数器25からはその偏差分に相当する補正信号が出力
され（第５図（ニ）参照）、加算器21へ与えられる電圧
指令値は第５図（イ）の実線で示すように、補正の効果
があらわれて減少する。（第５図（イ）の点線は、係数
器25からの信号による補正がない場合の電圧指令値をあ
らわす。）しかしながら図示のように電圧指令値が大な
る時点では、係数器25からの補正量が十分でないために
コンパレータ22が動作せず、従って出力電流は増加しつ
づけることになり、時刻T2には過電流設定値に到達し、
当該インバータをトリップさせてしまうことになる。 そこでこの発明の目的は、インバータ出力電流が電流
制限値を越えたならば、電圧指令値の大きさに関係なく
電流制限動作が行えるようにすることにある。 〔問題点を解決するための手段〕 このような目的を達成するために、この発明は、各相
の出力電圧指令信号と変調周波数を決めるキヤリア信号
とを各相毎に比較して得られるパルス幅変調信号に基づ
いて各相毎に電圧制御を行う電圧形パルス幅変調制御イ
ンバータにおいて、各相毎にインバータ出力電流が所定
上限値を越えたらそのことをその極性と共に検出し、そ
の極性に対応した一定の大きさの補正信号で当該相の出
力電圧指令信号を補正し、当該相のインバータ出力電流
が所定上限値の下側に設定された下限値以下に減少した
ら当該相の出力電圧指令信号の補正を中止することを特
徴とする。 〔作用〕 この発明によれば、電圧形PWMインバータの出力電流
が所定の上限値を越えたことをその電流の極性とともに
検出し、この検出極性に見合った極性の最大限に大きな
補正電圧で電圧指令信号を補正することにより電流勾配
を減少方向にさせるのであるが、この補正電圧は、出力
電流が上記所定上限値の下側に設定された下限値以下に
なるまで出力しつづけるようにして、当該出力電流が異
常値にまで増加するのも制御するものである。 〔実施例〕 第１図は本発明の実施例を示す回路図であるが、この
第１図に図示の実施例回路では、電流検出器３からのイ
ンバータ出力電流信号を入力する補正電圧発生器26,36,
47があって、その各々の出力を電圧指令値演算回路11か
らの電圧指令値Vu＊,Vv＊,Vw＊に対して図示の如き極性
で加算する加算器24とを設けていることが特徴であっ
て、その他は第４図に示す第２の従来例回路と同じであ
る。なお、PWMパターン発生回路はＵ相だけが具体的に
示されているが（Ｕ相は符号20を参照）、Ｖ相とＷ相に
ついても同様の構成である。 補正電圧発生器26,36,46はヒステリシスを有するコン
パレータまたはこれと同等の機能を有するものであっ
て、電流検出器３からの電流値がその上限設定値以上に
なったことを、電流の極性とともに検出すると、この検
出極性に対応した極性で、かつあらかじめ定められた最
大限の補正電圧を加算器24へ図示の如き極性で印加す
る。なお各補正電圧発生器にて検出される電流の極性を
出力する補正電圧の極性と一致させるものとし、ここで
は、たとえば誘導電動機２へ流れる方向の電流を正とす
る。 このようにすると、たとえばＵ相において正の電流が
流れてその値が所定上限値以上になると、それまで零出
力だった補正電圧発生器26からは大きな値の正の補正電
圧信号を出力するので、電圧指令値vU ＊それ自身の極性
とは無関係に負の補正分として加算器24へ与えられる。
これとは逆に電流方向が負の場合は負の補正電圧信号が
出力されるため、電圧指令値Vu＊に対して正の補正分と
して加算器24へ与えられることとなり、このことはＶ相
とＷ相についても同様である。 電圧指令値に上述のようにして補正が与えられると、
インバータ１の出力電流は減少しはじめる。補正電圧発
生器26はその動作にヒステリシスを持たせてあるので、
前述の上限値よりも下側に設定されている下限値以下に
電流が減少するまでは、補正電圧信号が出力しつづける
ようになっていて、当該インバータ１の出力電流が、前
記の上限値を越えて、このインバータを停止させるよう
な過電流になることを防止している。 第２図は第１図に示す実施例回路における各部の動作
をあらわした動作波形図であって、第２図（イ）は加算
器21へ入力する電圧指令値とキヤリア信号の変化を、第
２図（ロ）はコンパレータ22の出力の変化を、第２図
（ハ）はインバータ１の出力電流の変化を、第２図
（ニ）は補正電圧発生器26の出力の変化をそれぞれがあ
らわしている。 この第２図であきらかのように、T1なる時刻にインバ
ータ１の出力電流が上限値に達すると、大きな補正電圧
が出力され（第５図（ニ）参照）、その結果、加算器21
へ入力する電圧指令値は点線に示す正弦波曲線の一部が
実線で示すように陥没することになるので、コンパレー
タ22の出力が変化（第５図（ロ）参照）するので、出力
電流は減少しはじめ、その値が時刻T2になると下限値に
到達し、補正電圧の出力が零となる。 〔発明の効果〕 この発明によれば、電圧形PWMインバータの出力電流
が所定の上限値に到達すれば、この電流の極性に対応し
た大きな値の補正電圧により電圧指令値を補正し、この
補正は出力電流が所定の下限値に減少するまで継続する
ようにしているので、電圧の大きさには無関係にかつ確
実に電流の実効値を低減させることができる。従ってイ
ンバータの出力電流の波高値を制限でき、当該インバー
タが必要以上に屡々過電流トリップ動作するのを防止で
きる利点を有する。
【図面の簡単な説明】
第１図は本発明の実施例を示す回路図であり、第２図は
第１図に示す実施例回路における各部の動作をあらわし
た動作波形図である。第３図は電圧形PWMインバータの
制御方式の従来例を示す回路図、第４図は第３図に示す
従来例回路を改良した第２の従来例を示す回路図であ
り、第５図は第４図に示す第２の従来例回路の動作をあ
らわした動作波形図である。 １……電圧形PWMインバータ、２……誘導電動機、３…
…電流検出器、10……周波数設定器、11……電圧指令演
算回路、12……キヤリア信号発生器、20,30,40……PWM
パターン発生回路、21,24……加算器、22……コンパレ
ータ、23……反転器、25,35,45……係数器、26,36,46…
…補正電圧発生器。
第１図に示す実施例回路における各部の動作をあらわし
た動作波形図である。第３図は電圧形PWMインバータの
制御方式の従来例を示す回路図、第４図は第３図に示す
従来例回路を改良した第２の従来例を示す回路図であ
り、第５図は第４図に示す第２の従来例回路の動作をあ
らわした動作波形図である。 １……電圧形PWMインバータ、２……誘導電動機、３…
…電流検出器、10……周波数設定器、11……電圧指令演
算回路、12……キヤリア信号発生器、20,30,40……PWM
パターン発生回路、21,24……加算器、22……コンパレ
ータ、23……反転器、25,35,45……係数器、26,36,46…
…補正電圧発生器。
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 昭59−123478（ＪＰ，Ａ)
特開 昭54−161026（ＪＰ，Ａ)
特開 昭59−162791（ＪＰ，Ａ)
特公 昭61−32915（ＪＰ，Ｂ２)
Claims (1)
- (57)【特許請求の範囲】 １．各相の出力電圧指令信号と変調周波数を決めるキヤ
リア信号とを各相毎に比較して得られるパルス幅変調信
号に基づいて各相毎に電圧制御を行う電圧形パルス幅変
調制御インバータにおいて、各相毎にインバータ出力電
流が所定上限値を越えたらそのことをその極性と共に検
出し、その極性に対応した一定の大きさの補正信号で当
該相の出力電圧指令信号を補正し、当該相のインバータ
出力電流が前記所定上限値の下側に設定された下限値以
下に減少したら当該相の出力電圧指令信号の補正を中止
することを特徴とする電圧形パルス幅変調制御インバー
タの電流制限方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62006739A JP2784490B2 (ja) | 1987-01-14 | 1987-01-14 | 電圧形パルス幅変調制御インバータの電流制限方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62006739A JP2784490B2 (ja) | 1987-01-14 | 1987-01-14 | 電圧形パルス幅変調制御インバータの電流制限方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63178770A JPS63178770A (ja) | 1988-07-22 |
| JP2784490B2 true JP2784490B2 (ja) | 1998-08-06 |
Family
ID=11646582
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62006739A Expired - Lifetime JP2784490B2 (ja) | 1987-01-14 | 1987-01-14 | 電圧形パルス幅変調制御インバータの電流制限方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2784490B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04113795A (ja) * | 1990-09-04 | 1992-04-15 | Nec Corp | 有線放送電話交換機 |
| US6900600B2 (en) | 1998-12-11 | 2005-05-31 | Monolithic Power Systems, Inc. | Method for starting a discharge lamp using high energy initial pulse |
| JP5233418B2 (ja) * | 2008-05-29 | 2013-07-10 | 東京電力株式会社 | 電力変換器の制御装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54161026A (en) * | 1978-06-08 | 1979-12-20 | Fuji Electric Co Ltd | Controller for voltage type pulse-width modulation inverter |
| JPS59123478A (ja) * | 1982-12-28 | 1984-07-17 | Toshiba Corp | 電圧形インバ−タの制御装置 |
| JPS59162791A (ja) * | 1983-03-07 | 1984-09-13 | Toshiba Corp | 誘導電動機の速度制御装置 |
| JPS6132915A (ja) * | 1984-07-21 | 1986-02-15 | 李 茂 | 星型の穴あけ陶器製碍子 |
-
1987
- 1987-01-14 JP JP62006739A patent/JP2784490B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63178770A (ja) | 1988-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4767976A (en) | Control system for PWM inverter | |
| JP3291390B2 (ja) | インバータの故障検出方式 | |
| JP2585511B2 (ja) | インバ−タ駆動装置 | |
| JP2003169480A (ja) | 中性点クランプ式電力変換器の制御装置 | |
| JPH11150998A (ja) | インバータ装置 | |
| JP5124899B2 (ja) | モータ制御方法およびその装置 | |
| JP2784490B2 (ja) | 電圧形パルス幅変調制御インバータの電流制限方法 | |
| US4270078A (en) | Method and apparatus for a variable frequency inverter system having commutation fault detection and correction capabilities | |
| JP3353559B2 (ja) | デッドタイム補償装置、デッドタイム補償方法、モータ駆動装置及びモータ駆動方法 | |
| JP3206866B2 (ja) | インバータのデッドタイム補償方法 | |
| JP3248301B2 (ja) | Ｐｗｍ制御インバータの制御回路 | |
| JPH07108097B2 (ja) | パルス幅変調インバ−タの制御装置 | |
| JPH0755055B2 (ja) | 電圧形ｐｗｍインバータの出力電流制限方法 | |
| JPH06351264A (ja) | 交流電動機電流制御方式 | |
| JP2922941B2 (ja) | パルス幅変調形インバータの制御方法 | |
| JP3229898B2 (ja) | 電圧形インバータ装置 | |
| JPH05236794A (ja) | パルス幅変調インバータの制御装置 | |
| JP2682657B2 (ja) | インバータの電流制御装置 | |
| JPH07194137A (ja) | 電力変換装置 | |
| JPH02184292A (ja) | パルス幅変調形インバータ装置 | |
| JPH08275551A (ja) | インバータのデッドタイム補償方法 | |
| JPH04275071A (ja) | Ｇｔｏインバータ装置 | |
| JPH055835Y2 (ja) | ||
| JPS5895983A (ja) | Ｐｗｍインバ−タの保護装置 | |
| JP3166932B2 (ja) | Ｐｗｍ方式電圧形インバータの制御装置 |