JPH08275551A - インバータのデッドタイム補償方法 - Google Patents
インバータのデッドタイム補償方法Info
- Publication number
- JPH08275551A JPH08275551A JP7077534A JP7753495A JPH08275551A JP H08275551 A JPH08275551 A JP H08275551A JP 7077534 A JP7077534 A JP 7077534A JP 7753495 A JP7753495 A JP 7753495A JP H08275551 A JPH08275551 A JP H08275551A
- Authority
- JP
- Japan
- Prior art keywords
- polarity
- current
- inverter
- compensation amount
- dead time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Inverter Devices (AREA)
Abstract
(57)【要約】
【目的】デッドタイム補償のための電流極性判別コンパ
レータに備えられているヒステリシスが及ぼす悪影響を
回避できるようにすることにある。 【構成】ヒステリシスコンパレータ１６は電流極性が変
化する度に±１を出力してタイマ２１をリセットする。
タイマ２１はリセット後一定時間は論理１を出力した後
は論理零となる。タイマ２１の出力と補償量発生ゲイン
１７が出力する補償量Δλとの積を乗算器２２が演算
し、加算器１８はこの積を制御信号λに加算する。又
は、ヒステリシスコンパレータ１６は電流極性が変化す
る度に出力する±１で補償量発生ゲイン１７の出力を±
Δλに変化させ、この値を直流分除去回路３０を介して
加算器１８に与えて制御信号λに加算するが、前記直流
分除去回路３０は入力する±Δλを所定の時定数で減衰
させる。よってヒステリシスコンパレータ１６が電流極
性の変化を検出できない場合は制御信号λに補償量Δλ
を加減算しないから、ヒステリシスが及ぼす悪影響を回
避できる。
レータに備えられているヒステリシスが及ぼす悪影響を
回避できるようにすることにある。 【構成】ヒステリシスコンパレータ１６は電流極性が変
化する度に±１を出力してタイマ２１をリセットする。
タイマ２１はリセット後一定時間は論理１を出力した後
は論理零となる。タイマ２１の出力と補償量発生ゲイン
１７が出力する補償量Δλとの積を乗算器２２が演算
し、加算器１８はこの積を制御信号λに加算する。又
は、ヒステリシスコンパレータ１６は電流極性が変化す
る度に出力する±１で補償量発生ゲイン１７の出力を±
Δλに変化させ、この値を直流分除去回路３０を介して
加算器１８に与えて制御信号λに加算するが、前記直流
分除去回路３０は入力する±Δλを所定の時定数で減衰
させる。よってヒステリシスコンパレータ１６が電流極
性の変化を検出できない場合は制御信号λに補償量Δλ
を加減算しないから、ヒステリシスが及ぼす悪影響を回
避できる。
Description
【０００１】
【産業上の利用分野】この発明は、電圧形パルス幅変調
制御インバータを構成する上下アームの短絡防止用に設
けたデッドタイムが及ぼす悪影響を補償するインバータ
のデッドタイム補償方法に関する。
制御インバータを構成する上下アームの短絡防止用に設
けたデッドタイムが及ぼす悪影響を補償するインバータ
のデッドタイム補償方法に関する。
【０００２】
【従来の技術】図３はパルス幅変調制御インバータの主
回路１相分とその制御回路の従来例を示した回路図であ
る。図３の従来例回路において、絶縁ゲートバイポーラ
トランジスタ（以下ではＩＧＢＴと略記する）４Ｕにフ
リーホィーリングダイオード５Ｕを逆並列接続し、ＩＧ
ＢＴ４Ｘにも同様にフリーホィーリングダイオード５Ｘ
を逆並列接続し、これらを直列に接続すればインバータ
の１相分が形成される。この直列回路に直流電源２を接
続し、ＩＧＢＴ４ＵとＩＧＢＴ４Ｘとを交互にオン・オ
フ動作させれば、両ＩＧＢＴの結合点から負荷６へ交流
電力を供給できるのは周知である。尚、３は平滑コンデ
ンサである。
回路１相分とその制御回路の従来例を示した回路図であ
る。図３の従来例回路において、絶縁ゲートバイポーラ
トランジスタ（以下ではＩＧＢＴと略記する）４Ｕにフ
リーホィーリングダイオード５Ｕを逆並列接続し、ＩＧ
ＢＴ４Ｘにも同様にフリーホィーリングダイオード５Ｘ
を逆並列接続し、これらを直列に接続すればインバータ
の１相分が形成される。この直列回路に直流電源２を接
続し、ＩＧＢＴ４ＵとＩＧＢＴ４Ｘとを交互にオン・オ
フ動作させれば、両ＩＧＢＴの結合点から負荷６へ交流
電力を供給できるのは周知である。尚、３は平滑コンデ
ンサである。
【０００３】このインバータが電圧形パルス幅変調制御
インバータの場合の制御は次のとおりである。即ち、電
流検出器７で検出する当該インバータの出力電流Ｉ
L と、別途に設定する電流指令値Ｉ* との偏差を電流調
節器１１へ入力させると、この電流調節器１１はその入
力偏差を零にする制御信号λを出力する。パルス幅変調
回路（以下ではＰＷＭ回路と略記する）１２は、この制
御信号λとキャリア波発振器１３が出力するキャリア波
Ｃとを入力して両者を比較し、制御信号λがキャリア波
Ｃよりも大なる期間ではＩＧＢＴ４Ｕをオンにし、これ
とは逆に制御信号λよりもキャリア波Ｃが大なる期間で
はＩＧＢＴ４Ｘをオンさせることにより、負荷６へ交流
電力を供給する。ここで、当該インバータから負荷６の
方向へ出力電流ＩL が流れるとき、この電流の極性を正
（＋ＩL ）とし、負荷６からインバータ方向へ出力電流
ＩL が流れる場合の極性を負（−ＩL ）とする。
インバータの場合の制御は次のとおりである。即ち、電
流検出器７で検出する当該インバータの出力電流Ｉ
L と、別途に設定する電流指令値Ｉ* との偏差を電流調
節器１１へ入力させると、この電流調節器１１はその入
力偏差を零にする制御信号λを出力する。パルス幅変調
回路（以下ではＰＷＭ回路と略記する）１２は、この制
御信号λとキャリア波発振器１３が出力するキャリア波
Ｃとを入力して両者を比較し、制御信号λがキャリア波
Ｃよりも大なる期間ではＩＧＢＴ４Ｕをオンにし、これ
とは逆に制御信号λよりもキャリア波Ｃが大なる期間で
はＩＧＢＴ４Ｘをオンさせることにより、負荷６へ交流
電力を供給する。ここで、当該インバータから負荷６の
方向へ出力電流ＩL が流れるとき、この電流の極性を正
（＋ＩL ）とし、負荷６からインバータ方向へ出力電流
ＩL が流れる場合の極性を負（−ＩL ）とする。
【０００４】図４は図３の従来例回路において、出力電
流ＩL が正極性のときの各部の動作を表したタイムチャ
ートであって、図４はＰＷＭ回路１２へ入力する制御
信号λとキャリア波Ｃ、図４はＩＧＢＴ４ＵとＩＧＢ
Ｔ４Ｘの目標とする動作、図４はＩＧＢＴ４Ｕに与え
る動作信号、図４はＩＧＢＴ４Ｘに与える動作信号、
図４はインバータの出力電圧ｖ、をそれぞれが表して
いる。
流ＩL が正極性のときの各部の動作を表したタイムチャ
ートであって、図４はＰＷＭ回路１２へ入力する制御
信号λとキャリア波Ｃ、図４はＩＧＢＴ４ＵとＩＧＢ
Ｔ４Ｘの目標とする動作、図４はＩＧＢＴ４Ｕに与え
る動作信号、図４はＩＧＢＴ４Ｘに与える動作信号、
図４はインバータの出力電圧ｖ、をそれぞれが表して
いる。
【０００５】インバータの上アームと下アームとが同時
にオンするのが所謂アーム短絡であって、アーム短絡が
発生すればスイッチング素子が破損するなどの重大事故
に発展し、インバータは運転を中断せざるをえない。そ
こで、一方のアームがターンオフしてから所定の時間が
経過しなければ他方のアームはターンオンできないよう
にしている。即ち両アームが共にオフである期間を設け
ることにより、アーム短絡の発生を回避しているが、こ
の両アームがオフの期間をデッドタイムと称する。
にオンするのが所謂アーム短絡であって、アーム短絡が
発生すればスイッチング素子が破損するなどの重大事故
に発展し、インバータは運転を中断せざるをえない。そ
こで、一方のアームがターンオフしてから所定の時間が
経過しなければ他方のアームはターンオンできないよう
にしている。即ち両アームが共にオフである期間を設け
ることにより、アーム短絡の発生を回避しているが、こ
の両アームがオフの期間をデッドタイムと称する。
【０００６】図４のタイムチャートで明らかなように、
出力電流ＩL が正極性のときは、前述したデッドタイム
Ｔd の影響で出力電圧ｖが零である期間が目標とする動
作の期間よりも長く、これにより負電圧が増大する電圧
偏差を生じる。図５は図３の従来例回路において出力電
流ＩL が負極性のときの各部の動作を表したタイムチャ
ートであって、図５はＰＷＭ回路１２へ入力する制御
信号λとキャリア波Ｃ、図５はＩＧＢＴ４ＵとＩＧＢ
Ｔ４Ｘの目標とする動作、図５はＩＧＢＴ４Ｕに与え
る動作信号、図５はＩＧＢＴ４Ｘに与える動作信号、
図５はインバータの出力電圧ｖを、それぞれが表して
いるが、この場合は、デッドタイムＴd の影響で出力電
圧ｖが零である期間が目標とする動作の期間よりも短い
から、これにより正電圧が増大する電圧偏差を生じる。
出力電流ＩL が正極性のときは、前述したデッドタイム
Ｔd の影響で出力電圧ｖが零である期間が目標とする動
作の期間よりも長く、これにより負電圧が増大する電圧
偏差を生じる。図５は図３の従来例回路において出力電
流ＩL が負極性のときの各部の動作を表したタイムチャ
ートであって、図５はＰＷＭ回路１２へ入力する制御
信号λとキャリア波Ｃ、図５はＩＧＢＴ４ＵとＩＧＢ
Ｔ４Ｘの目標とする動作、図５はＩＧＢＴ４Ｕに与え
る動作信号、図５はＩＧＢＴ４Ｘに与える動作信号、
図５はインバータの出力電圧ｖを、それぞれが表して
いるが、この場合は、デッドタイムＴd の影響で出力電
圧ｖが零である期間が目標とする動作の期間よりも短い
から、これにより正電圧が増大する電圧偏差を生じる。
【０００７】デッドタイムに起因する前述の電圧偏差
は、インバータの出力周波数が低い場合はあまり問題に
ならないが、周波数が高くなると電流歪みが大きくな
り、制御性能に大きな影響を及ぼすことになる。図６は
デッドタイムの補償によりインバータ出力電圧に生じる
歪みを抑制する回路の従来例を示した回路図であるが、
この回路図に図示の電流調節器１１，ＰＷＭ回路１２，
キャリア波発振器１３，及び点弧パルス発生器１４の名
称・用途・機能は、図３で既述の従来例回路の場合と同
じであるから、これらの説明は省略する。
は、インバータの出力周波数が低い場合はあまり問題に
ならないが、周波数が高くなると電流歪みが大きくな
り、制御性能に大きな影響を及ぼすことになる。図６は
デッドタイムの補償によりインバータ出力電圧に生じる
歪みを抑制する回路の従来例を示した回路図であるが、
この回路図に図示の電流調節器１１，ＰＷＭ回路１２，
キャリア波発振器１３，及び点弧パルス発生器１４の名
称・用途・機能は、図３で既述の従来例回路の場合と同
じであるから、これらの説明は省略する。
【０００８】図６の従来例回路において、ヒステリシス
コンパレータ１６は電流指令値Ｉ*の極性を判別する。
即ち、電流指令値Ｉ* が正極性ならばヒステリシスコン
パレータ１６は＋１を出力し、負極性ならば−１を出力
する。補償量発生ゲイン１７は、ヒステリシスコンパレ
ータ１６が出力する±１を補償量Δλ倍しているので、
その出力は±Δλである。加算器１８は電流調節器１１
が出力する制御信号λと補償量Δλとを加算し又は減算
し、その加減算結果をＰＷＭ回路１２へ出力する。
コンパレータ１６は電流指令値Ｉ*の極性を判別する。
即ち、電流指令値Ｉ* が正極性ならばヒステリシスコン
パレータ１６は＋１を出力し、負極性ならば−１を出力
する。補償量発生ゲイン１７は、ヒステリシスコンパレ
ータ１６が出力する±１を補償量Δλ倍しているので、
その出力は±Δλである。加算器１８は電流調節器１１
が出力する制御信号λと補償量Δλとを加算し又は減算
し、その加減算結果をＰＷＭ回路１２へ出力する。
【０００９】ここで電流指令値Ｉ* の極性を判別するコ
ンパレータ１６にヒステリシスをもたせているのは、電
流指令値Ｉ* にノイズやリップルなどが重畳されたとき
に、その出力が＋１と−１とを急速に繰り返す（チャタ
リングと言う）のを防止するのと、必要に応じて補償量
Δλの極性を切り換えるタイミングを調整できるように
するためである。
ンパレータ１６にヒステリシスをもたせているのは、電
流指令値Ｉ* にノイズやリップルなどが重畳されたとき
に、その出力が＋１と−１とを急速に繰り返す（チャタ
リングと言う）のを防止するのと、必要に応じて補償量
Δλの極性を切り換えるタイミングを調整できるように
するためである。
【００１０】図７は図６の従来例回路において出力電流
ＩL が正極性のときの各部の動作を表したタイムチャー
トであって、図７はＰＷＭ回路１２へ入力する制御信
号λとキャリア波Ｃと補償量Δλ、図７はＩＧＢＴ４
ＵとＩＧＢＴ４Ｘの目標とする動作、図７は補償量Δ
λを与えた後のＩＧＢＴ４ＵとＩＧＢＴ４Ｘの目標とす
る動作、図７はＩＧＢＴ４Ｕに与える動作信号、図７
はＩＧＢＴ４Ｘに与える動作信号、図７はインバー
タの出力電圧ｖ、をそれぞれが表している。
ＩL が正極性のときの各部の動作を表したタイムチャー
トであって、図７はＰＷＭ回路１２へ入力する制御信
号λとキャリア波Ｃと補償量Δλ、図７はＩＧＢＴ４
ＵとＩＧＢＴ４Ｘの目標とする動作、図７は補償量Δ
λを与えた後のＩＧＢＴ４ＵとＩＧＢＴ４Ｘの目標とす
る動作、図７はＩＧＢＴ４Ｕに与える動作信号、図７
はＩＧＢＴ４Ｘに与える動作信号、図７はインバー
タの出力電圧ｖ、をそれぞれが表している。
【００１１】図７で明らかなように、補償量Δλとして
は、デッドタイムＴd の半分の時間を補正する値を選定
する。電流指令値Ｉ* が正極性のときに前述により選定
した補償量Δλを制御信号λに加算すれば、ＩＧＢＴ４
Ｘの動作信号幅（図７参照）は目標とする動作幅（図
７参照）と同じになる。その結果出力電圧ｖもＩＧＢ
Ｔ４Ｘの動作幅と同じになり、デッドタイムＴd に起因
する電圧歪みを補償することができる。
は、デッドタイムＴd の半分の時間を補正する値を選定
する。電流指令値Ｉ* が正極性のときに前述により選定
した補償量Δλを制御信号λに加算すれば、ＩＧＢＴ４
Ｘの動作信号幅（図７参照）は目標とする動作幅（図
７参照）と同じになる。その結果出力電圧ｖもＩＧＢ
Ｔ４Ｘの動作幅と同じになり、デッドタイムＴd に起因
する電圧歪みを補償することができる。
【００１２】図８は図６の従来例回路において出力電流
ＩL が負極性のときの各部の動作を表したタイムチャー
トであって、図８はＰＷＭ回路１２へ入力する制御信
号λとキャリア波Ｃと補償量Δλ、図８はＩＧＢＴ４
ＵとＩＧＢＴ４Ｘの目標とする動作、図８は補償量Δ
λを与えた後のＩＧＢＴ４ＵとＩＧＢＴ４Ｘの目標とす
る動作、図８はＩＧＢＴ４Ｕに与える動作信号、図８
はＩＧＢＴ４Ｘに与える動作信号、図８はインバー
タの出力電圧ｖ、をそれぞれが表しており、制御信号λ
から補償量Δλを差し引くことにより、出力電流ＩL が
負極性の場合に、デッドタイムＴd に起因する電圧歪み
を補償することができる。
ＩL が負極性のときの各部の動作を表したタイムチャー
トであって、図８はＰＷＭ回路１２へ入力する制御信
号λとキャリア波Ｃと補償量Δλ、図８はＩＧＢＴ４
ＵとＩＧＢＴ４Ｘの目標とする動作、図８は補償量Δ
λを与えた後のＩＧＢＴ４ＵとＩＧＢＴ４Ｘの目標とす
る動作、図８はＩＧＢＴ４Ｕに与える動作信号、図８
はＩＧＢＴ４Ｘに与える動作信号、図８はインバー
タの出力電圧ｖ、をそれぞれが表しており、制御信号λ
から補償量Δλを差し引くことにより、出力電流ＩL が
負極性の場合に、デッドタイムＴd に起因する電圧歪み
を補償することができる。
【００１３】
【発明が解決しようとする課題】前述したように、デッ
ドタイムによる出力電圧の歪みは、制御信号λに補償量
Δλを加算又は減算することで解消できるが、そのため
には電流指令値Ｉ* （又は出力電流ＩL ）の極性判別が
必要であるが、極性判別用のコンパレータ１６にはチャ
タリングの防止や極性切り換えタイミングの調整のため
にヒステリシスを備える必要があることも既に述べた。
ドタイムによる出力電圧の歪みは、制御信号λに補償量
Δλを加算又は減算することで解消できるが、そのため
には電流指令値Ｉ* （又は出力電流ＩL ）の極性判別が
必要であるが、極性判別用のコンパレータ１６にはチャ
タリングの防止や極性切り換えタイミングの調整のため
にヒステリシスを備える必要があることも既に述べた。
【００１４】ところで、電流指令値Ｉ* 又は出力電流Ｉ
L が零に近い微小値であって、ヒステリシスコンパレー
タ１６が備えているヒステリシスよりも小さい領域にあ
る場合は、この微小領域で電流の極性が切り換わってい
てもヒステリシスコンパレータ１６の出力は変化しない
ことがある。ヒステリシスコンパレータ１６の出力が変
化しなければ、補償量Δλは正極性か負極性のいずれか
の状態を継続することになる。このことは、本来正負で
対称の交流パルス幅変調制御信号λに直流分が重畳した
ことになるので、当該パルス幅変調制御インバータの出
力側に接続する変圧器を偏磁させたり、インバータの制
御に悪影響を与えるなどの不都合を生じる。
L が零に近い微小値であって、ヒステリシスコンパレー
タ１６が備えているヒステリシスよりも小さい領域にあ
る場合は、この微小領域で電流の極性が切り換わってい
てもヒステリシスコンパレータ１６の出力は変化しない
ことがある。ヒステリシスコンパレータ１６の出力が変
化しなければ、補償量Δλは正極性か負極性のいずれか
の状態を継続することになる。このことは、本来正負で
対称の交流パルス幅変調制御信号λに直流分が重畳した
ことになるので、当該パルス幅変調制御インバータの出
力側に接続する変圧器を偏磁させたり、インバータの制
御に悪影響を与えるなどの不都合を生じる。
【００１５】そこでこの発明の目的は、デッドタイム補
償のための電流極性判別コンパレータに備えられている
ヒステリシスが及ぼす悪影響を回避できるようにするこ
とにある。
償のための電流極性判別コンパレータに備えられている
ヒステリシスが及ぼす悪影響を回避できるようにするこ
とにある。
【００１６】
【課題を解決するための手段】前記の目的を達成するた
めに、この発明のインバータのデッドタイム補償方法
は、キャリア波と制御信号との大小関係に対応して上側
アームと下側アームとを交互にオン・オフさせて直流を
交流に変換する際に、前記上下アームが同時にオンとな
るのを防止するデッドタイムを設けている電圧形インバ
ータで、その出力電流の極性，又はその電流指令信号の
極性を所定のヒステリシス幅をもって検出し、この検出
極性に対応して前記制御信号に補償量を加算又は減算す
るインバータのデッドタイム補償方法において、所定の
ヒステリシス幅をもって検出する出力電流又は電流指令
信号の前記極性が所定時間経過しても切り換わらないと
きは、前記補償量を零にするものとする。
めに、この発明のインバータのデッドタイム補償方法
は、キャリア波と制御信号との大小関係に対応して上側
アームと下側アームとを交互にオン・オフさせて直流を
交流に変換する際に、前記上下アームが同時にオンとな
るのを防止するデッドタイムを設けている電圧形インバ
ータで、その出力電流の極性，又はその電流指令信号の
極性を所定のヒステリシス幅をもって検出し、この検出
極性に対応して前記制御信号に補償量を加算又は減算す
るインバータのデッドタイム補償方法において、所定の
ヒステリシス幅をもって検出する出力電流又は電流指令
信号の前記極性が所定時間経過しても切り換わらないと
きは、前記補償量を零にするものとする。
【００１７】又は、所定のヒステリシス幅をもって検出
する出力電流又は電流指令信号の前記極性が切り換わる
たびに、前記補償量の直流分を所定の時定数で減衰させ
るものとする。
する出力電流又は電流指令信号の前記極性が切り換わる
たびに、前記補償量の直流分を所定の時定数で減衰させ
るものとする。
【００１８】
【作用】この発明は、電流極性判別用のヒステリシスを
備えたコンパレータが出力する信号の変化を監視して、
一定時間継続して出力信号が変化しないときは制御信号
λに加算する補償量Δλを零にして、制御信号λに直流
分が重畳する恐れを回避する。又は、前記ヒステリシス
を備えたコンパレータの出力信号が変化するたびに前記
補償量Δλの直流分を所定の時定数に従って減衰させる
ことにより、前記コンパレータの出力信号が長時間変化
しない場合に、制御信号λに直流分が重畳する恐れを回
避する。
備えたコンパレータが出力する信号の変化を監視して、
一定時間継続して出力信号が変化しないときは制御信号
λに加算する補償量Δλを零にして、制御信号λに直流
分が重畳する恐れを回避する。又は、前記ヒステリシス
を備えたコンパレータの出力信号が変化するたびに前記
補償量Δλの直流分を所定の時定数に従って減衰させる
ことにより、前記コンパレータの出力信号が長時間変化
しない場合に、制御信号λに直流分が重畳する恐れを回
避する。
【００１９】
【実施例】図１は本発明の第１実施例を表した回路図で
あるが、この第１実施例回路に使用している電流調節器
１１，ＰＷＭ回路１２，キャリア波発振器１３，点弧パ
ルス発生器１４，ヒステリシスコンパレータ１６，補償
量発生ゲイン１７，及び加算器１８の名称・用途・機能
は、図６で既述の従来例回路の場合と同じであるから、
これらの説明は省略する。
あるが、この第１実施例回路に使用している電流調節器
１１，ＰＷＭ回路１２，キャリア波発振器１３，点弧パ
ルス発生器１４，ヒステリシスコンパレータ１６，補償
量発生ゲイン１７，及び加算器１８の名称・用途・機能
は、図６で既述の従来例回路の場合と同じであるから、
これらの説明は省略する。
【００２０】図１の第１実施例回路は、ヒステリシスコ
ンパレータ１６からの信号を入力して論理１信号か論理
零信号を出力するタイマ２１と、補償量発生ゲイン１７
の出力信号とタイマ２１の出力信号との積を演算する乗
算器２２が、図６で既述の従来例回路に付加されてお
り、その動作は次のとおりである。即ち、ヒステリシス
コンパレータ１６は電流指令値Ｉ* の極性に対応して＋
１か−１を出力するが、タイマ２１はこれをリセット信
号として入力し、リセット信号入力時点から所定時間を
経過するまでは論理１信号を乗算器２２へ出力するが、
所定時間経過後の出力は論理零信号となる。よって乗算
器２２は、電流指令値Ｉ* の極性が変化してから所定時
間を経過するまでは、加算器１８へ電流指令値Ｉ* の極
性に対応して＋Δλか−Δλを出力するが、電流指令値
Ｉ* の極性が長時間（タイマ２１で設定した時間）変化
しない場合の出力は零となる。
ンパレータ１６からの信号を入力して論理１信号か論理
零信号を出力するタイマ２１と、補償量発生ゲイン１７
の出力信号とタイマ２１の出力信号との積を演算する乗
算器２２が、図６で既述の従来例回路に付加されてお
り、その動作は次のとおりである。即ち、ヒステリシス
コンパレータ１６は電流指令値Ｉ* の極性に対応して＋
１か−１を出力するが、タイマ２１はこれをリセット信
号として入力し、リセット信号入力時点から所定時間を
経過するまでは論理１信号を乗算器２２へ出力するが、
所定時間経過後の出力は論理零信号となる。よって乗算
器２２は、電流指令値Ｉ* の極性が変化してから所定時
間を経過するまでは、加算器１８へ電流指令値Ｉ* の極
性に対応して＋Δλか−Δλを出力するが、電流指令値
Ｉ* の極性が長時間（タイマ２１で設定した時間）変化
しない場合の出力は零となる。
【００２１】図２は本発明の第２実施例を表した回路図
であるが、この第２実施例回路に使用している電流調節
器１１，ＰＷＭ回路１２，キャリア波発振器１３，点弧
パルス発生器１４，ヒステリシスコンパレータ１６，補
償量発生ゲイン１７，及び加算器１８の名称・用途・機
能は、図６で既述の従来例回路の場合と同じであるか
ら、これらの説明は省略する。
であるが、この第２実施例回路に使用している電流調節
器１１，ＰＷＭ回路１２，キャリア波発振器１３，点弧
パルス発生器１４，ヒステリシスコンパレータ１６，補
償量発生ゲイン１７，及び加算器１８の名称・用途・機
能は、図６で既述の従来例回路の場合と同じであるか
ら、これらの説明は省略する。
【００２２】図２の第２実施例回路は、補償量発生ゲイ
ン１７の後段に直流分除去回路３０を設け、その出力を
加算器１８へ与える。ここで直流分除去回路３０は積分
器３１と減算器３２とで構成しており、ヒステリシスコ
ンパレータ１６が電流指令値Ｉ* の極性変更を検出した
時点では、加算器１８には直流分除去回路３０から±Δ
λが入力するが、時間の経過と共に積分器３１で設定す
る時定数に従ってこの値は減衰し、遂には零になる。
ン１７の後段に直流分除去回路３０を設け、その出力を
加算器１８へ与える。ここで直流分除去回路３０は積分
器３１と減算器３２とで構成しており、ヒステリシスコ
ンパレータ１６が電流指令値Ｉ* の極性変更を検出した
時点では、加算器１８には直流分除去回路３０から±Δ
λが入力するが、時間の経過と共に積分器３１で設定す
る時定数に従ってこの値は減衰し、遂には零になる。
【００２３】
【発明の効果】電圧形インバータでは、上下アームの短
絡防止用に設定したデッドタイムの影響のために、出力
電圧に歪みを生じる。そこで電流極性に対応して制御信
号λに補償量Δλを加算又は減算して前記デッドタイム
の影響を除去しようとするのであるが、電流極性の判別
には、ノイズやリップルによるチャタリングを排除する
ためにヒステリシスを備えたコンパレータを使用する。
しかしこのヒステリシスが微小電流の極性判別を困難に
する。そこで本発明は、前記ヒステリシスコンパレータ
が所定時間継続して極性の変化を検出しないときは、前
記補償量Δλを強制的に零にする。又は前記ヒステリシ
スコンパレータが極性変化を検出した時点から所定の時
定数に従って前記補償量Δλを減衰させることにより、
制御信号λに直流分が重畳される恐れを回避する。これ
により、インバータの出力側に接続される変圧器が偏磁
したり、制御に悪影響がでる恐れを回避できる効果が得
られる。
絡防止用に設定したデッドタイムの影響のために、出力
電圧に歪みを生じる。そこで電流極性に対応して制御信
号λに補償量Δλを加算又は減算して前記デッドタイム
の影響を除去しようとするのであるが、電流極性の判別
には、ノイズやリップルによるチャタリングを排除する
ためにヒステリシスを備えたコンパレータを使用する。
しかしこのヒステリシスが微小電流の極性判別を困難に
する。そこで本発明は、前記ヒステリシスコンパレータ
が所定時間継続して極性の変化を検出しないときは、前
記補償量Δλを強制的に零にする。又は前記ヒステリシ
スコンパレータが極性変化を検出した時点から所定の時
定数に従って前記補償量Δλを減衰させることにより、
制御信号λに直流分が重畳される恐れを回避する。これ
により、インバータの出力側に接続される変圧器が偏磁
したり、制御に悪影響がでる恐れを回避できる効果が得
られる。
【図１】本発明の第１実施例を表した回路図
【図２】本発明の第２実施例を表した回路図
【図３】パルス幅変調制御インバータの主回路１相分と
その制御回路の従来例を示した回路図
その制御回路の従来例を示した回路図
【図４】図３の従来例回路において出力電流ＩL が正極
性のときの各部の動作を表したタイムチャート
性のときの各部の動作を表したタイムチャート
【図５】図３の従来例回路において出力電流ＩL が負極
性のときの各部の動作を表したタイムチャート
性のときの各部の動作を表したタイムチャート
【図６】デッドタイムの補償によりインバータ出力電圧
に生じる歪みを抑制する回路の従来例を示した回路図
に生じる歪みを抑制する回路の従来例を示した回路図
【図７】図６の従来例回路において出力電流ＩL が正極
性のときの各部の動作を表したタイムチャート
性のときの各部の動作を表したタイムチャート
【図８】図６の従来例回路において出力電流ＩL が負極
性のときの各部の動作を表したタイムチャート
性のときの各部の動作を表したタイムチャート
２ 直流電源 ４Ｕ，４Ｘ ＩＧＢＴ ７ 電流検出器 １１ 電流調節器 １２ ＰＷＭ回路 １３ キャリア波発振器 １４ 点弧パルス発生器 １６ ヒステリシスコンパレータ １７ 補償量発生ゲイン １８ 加算器 ２１ タイマ ２２ 乗算器 ３０ 直流分除去回路 ３１ 積分器 ３２ 減算器
Claims (2)
- 【請求項１】キャリア波と制御信号との大小関係に対応
して上側アームと下側アームとを交互にオン・オフさせ
て直流を交流に変換する際に、前記上下アームが同時に
オンとなるのを防止するデッドタイムを設けている電圧
形インバータで、その出力電流の極性，又はその電流指
令信号の極性を所定のヒステリシス幅をもって検出し、
この検出極性に対応して前記制御信号に補償量を加算又
は減算するインバータのデッドタイム補償方法におい
て、 所定のヒステリシス幅をもって検出する出力電流又は電
流指令信号の前記極性が所定時間経過しても切り換わら
ないときは、前記補償量を零にすることを特徴とするイ
ンバータのデッドタイム補償方法。 - 【請求項２】キャリア波と制御信号との大小関係に対応
して上側アームと下側アームとを交互にオン・オフさせ
て直流を交流に変換する際に、前記上下アームが同時に
オンとなるのを防止するデッドタイムを設けている電圧
形インバータで、その出力電流の極性，又はその電流指
令信号の極性を所定のヒステリシス幅をもって検出し、
この検出極性に対応して前記制御信号に補償量を加算又
は減算するインバータのデッドタイム補償方法におい
て、 所定のヒステリシス幅をもって検出する出力電流又は電
流指令信号の前記極性が切り換わるたびに、前記補償量
の直流分を所定の時定数で減衰させることを特徴とする
インバータのデッドタイム補償方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7077534A JPH08275551A (ja) | 1995-04-03 | 1995-04-03 | インバータのデッドタイム補償方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7077534A JPH08275551A (ja) | 1995-04-03 | 1995-04-03 | インバータのデッドタイム補償方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08275551A true JPH08275551A (ja) | 1996-10-18 |
Family
ID=13636658
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7077534A Pending JPH08275551A (ja) | 1995-04-03 | 1995-04-03 | インバータのデッドタイム補償方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08275551A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100662748B1 (ko) * | 2005-05-11 | 2007-01-02 | 엘에스산전 주식회사 | 전압형 ｐｗｍ 인버터의 데드 타임으로 인한 출력 전압편차 추정 방법 |
| CN103186152A (zh) * | 2011-12-29 | 2013-07-03 | 比亚迪股份有限公司 | 滞环比较控制方法 |
| CN111030184A (zh) * | 2019-12-28 | 2020-04-17 | 新风光电子科技股份有限公司 | 一种并网逆变器与矢量控制中死区补偿方法 |
-
1995
- 1995-04-03 JP JP7077534A patent/JPH08275551A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100662748B1 (ko) * | 2005-05-11 | 2007-01-02 | 엘에스산전 주식회사 | 전압형 ｐｗｍ 인버터의 데드 타임으로 인한 출력 전압편차 추정 방법 |
| CN103186152A (zh) * | 2011-12-29 | 2013-07-03 | 比亚迪股份有限公司 | 滞环比较控制方法 |
| CN111030184A (zh) * | 2019-12-28 | 2020-04-17 | 新风光电子科技股份有限公司 | 一种并网逆变器与矢量控制中死区补偿方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100221811B1 (ko) | 전력 변환기 | |
| EP0672317B1 (en) | Closed loop pulse width modulator inverter with volt-seconds feedback control | |
| CN112005482A (zh) | 三电平电力变换装置、三电平电力变换装置的控制方法及存储介质 | |
| JP3681941B2 (ja) | 電源高調波抑制装置 | |
| US11368019B2 (en) | Active filter device and air conditioner | |
| JPH08275551A (ja) | インバータのデッドタイム補償方法 | |
| JPH1014251A (ja) | 無停電電源装置の制御回路 | |
| JPH04236171A (ja) | インバータの出力電圧波形歪み抑制法 | |
| JP2000014163A (ja) | 過電流保護機能付分散型電源装置 | |
| JP2676937B2 (ja) | 高調波補償装置 | |
| JP2784490B2 (ja) | 電圧形パルス幅変調制御インバータの電流制限方法 | |
| JPH09200956A (ja) | 交直変換装置の高調波抑制協調制御装置 | |
| JPH07108097B2 (ja) | パルス幅変調インバ−タの制御装置 | |
| JP3213444B2 (ja) | インバータの単独運転検出方法 | |
| JP3480085B2 (ja) | デッドタイム補償回路 | |
| JPH02184292A (ja) | パルス幅変調形インバータ装置 | |
| JP2946370B2 (ja) | パルス幅変調インバータの制御装置 | |
| JP3210200B2 (ja) | 電力変換方法 | |
| JPH04275071A (ja) | Ｇｔｏインバータ装置 | |
| JPH1094258A (ja) | インバータの並列制御装置 | |
| JP2004266893A (ja) | 無停電電源装置 | |
| JPH07312875A (ja) | 電圧形インバータのｐｗｍ信号演算装置 | |
| JPH1169820A (ja) | 無停電電源装置 | |
| JPH11215849A (ja) | パルス幅変調電力変換装置 | |
| JPH0634582B2 (ja) | インバータの並列運転制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A072 | Dismissal of procedure |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20040316 |