JP2946370B2 - パルス幅変調インバータの制御装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、パルス幅変調インバ
ータの制御装置、特に交流電動機の可変速駆動に使用さ
れるパルス幅変調インバータの出力電圧歪の発生の防止
に関するものである。

【０００２】

【従来の技術】パルス幅変調インバータにおいては、各
相の正側及び負側即ち、上下アームのスイッチング素子
のいずれか一方がオンとなるように動作して出力電圧を
制御している。しかしながら、スイッチング素子にはタ
ーンオフ時間の遅れがあり、実際のインバータでは上下
アームの短絡事故防止という観点からオン信号の立ち上
がり部分を一定期間（以下、短絡防止時間、Ｔｄと称す
る）だけ遅らせる方法がとられている。この短絡防止時
間により、インバータの出力電圧に歪を生じ、交流電動
機の駆動時においては、不安定現象、トルク脈動、磁気
騒音の増加、電動機出力の減少などさまざまな問題点を
生じる。

【０００３】ここで、短絡防止時間に基づく出力電圧誤
差について説明する。図５にインバータの一相分につい
て示す。いま、三角波比較方式によるパルス幅変調制御
を行うとすると、この時の出力電圧Ｖｕは、Ｔｄ＝０の
場合には図６（ａ）のようになる。次に、Ｔｄを設けた
場合を考える。上アーム主スイッチング素子Ｔｕ^- →下
アーム主スイッチング素子Ｔｕ⁺ の転流時にＴｕ^- がオ
フすると、ｉｕ＜０であれば直ちに上アーム還流ダイオ
ードＤｕ⁺ がオンするので、Ｖｕの波形はＴｄ＝０の場
合と変わりない。しかし、ｉｕ＞０の時はＴｕ⁺ が設定
されたＴｄだけ遅れてオンするまで下アーム還流ダイオ
ードＤｕ^- がオンとなるため出力電圧に誤差を生じる。

【０００４】一方、Ｔｕ⁺ →Ｔｕ^- の転流時には、ｉｕ
＜０の場合に同様の誤差を発生する。

【０００５】このようなＴｄに基づく誤差電圧を図示す
ると、図６（ｃ）のようになる。ここで、誤差電圧の振
幅は±Ｖｄｃ（直流母線電圧）、幅はＴｄであり、三角
波キャリア１サイクル当り１回の割合で発生する。

【０００６】したがって、交流電動機への影響を見る
と、図６（ｃ）に破線で示すように、振幅がＴｄ＊ｆｃ
＊Ｖｄｃ（ここで、ｆｃは三角波キャリアのキャリア周
波数）の方形波が誤差電圧の形で電動機に加わることに
なる。実際のインバータ出力電圧の時間平均は図６
（ｄ）のようにＴｄ＝０の場合は元の出力電圧指令に一
致した破線となり、Ｔｄを設定した場合には実線で示す
ような歪波形となる。

【０００７】この短絡防止時間による出力電圧歪を補償
するものとして、図４に示す如く特開昭６０−１３９１
９５号公報に示されたものがある。

【０００８】この図４の従来のパルス幅変調インバータ
の制御装置において、１は交流電動機、２はインバータ
出力電流を検出するための電流検出器、３はトランジス
タ等のスイッチング素子あるいはダイオードなどで構成
されるパルス幅変調インバータ、４はインバータ出力電
圧の指令信号を出力するインバータ出力電圧指令回路、
５はパルス幅変調のための搬送波信号を発生する搬送波
信号発生器、６はスイッチング素子を駆動するためのス
イッチング素子駆動回路、７は加算器１１からの信号と
搬送波信号発生器５からの信号とを比較し、インバータ
の各相のオン、オフ信号を作成する比較器、８は電流検
出器の出力に応じた信号を出力する電流極性検出器であ
る。

【０００９】次に、図４の動作について説明する。電流
極性検出器８から、電流検出器２で検出したインバータ
出力電流の極性に応じた上下アームの短絡防止時間を有
するオン、オフ信号のパルス幅の減少分を補正する信号
が出力される。この信号は、インバータ出力電圧指令回
路４から出力された正弦波信号と加算器１１によって加
算され、さらに比較器７によって搬送波信号発生器５か
ら出力された信号と比較される。ここで、電流極性検出
器８の出力はインバータ出力電流の極性と同極性とな
り、その大きさはＴｄ＊ｆｃ＊Ｖｄｃとなる。つまり、
図７（ｂ）に示すように出力電圧誤差を打ち消すような
信号となり、実際の出力電圧は元の出力電圧指令に一致
する。

【００１０】

【発明が解決しようとする課題】しかし、上記の図４に
示す従来のパルス幅変調インバータの制御装置では電圧
飽和領域付近に対する処理が考えられておらず、電圧飽
和領域付近では短絡防止時間による出力電圧歪を補償で
きないという問題点があった。

【００１１】つまり、図８に示すように、出力電圧指令
の振幅が大きくなり、加算器１１の出力が搬送波の振幅
を越えた場合、主スイッチング素子が搬送波１周期を越
えて導通状態となり、出力電圧指令及び電流が正の領域
では図８（ｂ）のＡで示す分だけ実際の電圧が元の指令
に対して大きく出力されてしまう。また、出力電圧指令
及び電流が負の領域では図８（ｂ）のＢで示す分だけ実
際の電圧が元の指令に対して負の方向に大きく出力され
てしまう。これにより、実際の出力電圧は図８（ｃ）に
示すように歪んだ波形となってしまう。

【００１２】この発明は上記のような問題点を解決する
ためになされたもので、交流電動機の可変速駆動に使用
されるパルス幅変調インバータにおいて、電圧飽和領域
付近においても短絡防止時間による出力電圧歪の発生を
防止することができるパルス幅変調インバータの制御装
置を得ることを目的とする。

【００１３】

【課題を解決するための手段】この発明に係るパルス幅
変調インバータの制御装置はパルス幅変調インバータの
出力電流を検出する電流検出器と、電流検出器の検出し
た出力電流の極性に応じた上下アームのオン、オフ信号
の減少分を補正する信号を出力する電流極性検出器と、
搬送波発生器から出力された搬送波信号の振幅を検出す
る搬送波振幅検出器と、上記電流極性検出器の出力信号
と上記指令信号との加算値から補償信号を減算して上記
比較器に出力する出力電圧補正回路とを備え、上記補償
信号は、上記減算値と上記搬送波振幅検出器から出力さ
れた搬送波信号の振幅を比較し、上記減算値が搬送波信
号の振幅を越えた場合にその振幅と上記指令信号との差
を少なくとも搬送波周期以上の期間において蓄積し、そ
れに応じた補償信号として生成するようにしたものであ
る。

【００１４】

【作用】この発明においては、電流検出器の検出した出
力電流の極性に応じた上下アームのオン、オフ信号の減
少分を補正する信号を出力する電流極性検出器と、電流
極性検出器の出力信号とインバータ出力電圧指令回路か
らの指令信号との加算値から補償信号を減算して比較器
に出力する出力電圧補正回路とを設け、上記補償信号
は、上記減算値と搬送波振幅検出器から出力された搬送
波信号の振幅を比較し、その減算値が搬送波信号の振幅
を越えた場合にその振幅と上記指令信号との差を少なく
とも搬送波周期以上の期間において蓄積し、それに応じ
た補償信号として生成するようにしたから、平均的に元
のインバータ出力電圧の指令値と実際の出力電圧が一致
し、電圧飽和領域付近においても出力電圧歪が補正され
る。

【００１５】

【実施例】以下、この発明の実施例を図面とともに説明
する。

【００１６】図１はこの発明の一実施例の全体構成を示
すブロック図である。図１において、１は交流電動機、
２はインバータ出力電流を検出するための電流検出器、
３はトランジスタ等のスイッチング素子あるいはダイオ
ードなどで構成されるパルス幅変調インバータ、４はイ
ンバータ出力電圧の指令信号を出力するインバータ出力
電圧指令回路、５はパルス幅変調のための搬送波信号を
発生する搬送波信号発生器、６はスイッチング素子を駆
動するためのスイッチング素子駆動回路、７は出力電圧
補正回路１０からの信号と搬送波信号発生器５からの信
号とを比較し、インバータの各相の短絡防止時間を有す
るオン、オフ信号を作成する比較器、８は電流検出器の
出力に応じた信号を出力する電流極性検出器、９は搬送
波信号の振幅を検出する搬送波振幅検出器であり、従来
例と同一符号は同じものを示す。

【００１７】図２は、上述した出力電圧補正回路１０の
詳細な構成を示すブロック図である。図２において、出
力電圧補正回路１０は、インバータ出力電圧指令回路４
に接続された入力端子１０１と、電流極性検出器８に接
続された入力端子１０２と、搬送波振幅検出器９に接続
された入力端子１０３と、搬送波信号発生器５に接続さ
れた入力端子１２０と、加算器１０４と、減算器１０５
〜１０８と、比較器１０９と、入力信号切換器１１０
と、積分器１１１と、サンプルホールド回路１２１と、
比較器７に接続された出力端子１１２とから構成されて
いる。

【００１８】ここで、実施例の動作の説明に移る前に、
この発明による電圧飽和領域付近での出力電圧歪の補正
原理について説明しておく。図３の（ａ）〜（ｅ）は、
この発明の動作原理を説明するため、出力電圧補正回路
１０の各部波形を示した図で、電圧飽和付近のみ拡大し
て示している。図３のイの領域では、図３の（ａ）に示
すように相電流が正の場合、元の出力電圧指令に対して
Ｔｄ：ｆｃ＊Ｖｄｃだけ補正電圧が加算されて出力され
る。しかし、短絡防止時間により実際の出力電圧はＴｄ
＊ｆｃ＊Ｖｄｃだけ小さくなるため、結果としてもとの
出力電圧指令と一致する。ここのイの領域における動作
は従来例と同一である。

【００１９】次に、図３の領域ロにおいては、元の出力
電圧指令に対してＴｄ＊ｆｃ＊Ｖｄｃだけ補正電圧を加
算すると、その結果は搬送波の振幅を越える。この場
合、主スイッチング素子が搬送波１周期を越えて導通状
態となり、短絡防止時間による出力電圧の減少がなくな
り搬送波の振幅に相当する電圧が出力されてしまう。つ
まり、搬送波の振幅からＴｄ＊ｆｃ＊Ｖｄｃの範囲の電
圧は出力不可能である。そこで、この発明ではこの誤差
分を積分器で保持しておき、つぎの搬送波周期で補正を
行なう。つまり、図３の（ｂ）に示すように、ａはａ′
で、ｂはｂ′で、ｃはｃ′で補正する。さらに、ｄは次
の搬送波周期で補正を行おうとしても、その結果として
補正された出力電圧指令が搬送波の振幅を越えてしまう
ため、積分器に蓄積されたままとなり、つぎのｅと併せ
てｅ′で補正される。同様にして、ｆ〜ｉまでの誤差電
圧がｉ′で補正される。また、元の出力電圧指令が負方
向に大きくなり、搬送波の振幅を越えた場合も同一原理
で補正される。なお、図３の（ｃ）〜（ｅ）に示す出力
電圧補正回路１０の各部と波形の関係は以下の通りであ
る。図３の（ｃ）に示した出力電圧補正回路１０の出力
である減算器１０８の出力は、（ａ）、（ｃ）に示す加
算器１０４の出力から、（ｅ）に示す積分器１１１の出
力の保持結果であるサンプルホールド回路１２１の出力
が減算された値である。加算器１０４の出力は、
（ａ）、又は（ｃ）に示すように入力端子１０１の出力
である元の出力電圧指令に対して、入力端子１０２の補
正信号の出力が加算された値である。減算器１０６の出
力は、（ｄ）に示すように搬送波の振幅値である入力端
子１０３の出力から元の出力電圧指令である入力端子１
０１の出力が減算された値である。減算器１０５の出力
は、（ｃ）に示すように減算器１０８の出力から、入力
端子１０２の補正信号の出力が減算された値である。減
算器１０７の出力は、（ｄ）に示すように減算器１０５
の出力から元の出力電圧指令である入力端子１０１の出
力が減算された値である。比較器１０９の出力は、
（ｅ）に示すように減算器１０８の出力と入力端子１０
３の出力である搬送波の振幅を比較し、減算器１０８の
出力が入力端子１０３の出力以上の場合には減算器１０
６の出力を、減算器１０８の出力が入力端子１０３の出
力未満の場合には、減算器１０７の出力を入力信号切換
器１１０から出力するように動作する。図３の（ｅ）で
示した入力信号切換器１１０の出力は積分器１１１の入
力となり、その結果が搬送波周期において保持されてサ
ンプルホールド回路１２１の出力となる。

【００２０】このようにして、この発明においては、イ
ンバータ出力電流の極性に応じた信号と出力電圧指令と
の和が搬送波の振幅を越えた場合、搬送波の振幅から元
の出力電圧指令を減算してその結果を蓄積していき、蓄
積した値を出力電圧指令から減算するようにして、平均
的に元の出力電圧指令と実際の出力電圧が一致するよう
にし、電圧飽和領域付近においても出力電圧歪を補正す
ることができる。

【００２１】次に、上述した一実施例の動作について説
明する。電流極性検出器８から、電流検出器２で検出し
たインバータ出力電流の極性に応じた上下アームの短絡
防止時間を有するオン、オフ信号のパルス幅の減少分を
補正する信号が出力され、この信号は、出力電圧補正回
路１０の入力となる。ここで、電流極性検出器８の出力
はインバータ出力電流の極性と同極性となり、その大き
さはＴｄ＊ｆｃ＊Ｖｄｃとなる。また、搬送波信号発生
器５から出力された信号の振幅が、搬送波振幅検出器９
により検出されて出力電圧補正回路１０に入力される。

【００２２】出力電圧補正回路１０では、加算器１０４
により、入力端子１０１から入力されたインバータ出力
電圧指令回路４から出力された指令信号と、入力端子１
０２から入力された電流極性検出器８から出力された補
正信号とが加算される。さらに、加算器１０４の加算値
である出力信号は減算器１０８により、サンプルホール
ド回路１２１の出力信号を減算されて出力端子１１２か
ら出力される。また、減算器１０５により、減算器１０
８の出力から入力端子１０２の補正信号が減算される。
比較器１０９では、入力端子１０３を経由して入力され
た搬送波振幅検出器９の出力である搬送波の振幅と、減
算器１０８の出力が比較される。その結果、減算器１０
８の出力が搬送波の振幅以上であれば、減算器１０６の
出力が、そうでなければ減算器１０７の出力が積分器１
１１の入力となるように入力信号切換器１１０が動作す
る。ここで、減算器１０６では入力端子１０３から入力
された信号から入力端子１０１から入力された信号が減
算され、減算器１０７では減算器１０５の信号から入力
端子１０１から入力された信号が減算される。サンプル
ホールド回路１２１は、入力端子１２０から入力された
搬送波信号発生器５からの出力信号と積分器１１１の出
力を入力し、搬送波周期の期間積分器１１１の出力を保
持するように動作する。次に、出力電圧補正回路１０の
動作を図３のイの領域とロの領域に分けて図３に基づい
て具体的に説明する。ところで、積分器１１１の初期値
はゼロとし、そのサンプルホールド結果であるサンプル
ホールド回路１２１の出力もゼロとする。この状態から
制御が開始されるが、サンプルホールド回路１２１の出
力がゼロのため、加算器１０４の出力は減算器１０８の
出力と等しくなる。まず、（イ）の領域において、比較
器１０９では減算器１０８と入力端子１０３の搬送波の
出力が比較される。減算器１０８の出力はサンプルホー
ルド回路１２１の出力がゼロのため、加算器１０４の出
力と等しくなり、入力端子１０３に入力された搬送波振
幅検出器９の搬送波の振幅よりも加算器１０４の出力が
小さい期間を（イ）の領域の期間としているため、入力
信号切換器１１０は減算器１０７の出力を積分器１１１
に入力するように動作する。減算器１０７の出力は、減
算器１０５の出力から入力端子１０１に入力されたイン
バータ出力電圧指令回路４の指令信号を減算したもので
あり、減算器１０５の出力は減算器１０８の出力、つま
り加算器１０４の出力（なぜならサンプルホールド回路
１２１の出力はゼロであるため）から入力端子１０２に
入力された電流極性検出器８の補正信号を減算したもの
であり、加算器１０４の出力は入力端子１０１の指令信
号に入力端子１０２の補正信号を加算したものであるた
め、結局ゼロになる。従って、（イ）の領域において
は、積分器１１１にはゼロが入力され、元々積分器１１
１の初期値はゼロであるために、積分器１１１の出力は
ゼロが持続することになる。このため、サンプルホール
ド回路１２１の出力もゼロが保持され、（イ）の領域で
は加算器１０４の出力と減算器１０８の出力が等しく、
サンプルホールド回路１２１の出力がゼロであるという
状態が持続する。従って、減算器１０８は加算器１０４
の出力を出し続けることとなる。次に、（ロ）の領域に
移る。まず、図３の（ｂ）に示す領域（ａ）の開始時点
は領域（イ）の終わりのタイミングであり、積分器１１
１の出力はゼロとなっているので、サンプルホールド回
路１２１の出力はゼロになる。なお、サンプルホールド
回路１２１の出力は領域（ａ）の終了時点まで保持され
る。つまり、領域（ａ）ではサンプルホールド回路１２
１の出力はゼロのため、減算器１０８の出力は加算器１
０４の出力と等しくなる。また、領域（ａ）では、加算
器１０４の出力が入力端子１０３の出力である搬送波の
振幅よりも大きいため、結果として減算器１０８の出力
が入力端子１０３の搬送波の出力よりも大きくなり、入
力信号切換器１１０は減算器１０６の出力を積分器１１
１に入力するように動作することになる。減算器１０６
の出力は入力端子１０３の搬送波の出力から入力端子１
０１の指令信号の出力を減算したものであり、これは出
力端子１１２からの出力電圧指令が搬送波の振幅を越え
ることによりスイッチングしなくなり、実際の出力電圧
指令よりも多く出過ぎた分に相当する。これにより、積
分器１１１は減算器１０６の出力が積分されていくこと
になる。但し、サンプルホールド回路１２１の出力はゼ
ロが保持された状態である。次に、領域（ａ）が終了
し、（ａ’）が開始される。この領域（ａ’）の開始タ
イミング（領域（ａ）の終了タイミングと等価）におい
て、サンプルホールド回路１２１の出力はこの時に積分
器１１１が保持している値に切り替わる。この保持して
いる量は、領域（ａ）において蓄積された斜線の部分で
あり、実際の出力電圧が入力端子１０１の指令信号に対
して多く出過ぎた分に相当する。これにより、減算器１
０８の出力は加算器１０４の出力からサンプルホールド
回路１２１の出力が減算された値となり、この値は図３
の（ｃ）で示すように入力端子１０３の搬送波の振幅よ
りも小さくなるため、入力信号切換器１１０は減算器１
０７の出力を積分器１１１に出力する。ここで、減算器
１０７の出力はサンプルホールド回路１２１の出力の符
号反転値であるため、減算器１０７の出力が積分器１１
１で積分されることにより、積分値は再びゼロになる。
また、サンプルホールド回路１２１の出力は、領域
（ａ’）の開始時点での値が（ａ’）の終了時点まで保
持される。これにより、領域（ａ）で実際の出力電圧が
入力端子１０１の出力である元の指令信号よりも大きい
分だけ積分器１１１に蓄積していき、次の領域（ａ’）
で少なく出力されることによって平均的に補償されると
ともに、積分器１１１の値も領域（ａ’）でゼロまで減
少する。また、領域（ｂ）と、（ｂ’）、（ｃ）と、
（ｃ’）は全く同様の動作となる。さらに、領域（ｄ）
は領域（ａ）と同様の動作となり、積分器１１１には多
く出過ぎた分に相当する電圧が蓄積される。次に、領域
（ｅ）においては、領域（ｅ）の開始時点で保持された
サンプルホールド回路１２１の出力が、入力端子１０１
と入力端子１０２の加算された出力である加算器１０４
の出力から減算されて減算器１０８の出力となり、この
値がまだ入力端子１０３の搬送波の振幅以上のため、入
力信号切換器１１０は減算器１０６からの入力を積分器
１１１に出力するように動作する。これにより、積分器
１１１の値はさらに蓄積されていく。次に、領域（ｅ）
から（ｅ’）に変わる。ここまでの動作と同様にして、
サンプルホールド回路１２１は領域（ｅ’）の開始時点
での積分器１１１の出力を保持する。この値は、領域
（ｄ）と領域（ｅ）の両方で蓄積された値となるため、
領域（ｅ）の開始時点よりもさらに大きくなっている。
従って、今回は減算器１０８の出力、つまり加算器１０
４の出力からサンプルホールド回路１２１の出力を減算
したものは入力端子１０３の搬送波の出力以下となり、
実際の出力電圧は入力端子１０１の元の出力電圧の指令
信号から（ｅ’）だけ小さくなる。これにより、領域
（ｄ）と領域（ｅ）の部分で出過ぎた電圧が領域
（ｅ’）で平均的に補償される。なお、この領域
（ｅ’）の期間においては、減算器１０８の出力は入力
端子１０３の搬送波の出力よりも小さいため、入力信号
切換器１１０はサンプルホールド回路１２１の符号反転
値である減算器１０７の出力を積分器１１１に出力する
ように動作し、領域（ｅ）の期間において積分器１１１
の出力はゼロまで減少する。領域（ｆ）〜（ｉ）を
（ｉ’）で補償する動作も、領域（ｄ）、（ｅ）を領域
（ｅ’）で補償する動作と同様である。

【００２３】なお、ここではハードウェアで構成した一
実施例を示したが、その動作の一部もしくは全体をマイ
クロコンピュータ等に取り込んでソフトウェアで同じ動
作をさせた場合においても同様の効果が現れることはい
うまでもない。また、上記実施例では、サンプルホール
ド回路１２１は搬送波周期の期間だけ積分器１１１の出
力を保持するように動作させたが、搬送波の周波数が高
い場合には複数の搬送波周期にわたって積分器１１１の
出力を保持するように動作させてもよい。

【００２４】

【発明の効果】以上のようにして、この発明では、電流
検出器の検出した出力電流の極性に応じた上下アームの
オン、オフ信号の減少分を補正する信号を出力する電流
極性検出器と、電流極性検出器の出力信号とインバータ
出力電圧指令回路からの指令信号との加算値から補償信
号を減算して比較器に出力する出力電圧補正回路とを設
け、上記補償信号は、上記減算値と搬送波振幅検出器か
ら出力された搬送波信号の振幅を比較し、その減算値が
搬送波信号の振幅を越えた場合にその振幅と上記指令信
号との差を少なくとも搬送波周期以上の期間において蓄
積し、それに応じた補償信号として生成するようにした
ので、平均的に元のインバータ出力電圧の指令値と実際
の出力電圧が一致し、電圧飽和領域付近においても出力
電圧歪が補正できるという効果を奏する。

【図面の簡単な説明】

【図１】この発明の一実施例の全体構成を示すブロック
図である。

【図２】同実施例の出力電圧補正回路を示すブロック図
である。

【図３】この発明の動作原理を示す波形図である。

【図４】従来のパルス幅変調インバータの制御装置の構
成を示すブロック図である。

【図５】短絡防止時間を説明するための回路図である。

【図６】短絡防止時間の出力電圧に対する影響を説明す
るための波形図である。

【図７】従来のパルス幅変調インバータの制御装置の動
作を説明するための波形図である。

【図８】同パルス幅変調インバータの制御装置の問題点
を説明するための波形図である。

【符号の説明】

１ 交流電動機 ２ 電流検出器 ３ パルス幅変調インバータ ４ インバータ出力電圧指令回路 ５ 搬送波信号発生器 ６ スイッチング素子駆動回路 ７ 比較器 ８ 電流極性検出器 ９ 搬送波振幅検出回路 １０ 出力電圧補正回路

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 上下アームの半導体スイッチング素子を
   順次交互にオン・オフ動作させることにより直流を交流
   に変換するパルス幅変調インバータと、搬送波信号を発
   生する搬送波発生器と、インバータ出力電圧の指令信号
   を出力するインバータ出力電圧指令回路と、上記搬送波
   信号と上記指令信号を比較して上記半導体スイッチング
   素子をオン・オフさせ、短絡防止時間を有するオン、オ
   フ信号を作成する比較器とからなるパルス幅変調インバ
   ータの制御装置において、 上記パルス幅変調インバータの出力電流を検出する電流
   検出器と、上記電流検出器の検出した出力電流の極性に
   応じた上下アームのオン、オフ信号の減少分を補正する
   信号を出力する電流極性検出器と、上記搬送波発生器か
   ら出力された搬送波信号の振幅を検出する搬送波振幅検
   出器と、上記電流極性検出器の出力信号と上記指令信号
   との加算値から補償信号を減算して上記比較器に出力す
   る出力電圧補正回路とを備え、上記補償信号は、上記減
   算値と上記搬送波振幅検出器から出力された搬送波信号
   の振幅を比較し、上記減算値が搬送波信号の振幅を越え
   た場合にその振幅と上記指令信号との差を少なくとも搬
   送波周期以上の期間において蓄積し、それに応じた補償
   信号として生成するようにしたことを特徴とするパルス
   幅変調インバータの制御装置。