KR950013870B1 - 중성점 클램프식 전력변환기의 제어장치 - Google Patents

중성점 클램프식 전력변환기의 제어장치 Download PDF

Info

Publication number
KR950013870B1
KR950013870B1 KR1019920003152A KR920003152A KR950013870B1 KR 950013870 B1 KR950013870 B1 KR 950013870B1 KR 1019920003152 A KR1019920003152 A KR 1019920003152A KR 920003152 A KR920003152 A KR 920003152A KR 950013870 B1 KR950013870 B1 KR 950013870B1
Authority
KR
South Korea
Prior art keywords
signal
elements
self
power converter
signals
Prior art date
Application number
KR1019920003152A
Other languages
English (en)
Other versions
KR920017335A (ko
Inventor
시게루 다나까
가즈또시 미우라
Original Assignee
가부시끼가이샤 도시바
아오이 죠이찌
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바, 아오이 죠이찌 filed Critical 가부시끼가이샤 도시바
Publication of KR920017335A publication Critical patent/KR920017335A/ko
Application granted granted Critical
Publication of KR950013870B1 publication Critical patent/KR950013870B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483—Converters with outputs that each can have more than two voltages levels
    • H02M7/487—Neutral point clamped inverters

Abstract

내용 없음.

Description

중성점 클램프식 전력변환기의 제어장치
제 1 도는 종래의 중성점 클램프식(neutral point clamped) 전력변환기장치의 주회로 구성을 나타내는 회로도.
제 2 도는 종래의 제어장치에 의해 제어되는 상기 장치의 동작을 설명하는 타이밍(timing)챠트도.
제 3 도는 종래의 제어장치의 문제점들을 설명하기 위한 타이밍 챠트도.
제 4 도는 본 발명의 일실시예에 의한 중성점 클램프식 전력변환기의 제어장치의, 일실시예를 나타낸 주회로의 구성과 함께 제어장치의 개통도.
제 5 도는 본 발명의 장치의 동작을 설명하기 위한 타이밍 챠트도.
제 6 도는 본 발명의 중성점 클램프식 전력변환기의 제어장치의 다른 실시예를 나타낸 주회로의 구성과 제어장치의 개통도.
제 7 도는 제 6 도의 제어장치의 동작을 설명키 위한 타이밍 챠트도.
제 8 도는 제 6 도의 실시예의 동작을 설명키 위한 타이밍 챠트도.
제 9 도는 제 8 도의 타이밍 챠트의 부분확대도.
제10도는 본 발명의 중성점 클램프식 전력변환기의 제어장치의 또다른 실시예를 나타낸 주회로의 구성과 제어장치의 개통도.
제11도는 제10도의 장치의 동작을 설명키 위한 타이밍 챠트도.
제12도는 본 발명이 적용되는 중성점 클램프식 3상 전력변환기의 회로도.
본 발명은, 3레벨 출력 전압을 발생하도록 설계되고, AC전력을 DC전력으로 변환하는 펄스폭 변조(PWM)제어 콘버터와, DC전력을 AC전력으로 변환하는 PWM제어 인버터등에 적용되는 중성점 클램프식 전력변환기의 제어장치에 관한 것이다.
제 1 도에 도시된 종래의 중성점 클램프식 전력변환기의 주회로에서, 참조기호 Vd1과 Vd2는 DC전원 ; S1~S4는 자기소호소자 ; D1~D4는 후리휠링(freewheeling) 다이오드 ; D5와 D6은 클램핑 다이오드 ; LDAD는 부하를 나타낸다. 상기 변환기로부터의 출력전압 Vu는 상기 4개의 소자 S1~S4의 ON/OFF 동작에 따라서 하기와 같이 변한다. 전체 DC 전압 Vd는 하기식으로 표시된다 ;
Vd1=Vd2=Vd/2
상기 소자 S1과 S2가 ON이면, Vu=+Vd/2이다.
상기 소자 S2와 S3가 ON이면, Vu=0이다.
상기 소자 S3과 S4가 ON이면, Vu=-Vd/2이다.
이경우, 상기 자기소호소자들은 1쌍단위로 온(ON)돼야한다. 3개의 소자들의 단번에 온되면, 대응하는 DC전원이 단락되고, 상기 소자들이 과전류에 의해서 파괴된다.
예를들어, ON신호들이 상기 소자들 S1~S3에 각각 입력되면, 상기 DC전원 Vd1이 상기 소자 S1, S2 및 S3와, 다이오드 D6을 통해서 단락된다. 그결과, 과도한 단락전류가 상기 소자들에 흘러서 이들을 파괴시킨다.
상기 DC단락을 방지하기 위해서는, 상기 소자 S1과 S3가 역으로 동작되는 한편, 상기 소자 S2와 S4가 역으로 동작된다. 즉, 소자 S1이 온되면, 소자 S3가 오프(off)되고, 그 반대의 경우도 마찬가지이다. 이경우, 상기 소자 S1과 S3가 OFF게이트 신호를 수신하는 즉시 오프되지 않으므로, 다른 한 소자가 완전히 오프될때까지 상기 소자들중 하나에 OFF신호가 계속 공급된다. 이에 대응되는 시간을 유휴시간이라하여, 필수요수로서 고려돼왔다. 이와 유사하게, 상기 소자 S2가 온되면, 상기 소자 S4가 유휴시간 동안 오프되고, 그 반대의 경우도 같다.
그러므로, 종래의 중성점 클램프식 전력변환기는, 제 2 도의 타이밍 챠트로 표시된 변조 제어방법에 따라서 동작된다.
제 2 도를 참조해 보면, 참조기호 X와 Y는 PWM제어의 캐리어 신호를 나타낸다. 상기 신호 X는, 그 레벨이 +EMAX 와 -EMAX간에서 변하는 삼각파이다. 신호 Y는 상기 신호 X의 반전치(또는 상기 신호 X의 위상으로부터 180°의 전기각만큼 쉬프트(shift)된 삼각파)를 갖는다.
또한, 참조기호 ei는 PWM제어 입력신호를 나타낸다.
상기 소자 S1~S4에 대한 게이트 신호 g1과 g2는, 상기 입력신호 ei와 상기 삼각파 X와 Y를 비교함으로써 형성된다. 보다 구체적으로는, ei〉X이고 ei〉Y이면, g1=1이 형성되어 상기 소자 S1을 온시키고, 소자 S3를 오프시킨다.
ei≤X 또는 ei≤Y이면, g1=0이 형성되어 상기 소자 S1을 오프시키고, 상기 소자 S3을 온시킨다.
ei〈X 또는 ei〈Y이면, g2=1이 형성되어 상기 소자 S4를 온시키고, 상기 소자 S2를 오프시킨다.
ei≥X 또는 ei≥Y이면, g2=0이 형성되어 상기 소자 S4을 오프시키고, 상기 소자 S2을 온시킨다.
그결과, 상기 출력전압 Vu는, 제 2 도의 최하부에 도시된 파형을 갖는다. 이러한 방법으로, 상기 중성점 클램프식 전력변환기에서는, 소량의 고주파 성분을 갖는 3레벨(+Vd/2, 0, -Vd/2) 전압 파형을 갖는 전압을 출력전압 Vu로서 얻을 수 있다.
상기 전압이 모터 부하에 공급되면, 전류 맥동화를 감소시킬 수 있고, 토크리플을 감소시킬 수 있다.
그러나, 상기 종래 중성점 클램프식 전력변환기에서는 하기 문제점들이 발생한다.
제 3 도에 도시된 바와같이, 상기 입력신호 ei의 레벨이 매우 낮으면, 상기 게이트신호 g1과 g2 각각의 펄스폭이 감소된다. 상기 펄스폭이, 상기 전력변환기를 구성하는 소자 S1~S4의 최소 ON시간 △t보다 더 짧아지면, 하기의 문제점이 발생된다.
대용량 전력변환기에서는, GTO (gate turn-off : 게이트 턴-오프) 사이리스터가 자기소호소자로서 사용되고, 턴 오프시간중 과전압을 제한하는 스너버(snubber)회로가 상기 GTO사이리스터에 접속돼 있다. 상기 GTO사이리스터가 온되어 상기 스너버회로의 콘덴서의 전압을 초기화(방전)시키면, 상기 GTO사이리스터의 ON상태가 소정시간동안(최소 ON시간 △t : 즉, 약 100㎲) 유지돼야 한다.
제 3 도에 도시된 경우에서는, 상기 입력신호 ei의 레벨이 감소됨으로써, 상기 게이트신호 g1이 "1"레벨인 동안의 시간간격, 즉, 상기 소자 S1이 ON(상기 소자 S3는 OFF)인 동안의 시간간격이 상기 최소 ON시간 △t보다 더 짧아진다. 그러므로, 상기 소자의 최소 ON시간을 확보하기 위해서, 상기 게이트신호 g1이 보정되어, 상기 최소 ON시간 △t에 대응하는 펄스를 갖는 신호 g1'를 형성한다. 이와 유사하게, 상기 게이트 신호 g2가 보정되어 신호 g2'를 형성한다. 그 결과, 상기 출력전압 Vu가 제 3 도의 최하부위치의 파형을 갖는다. 결과적으로, 출력전압들의 평균치 Vu가, 제 3 도의 점선으로 나타낸 바와같이, 상기 입력신호 ei의 값에 무관하게 일정한 정, 또는 부의 값이 된다.
즉, 상기 종래의 중성점 클램프식 전력변환기의 제어장치에 의하면, 상기 입력신호 ei의 레벨이 감소되면, 상기 입력신호 ei의 값에 무관하게 상기 출력전압 Vu가 일정치로 된다. 이로 인하여, 부하 전류 Iu는 제어하기가 불가능해진다. 특히, 출력 주파수가 낮으면, 전압오차가 축적되어 상기 부하전류 Iu를 증가시킨다.
최악의 경우, 대응소자가 파괴된다.
또한, 상기 입력신호 ei의 레벨의 갑작스런 변화가 발생하면, 상기 게이트 신호 g1의 펄스폭이 증가되어, 상기 소자 S1의 최소 ON시간 △t를 확보한다. 그 결과, 상기 게이트 신호 g1이, 펄스폭이 증가되며, 상기 게이트 신호 g2와 부분적으로 겹치므로, 소자 S1이 온되고, 소자 S2가 오프되고, 소자 S3가 오프되고 소자 S4가 온된다. 그러므로, 전체 DC 전압 Vd=Vd1+Vd2가 상기 소자 S2 또는 S4에 공급되어 상기 소자 S2 또는 S4를 파괴한다.
상기 종래기술의 문제점들은 하기와 같이 요약할 수 있다.
a. 상기 입력신호 ei의 레벨이 낮으면, 상기 자기소호소자를 제어하기가 불가능하다.
b. DC단락을 방지하기 위해서는, 각각의 자기소호소자를 제어키 위해서 유휴시간이 요구된다.
c. 상기 입력신호 ei의 레벨의 급변이 발생하면, 대응 자기소호소자에 과전압이 걸려서, 그 소자가 파괴된다.
본 발명의 한 목적은, 각 소자의 최소 ON시간을 확보할 수 있고, 입력신호의 레벨이 낮을때 입력신호 ei에 비례하는 출력전압을 발생함으로써 제어 불가능 영역을 제거할 수 있는 중성점 클램프식 전력변환기의 제어장치를 제공하는데 있다.
본 발명의 다른 목적은, 각각의 자기소호소자의 제어시 불용의 OFF시간을 요구치 않는 중성점 클램프식 전력변환기의 제어장치를 제공하는데 있다.
본 발명의 또다른 목적은, 각 소자들이, 입력신호의 레벨의 돌변에 의해 파괴되는 것을 방지할 수 있는 중성점 클램프식 전력변환기의 제어장치를 제공하는데 있다.
본 발명의 제 1 대양에 의하면, 중간단자를 갖는 전원의 단자들간에 직렬로 순차 접속된 제1~4 자기소호소자와, 상기 자기소호소자들과 반대방향으로 이 소자들에 병렬로 접속된 4개의 후리휠링 다이오드와, 상기 제 2 와 제 3 자기소호소자의 직렬회로와 반대 방향으로 병렬로 접속되고, 상기 전원의 중간단자에 접속된 노드를 갖는, 제 1 과 제 2 클램핑 다이오드의 직렬회로를 구비한 중성점 클램프식 전력변환기의 제어장치에 있어서, 입력신호 레벨에 대응하는 펄스폭을 갖는 최초 PWM제어신호를 발생하는 회로와, 상기 최초 PWM 제어신호를 상기 최초 PWM제어신호의 펄스폭과 상기 각 자기소호소자의 온과 오프기간중 하나에 대응하는 폭의 합계와 동등한 펄스폭을 갖는 PWM제어신호로 변환시키고, 그 변환된 PWM제어신호를 상기 제1~제 4 자기소호소자에 공급하는 PWM제어신호 발생수단을 구비한 것을 특징으로 하는 중성점 클램프식 전력변환기의 제어장치가 제공된다.
본 발명의 제 2 태양에 의하면, 중간단자를 갖는 전원의 단자들간에 직렬로 순차 접속된 제1~4자기소호소자와, 상기 자기소호소자들과 반대방향으로 이 소자들에 병렬로 접속된 4개의 후리휠링 다이오드와, 상기 제 2 와 제 3 자기소호소자의 직렬회로와 반대 방향으로 병렬로 접속되고, 상기 전원의 중간단자에 접속된 노드를 갖는, 제 1 과 제 2 클램핑 다이오드의 직렬회로를 구비한 중성점 클램프식 전력변환기의 제어장치에 있어서, 정측상의 레벨이 변하는 제1 3각파 신호와 상기 제1 3각파 신호와 동기 상태이고 부측상의 레벨이 변하는 제2 3각파 신호를 발생하는 3각파 신호발생회로와, 상기 3각파 신호 발생회로로부터의 상기 제 1 과 제2 3각파 신호와 입력신호를 비교하여, 상기 입력신호의 레벨에 대응하는 펄스폭을 각각 갖는 PWM제어신호들을 발생하여 이 제어신호들을 상기 자기소호소자들에 공급하는 회로를 구비한 것을 특징으로 하는 중성점 클램프식 전력변환기의 제어장치가 제공된다.
본 발명의 제 3 태양에 의하면, 중간단자를 갖는 전원의 단자들간에 직렬로 순차 접속된 제1~4자기소호소자와, 상기 자기소호소자들과 반대방향으로 이 소자들에 병렬로 접속된 4개의 후리휠링 다이오드와, 상기 제 2 와 제 3 자기소호소자의 직렬회로와 반대 방향으로 병렬로 접속되고, 상기 전원의 중간단자에 접속된 노드를 갖는, 제 1 과 제 2 클램핑 다이오드의 직렬회로를 구비한 중성점 클램프식 전력변환기의 제어장치에 있어서, 상기 자기소호소자들에 게이트 신호를 공급하여, 상기 제 1 과 제 2 자기소호소자가 ON상태인 정의 출력모드, 상기 제 2 와 제 3 자기소호소자가 ON상태인 제로(zero) 출력모드 및, 상기 제 3 과 제 4 자기소호소자가 ON상태인 부의 출력모드로 스위칭하는 회로를 구비하며 상기 정의 모드에서 부의 모드로, 또는 부의 모드에서 정의 모드로의 스위칭은 항상 상기 제로 출력모드를 통해서 실행되는 것을 특징으로 하는 중성점 클램프식 전력변환기의 제어장치가 제공된다.
본 발명의 제 4 태양에 의하면, 중간단자를 갖는 전원의 단자들간에 직렬로 순차 접속된 제1~4자기소호소자와, 상기 자기소호소자들과 반대방향으로 이 소자들에 병렬로 접속된 4개의 후리휠링 다이오드와, 상기 제 2 와 제 3 자기소호소자의 직렬회로와 반대 방향으로 병렬로 접속되고, 상기 전원의 중간단자에 접속된 노드를 갖는, 제 1 과 제 2 클램핑 다이오드의 직렬회로를 구비한 중성점 클램프식 전력변환기의 제어장치에 있어서, 상기 전력변환기로부터의 출력전류의 방향을 검출하고, 제 1 방향과 이에 반대되는 제 2 방향에 각각 대응하는 제 1 과 제 2 검출신호를 출력하는 전류방향 검출회로와, 상기 제 1 검출신호에 응답하여 상기 제 1 과 제 2 자기소호소자를 오프시키고, 상기 제 2 검출신호에 응답하여 제 3 과 제 4 자기소호소자들을 오프시키는 회로를 구비한 것을 특징으로 하는 중성점 클램프식 전력변환기의 제어장치가 제공된다.
본 발명의 기타 목적 및 이점들은 하기 설명으로부터, 또는 본 발명의 실시예에 의해서 명백히 알 수 있다. 본 발명의 목적 및 이점들은 청구범위에서 특정한 수단 및 조합에 의하여 실현, 획득할 수 있다.
첨부 도면에 본 발명의 양호실시예들이 도시돼 있으며, 이들 양호실시예들의 상세한 설명을 통하여 본 발명의 원리를 설명한다.
제 4 도는, 본 발명의 일실시에에 의한 중성점 클램프식 전력변환기의 제어장치를, 상기 전력변환기의 주회로의 구성과 함께 나타낸 개통도이다. 이 도면에는 단일 위상(U 위상)에 대한 제어장치가 도시돼 있으나, 나머지 두 위상 (V와 W위상)에 대한 제어장치는, 상기 U위상 제어장치와 유사하게 구성돼 있다.
전류 검출기 CTu이 출력단은 제어회로내에 배치된 비교기 Cu의 하나의 입력단에 접속돼 있다. 전류 지시치 Iu*가 상기 비교기 Cu의 다른 한 입력단에 입력된다.
상기 비교기 Cu의 출력단은, 전류제어 보상회로 Gu(들)을 통해서, 제한회로 LIM1과 LIM2의 입력단에 접속돼 있다.
상기 제한회로 LIM1과 LIM2 각각의 출력단은 가산기 A1, A2중 대응하는 하나의 1입력단에 접속돼 있다. 상기 가산기 A1과 A2 각각의 다른 한 입력단에 바이어스 전압 △e가 공급된다. 상기 가산기 A1과 A2 각각의 출력단은, 상기 비교기 C1과 C2중 대응하는 하나의 1입력단에 접속돼 있다. 상기 비교기 C1의 다른 입력단과 비교기 C2의 다른 입력단은, 3각파 발생기 TRG의 X와 Y출력단에 각각 접속돼 있다. 상기 비교기 C1과 C2의 출력단들은, 슈미트(schmitt)회로 SH1과 SH2의 입력단들에 각각 접속돼 있다.
상기 회로에서, U-위상 부하 전류 Iu는 상기 전류검출기 CTu에 의해 검출되어, 상기 전류 제어회로의 비교기 Cu에 입력된다. 비교기 Cu는, 상기 전류지시치 Iu*와 전류 검출치 Iu를 비교하여 편차U=Iu*-Iu를 구한다. 상기 편차U는, 상기 전류 제어보상회로 Gu(s)에 의해서 증폭된다. 이 증폭된 편차는 다음, 입력신호 ei로서, 상기 제한회로 LIM1과 LIM2에 입력된다.
상기 입력신호 ei는, 상기 제한회로 LIM1과 LIM2에 의하여, 정의 신호 ei(+)와 부의 신호 ei(-)로 분할된다. 보다 구체적으로는, 상기 제한회로 LIM1은, 상기 입력신호 ei〉0일때, ei(+)=ei를 출력한다. 상기 제한회로 LIM2는, 입력신호 ei〈0일때 ei(-)=ei를 출력한다.
상기 제한회로 LIM1과 LIM2로부터의 출력신호 ei(+)와 ei(-)가 상기 가산기 A1과 A2에 각각 입력된다. 그결과, 바이어스 전압 ±△e가 하기와 같이 상기 출력신호들에 각각 가산된다.
ei(+)*=ei(+)+△e
ei(-)*=ei(-)-△e
상기 3각파 발생기 TRG는, 2개의 3각파 신호 X와 Y를 발생하여, 이 신호들을 상기 비교기 C1과 C2에 각각 공급한다. 상기 비교기 C1은, 상기 3각파 X를 상기 입력신호 ei(+)*와 비교하여, 상기 슈미트 회로 SH1을 통하여, 상기 소자 S1과 S3에 대한 게이트 신호 g1을 형성한다. 상기 비교기 C2는, 상기 3각파 신호 Y와 상기 입력신호 ei(-)*를 비교하여, 상기 슈미트 회로 SH2를 통하여, 상기 소자 S2와 S4에 대한 게이트 신호 g2를 형성한다.
제 5 도는 본 발명의 동작을 설명키 위한 타이밍 챠트이다.
PWM제어를 위한 반송파 신호 X는, 주파수가 일정하고, 레벨이 0과 +EMAX간에서 변하는 3각파 신호이다. 반송파 신호 Y는, 일정주파수를 갖으며, 레벨이 0과 -EMAX간에서 변하고, 상기 반송파 신호 X와 동기인 3각파이다. 즉,
X=+EMAX이면, Y=0이고,
X=0이면, Y=-EMAX이다.
상기 신호 ei는, 상기 전류 제어보상회로 Gu(들)로부터의 출력신호이고, 신호들 ei(+)*와 ei(-)*는 상기 제한회로 LIM1과 LIM2와 가산기 A1과 A2를 통해 얻어진 새로운 PWM제어입력 신호들이다.
상기 게이트 신호들 g1과 g2는, 하기와 같이, 새로운 PWM제어입력신호들 ei(+)*와 ei(-)*를, 상기 3각파 신호 X와 Y와 비교함으로써 작성된다.
ei(+)*〉X이면, g1=1이 형성되어, 상기 소자 S1을 온시킨다(소자 S3는 오프시킴). ei(+)*≤X이면, g1=0이 형성되어, 상기 소자 S1을 오프시킨다(소자 S3는 온시킴).
ei(-)*〈Y이면, g2=0이 형성되어, 상기 소자 S4을 온시킨다(소자 S2는 오프시킴).
ei(-)*≥Y이면, g2=0이 형성되어, 상기 소자 S4을 오프시킨다(소자 S2는 온시킴).
이 경우, 상기 3각파 신호 Y가 상기 3각파 신호 X와 위상동기 상태이므로, g1=1이 형성될때, g2=1이 형성되지 않는다.
상기 게이트 신호 g1과 g2가, 최초 입력신호 ei와 3각파 신호 X를 비교함으로써 구해지면, 신호 g1과 g2는 각각 제 5 도에서 점선으로 표시된 파향들을 갖는다.
상기 신호 g1=1과 g2=1 각각의 실제시간 간격은, 제 5 도에서 점선으로 표시된 파형에서 △t만큼 항상 연장된다. 보다 구체적으로는, 본 발명에 의하면, 각 소자들에 대한 ON, OFF신호들의 펄스폭은, 상기 최초 입력신호 ei의 크기에 무관하게 △t값 이하로 감소되지 않으므로, 언제나, 각 소자의 최소 ON시간과 최소 OFF시간을 확보한다.
상기 전력변환기로부터의 출력전압 Vu는, 상기 소자 S1, S2, S3 및 S4의 ON/OFF동작에 따라서 변한다. 전체 DC전압은 Vd로 표시되고, Vd1=Vd2=Vd/2임을 주목해야 한다.
상기 소자 S1과 S2가 ON이면, Vu=+Vd/2이다.
상기 소자 S2과 S3가 ON이면, Vu=0이다.
상기 소자 S3과 S4가 ON이면, Vu=-Vd/2이다.
그 결과, 3레벨 출력 전압을 얻을 수 있다.
상기 출력전압 Vu=+Vd/2가 설정되는 동안의 시간간격은, 상기 소자 S1의 ON기간(g1=1인 동안의 시간간격)에 의해 결정된다. 상기 출력전압 Vu의정의 전압 성분들 Vu(+)의 평균은, 상기 새로운 PWM입력신호 ei(+)*의 값에 비례한다. 이와 유사하게, 상기 출력전압 Vu=-Vd/2가 설정되는 동안의 시간 간격은, 상기 소자 S4의 ON기간(g2=1인 동안의 시간간격)에 의해서 결정된다.
상기 출력전압 Vu의 부의 전압성분의 평균은, 새로운 PWM입력신호 ei(-)*의 값에 비례한다.
상기 바이어스전압 △e에 비례하는 전압들이 상기 정 및 부전압에 가산되기는 하나 전체 출력전압 Vu면에서는 상기 전압들은 서로 상쇄되므로, 상기 평균치 Vu는 상기 최초 입력신호 ei에 비례한다.
즉, 상기 최초 입력신호 ei가 정의 신호이면, 모든 정전압 성분 Vu(+)의 펄스폭들이 △t값 만큼 각각 증가되며, 평균치가 증가된다. 그러나, 각각 상기 펄스폭 △t를 갖는 부의 펄스들이 각각의 펄스간에서 출력되어 상기 증분을 소거시킨다.
상기 입력신호 ei가 부의 신호이면, 모든 부의 전압성분들 Vu(-)의 펄스폭들이 각각 △t값 만큼 증가되어 평균치가 증가된다. 그러나, 각각 상기 펄스폭 △t를 갖는 정의 펄스들은, 상기 각각의 부의 바이어스들간에서 출력되어 상기 증분을 소거시킨다. 이러한 방법으로 상기 전력변환기로부터의 출력전압 Vu가 상기 최초 입력신호 ei에 비례하는 값이 된다. 상기 최초 입력신호 ei의 레벨이 감소되더라도, 상기한 바의 효과를 달성할 수 있다.
본 발명에 의하면, 상기 입력신호 ei에 비례하는 출력전압을, 상기 입력신호의 크기에 무관하게 항상 얻을 수 있으므로, 종래기술의 문제점들중 하나인 제어불가능 영역을 제거할 수 있다.
상기 반송파 신호 X와 Y의 주파수는 일정한 것으로 상기에서 설명하였으나, 본 발명은, 상기 반송파들의 위상이 일치하는한 상기 반송파 X와 Y가 가변주파수를 갖는 경우에도 동일하게 적용할 수 있다.
상기 실시예에서, 가산기 A1과 A2는 상기 제한회로 LIM1과 비교기 C1사이와, 제한회로 LIM2와 비교기 C2사이에 각각 접속돼 있다. 그러나, 상기 가산기 A1과 A2는, 상기 비교기 C1, C2와 상기 3각파 발생기 TRG의 출력단간에 각각 접속할 수도 있다. 즉, 상기 바이어스 전압 △e는, 상기 PWM제어입력신호 ei(+)와 ei(-)에 상기 바이어스 전압을 가산하는 대신에, 반대방향의 3각파 신호들에 바이어스 전압 △e를 가산할 수 있다. 이 경우, 상기 최초 입력신호 ei는, 정의 신호 ei(+)와 부의 신호 ei(-)로 분할되고, 상기 신호 ei(+)와 장방형파 X'가 서로 비교되어, 상기 소자 S1과 S3에 대한 게이트 신호 g1을 형성한다. 상기 3각파 X'로서는 상기 3각파 발생기 TRG로부터의 신호 X에 바이어스 전압 -△e를 가산함으로써 얻어진 값을 사용한다. 즉, X'=X-△e이다.
ei(+)〉X'이면, g1=1이 형성되어, 상기 소자 S1을 온시킨다(상기 소자 S3을 오프시킨다).
또한, 상기 신호 ei(-)와 3각파 신호 Y'를 서로 비교하여, 상기 소자 S2와 S4에 대한 게이트신호 g2를 형성한다. Y'=Y+△e임을 주목해야 한다.
ei(-)〈Y'이면 g2=1이 형성되어, 상기 소자 S4를 온시킨다(상기 소자 S2는 오프시킨다).
ei(-)≥Y'이면 g2=0이 형성되어, 상기 소자 S4를 오프시킨다(상기 소자 S2는 온시킴).
제 5 도에 도시된 상기 게이트 신호들과 유사하게, 상기와 같이 형성된 게이트신호 g1과 g2 각각은, 상기 최소 ON시간(또는 최소 OFF시간) △t보다 항상 더 길게 유지된다. 그러므로, 상기 최초 입력신호 ei의 레벨이 감소되더라도, 상기 입력신호 ei의 값에 비례하는 출력전압 Vu를 얻을 수 있다. 즉, 전 영역에서 PWM제어를 연속적으로 실행함으로써, 상기 종래의 문제점을 해소할 수 있다.
상기 바이어스전압 △e가 상기 입력신호 ei(+) 또는 ei(-)에 가산되는 동안 PWM제어가 실행되면, 상기 PWM제어의 제어범위가 상기 바이어스전압 △e에 대응하는 양만큼 좁아짐으로써, 상기 전력변환기의 이용효율이 저하된다. 이러한 전력변환기의 이용효율 감소는, 특히, 상기 입력신호 ei의 절대치가 증가되는 경우에 문제를 야기한다. 전력변환기의 이용효율의 상기와 같은 감소는 상기 입력신호 ei의 절대치가 작을때에만 상기 바이어스 전압 △e를 상기 입력신호 ei에 가산하고, 상기 입력신호 ei의 절대치가 증가되는때 상기 바이어스 값 △e를 영(0)으로 설정함으로써 방지할 수 있다.
상기 입력신호 ei의 절대치가 증가되어, 상기 바이어스 전압 △e가 0이 되게 설정하면, 상기 최초 입력신호 ei를, 이 신호가 상기 제한회로 LIM1과 LIM2를 통과하지 않도록 사용하여, PWM제어를 행함으로써, 대응하는 동작 에러(error)를 방지할 수 있다. 제한회로 또는 가산기의 드리프트는, 특히 상기 전력변환기가 아날로그 회로로 구성된 경우에 문제를 일으킨다. 그러나, 상기의 경우는, 최초 입력신호가 PWM제어를 위해 직접 입력되므로, 드리프트면에서는 아무런 문제도 생기지 않는다.
통상, 모터 부하에서는, 상기 출력전압과 PWM제어를 위한 입력신호 ei의 진폭(피크치)은 상기 전력변환기의 출력주파수에 실질상으로 비레하여 증가된다. AC부하에서는, 상기 입력신호 ei는 매 1/2사이클마다 영점을 교차하며, 상기 영점 근방에서 제어불능상태가 발생할 수 있다.
그러나, 출력 주파수가 증가함에 따라서, 그에 대응하는 제어불능 기간이 단축됨으로써 전체적으로 제어불능 상태의 영향을 실질상 제거한다.
그러므로, 상기 출력주파수가 낮을때에만 상기 입력신호 ei에 바이어스 △e를 가산하고 상기 출력 주파수가 증가되는 때에 △e=0을 설정하여, 제어불능 영역들을 제거함으로써, 상기 전력변환기의 이용효율을 증가시킬 수 있다.
상기 설명한 바와같이, 상기 실시예에 의한 중성점 클램프식 전력변환기의 제어장치에서는, PWM제어를 위한 상기 입력신호 ei의 레벨이 감소되더라도, 각 소자의 최소 ON 또는 오프시간 △t에 의해 방지할 수 있고, 상기 입력신호 ei에 비례하는 출력전압 Vu를 얻을 수 있다. 또한, 상기 입력신호 ei 또는 출력주파수의 크기에 따라서, 상기 바이어스 값 △e를 하나의 값으로부터 다른 값으로 스위칭함으로써, 상기 전력변환기의 이용효율 감소를 방지할 수 있다.
즉, 상기 전력변환기의 각 소자의 최소 ON, OFF시간을 확보할 수 있고, 상기 입력신호의 레벨이 낮은 경우에도, 입력신호 ei에 비례하는 출력전압을 발생함으로써, 제어불능 영역을 제거할 수 있는 중성점 클램프식 전력변환기의 제어장치가 제공된다.
본 발명의 다른 실시에에 의한 중성점 클램프식 전력변환기의 제어장치를 제 6 도를 참조하여 설명한다.
상기 전력변환기의 주회로는 제 4 도에 도시된 것과 동일하므로, 그 회로 구성의 설명을 생략한다.
상기 전력변환기의 제어장치는, 전류검출기 CTu로부터의 검출신호를 전류지시치 Iu*와 비교키 위한 비교기 Cu와, 이 비교기 Cu의 출력단에 접속된 입력단을 갖는 전류 제어보상회로 Gu(s)와 상기 전류 제어보상회로 Gu(s)의 출력단과 3각파 발생기 TRG의 X 및 Y출력단에 각각 접속된 비교기 C1과 C2와, 상기 비교기 C1과 C2의 출력단들에 각각 접속된 슈미트회로 SH1과 SH2와, 이 슈미트회로 SH1과 SH2의 출력단에 각각 접속된 단안정 멀티바이브레이터 MM1과 MM2 및 상기 슈미트회로 SH1과 SH2의 출력단과 상기 단안정멀티바이브레이터 MM1과 MM2의 출력단에 각각 접속된 AND회로 AND1과 AND2를 구비하고 있다.
상기 실시예에 의하면, 상기 전류검출기 CTu에 의하여 U위상 부하전류 Iu가 검출되어 전류제어회로의 비교기 Cu에 입력된다. 상기 비교기 Cu는, 상기 전류지시치 Iu*와 상기 전류검출치 Iu를 비교하여, 편차u=Iu*-Iu를 구한다. 상기 편차u는 상기 전류제어보상회로 Gu(들)에 의해서 증폭된다. 다음, 상기 증폭된 편차는, 입력신호 ei로서 상기 비교기 C1과 C2에 입력된다.
상기 3각파 발생기 TRG는, 3각파 신호 X와 Y를 발생하여, 이들을 상기 비교기 C1과 C2에 공급한다. 상기 비교기 C1은 상기 3각파 신호를 상기 입력신호 ei와 비교하여, 상기 슈미트회로 SH1을 통하여 소자 S1과 S3에 대한 게이트 신호 g1을 형성한다. 상기 비교기 C2는, 상기 3각파 신호 Y를 상기 입력신호 ei와 비교하여, 상기 슈미트회로 SH2를 통하여, 소자 S2와 S4에 대한 게이트신호 g2를 형성한다.
제 7 도는 상기 실시예의 동작을 설명키 위한 타이밍 챠트도이다.
PWM제어를 위한 반송파 신호 X는 일정주파수를 갖으며, 레벨이 0~+EMAX의 범위내에서 변하는 3각가 신호이다. 반송파 신호 Y는, 일정주파수를 갖고, 그 레벨이 0과 -EMAX간에서 변하며, 상기 반송파 신호 X와 위상동기인 3각파 신호이다. 즉,
X=+EMAX이면, Y=0이고,
X=0이면, Y=-EMAX이다.
그러므로, b1점(X=0)과 b2점(Y-EMAX)간의 전압차는 EMAX에 상당한다.
상기 게이트 신호 g1과 g2는, 하기와 같이 상기 PWM제어입력신호 ei와 3각파 신호 X와 Y를 비교함으로써 얻어진다 :
ei〉X이면, g1=1이 형성되어, 상기 소자 S1를 온시킨다(소자 S3는 오프시킴).
ei X이면, g1=0이 형성되어, 상기 소자 S1를 오프시킨다(상기 소자 S3는 온시킴).
ei〈Y이면, g2=1이 형성되어, 상기 소자 S4를 온시킨다(소자 S2는 오프시킨다).
ei Y이면, g2=0이 형성되어, 상기 소자 S4를 오프시킨다(상기 소자 S2는 온시킨다).
상기의 경우, 상기 전력변환기의 출력전압 Vu는 하기와 같이 변한다. 전체 DC전압은 Vd로 표시되고, Vd1=Vd2=Vd/2임을 주목해야 한다.
상기 소자들 S1과 S2가 온되면, Vu=+Vd/2이다.
상기 소자 S2과 S3가 온되면, Vu=0이다.
상기 소자 S3과 S4가 온되면, Vu=-Vd/2이다.
즉, 3레벨 출력전압이 얻어진다.
평균치 Vu는 상기 입력신호 ei와 비례한다.
상기 입력신호 ei의 레벨이 a점에서 돌변하는 경우를 가정하면, 이 경우, 상기 게이트 신호 g1의 펄스폭은, 상기 소자 S1의 최소 ON시간 △t보다 더 짧아지므로, 신호 g1은, 제 7 도에 점선으로 표시된 신호 g1'으로 변환되어, 최소 ON시간 △t를 확보한다. 그러나, 상기 입력신호 ei의 레벨의 변화가 EMAX값보다 더 작으면, 상기 신호 ei가 a점에서 3각파 Y와 교차하며, 게이트 신호 g2가 "0"에 유지된다. 그러므로, g1'=1과 g2=1의 시간 간격이 서로 겹치지 않으며, 상기 소자 S1이 ON상태인 동안, 상기 소자 S2는 항상 ON 상태이다. 이와 유사하게, 상기 소자 S4가 ON상태인 중에는, 상기 소자 S3는 항상 ON상태에 유지된다.
다시말해서, 상기 소자 S2가 OFF상태인 동안은, 소자 S1이 OFF된다. 이 경우, 제 6 도의 출력전류가 화살표로 표시된 방향으로 흐르면, 다이오드 D3와 D4가 도전성으로 되어, 전체전압 Vd가, 상기 소자 S1가 S2의 직렬회로에 걸린다. 그러나, 상기 두 소자가 모두 OFF되므로, 각 소자에는 전압 Vd/2가 걸린다. 이와 유사하게, 상기 소자 S3가 OFF되면, 상기 소자 S4가 OFF됨으로써, Vd/2를 초과하는 전압은 각 소자에 걸리지 않는다.
종래의 PWM제어장치에 의하면, 상기 입력신호 ei가 상기 영점 근방에서 변하면, 상기 전체 DC전압 Vd가, 중간위치에서 상기소자 S2와 S3중 하나에 걸리는 에러가 발생할 수 있다.
그러나, 본 발명에 의하면, 상기와 같은 에러를 제거할 수 있다.
복수의 중성점 클램프식 전력변환기를 제조하고, PWM제어를 위한 반송파 신호간에 적절한 위상차를 설정함으로써 전력변환기의 다중 PWM을 실행하려는 경우, 제 7 도에 도시된 2개의 3각파 신호 X와 Y간에 위상차를 갖는 반송파 신호들을 상당하는 전력변환기에 공급하여 부하의 돌변시 발생되는 과전압에 의해 야기되는 손상을 방지한다.
상기 실시예에 의한 중성점 클램프식 전력변환기의 제어장치에서, 입력신호의 레벨이 돌변하더라도, 1소자에 전체 DC전압이 걸리는 모드를 피하여 제어를 실행함으로써, 레벨 변화가 허용치를 초과하지 않는한, 소자 손상 가능성을 제거할 수 있다.
보다 더 넓은 범위내의 입력신호 ei의 레벨의 돌변에 대한 측정을 하기에 설명한다.
제 6 도에 도시된 제어회로에 있어서, 트리거 타이밍인 상기 게이트 신호 g1의 하강구간에서, 단안정 멀티바이브레이터 MM1이 동작된다. 이때에, 상기 단안정 멀티바이브레이터 MM1이, 제 8 도의 타이밍 챠트로 표시된 바와같이, 시간간격 △tM동안 "0"으로 설정된 출력신호를 발생한다. 이와 유사하게, 상기 단안정 멀티바이브레이터 MM2는, 트리거 타이밍인, 상기 게이트 신호 g2의 하강구간에서 동작된다. 이 동작으로써, 상기 단안정 멀티바이브레이터 MM2가, 시간간격 △tM동안 "0"으로 설정되는 신호를 발생한다.
상기 게이트 신호 g1과 상기 단안정 멀티바이브레이터 MM2의 출력신호가, 상기 AND 회로 AND1에 공급되어 AND됨으로써, 새로운 게이트신호 g11을 형성한다.
상기 게이트 신호 g11은, 상기 단안정 멀티바이브레이터 MM2의 출력신호가 "0"인 동안은 "0"에 설정되고, 다른 시간 간격 동안은 상기 게이트 신호 g1와 동일한 레벨에 설정된다.
이와 유사하게, AND회로 AND2는, 상기 게이트 신호 g2와 상기 단안정 멀티바이브레이터 MM1의 출력신호의 AND동작을 실행하여, 새로운 게이트 신호 g22를 형성한다.
상기 게이트신호 g22는, 상기 단안정 멀티바이브레이터 MM1의 출력신호가 "0"인 동안은 "0"에 설정되고, 다른 시간간격 동안은 상기 게이트 신호 g2와 동일한 레벨에 설정된다.
상기 단안정 멀티바이브레이터를 구비한 제어회로에서는, 그 레벨이 0과 +EMAX간에서 변하고 일정주파수를 갖는 3각파 신호인 PWM제어 반송파 신호 X와 상기 반송파 신호 X와 위상동기이고, 그 레벨이 0과 -EMAX간에서 변하며, 일정주파수를 갖는, 3각파 신호인 반송파 신호 Y는, 상기 비교기 C1과 C2에 각각 공급되며, 상기 PWM제어 입력신호 ei는 a점에서 단계적으로 변한다.
이경우, 상기 비교기 C1과 C2는 각각, 상기 PWM제어 입력신호 ei를 상기 3각파 신호 X와 Y와 비교하여, 하기와 같이 게이트 신호 g1과 g2를 얻는다 :
ei〉X이면, g=1이고,
ei X이면, g1=0이다.
ei Y이면, g2=0이고,
ei〈Y이면, g2=1이다.
상기 단안정 멀티바이브레이터 MM1은, 상기 게이트신호 g1의 하강 구간에서 동작되며, 상기 시간간격 △tM동안 "0"레벨신호를 출력한다. 이와 유사하게, 상기 단안정 멀티바이브레이터 MM2는, 상기 게이트 신호 g2의 하강구간에서 동작하여, 시간간격 △tM동안 "0"레벨 신호를 출력한다.
상기 AND회로 AND1은, 상기 게이트신호 g1과 상기 단안정 멀티바이브레이터 MM2의 출력신호 m2간의 논리곱을 연산하여, 새로운 게이트신호 g11을 출력한다. 상기 AND회로 AND2는, 게이트신호 g2와 상기 단안정 멀티바이브레이터 MM1의 출력신호 m1간의 논리곱을 연산하여, 새로운 게이트신호 g22를 출력한다. 즉, 상기 AND회로 AND1과 AND2는, 하기식으로 표시되는 신호들을 출력한다:
g11=g1ㆍm2 ; g22=g2ㆍm1
상기 전력변환기를 구성하는 소자 S1, S2, S3 및 S4는, 하기와 같이 상기 새로운 게이트신호 g11과 g22에 의해 ON/OFF제어된다 :
g11=1이면, 소자 S1이 온된다(상기 소자 S3는 오프된다).
g11=0이면, 상기 소자 S3가 온된다(상기 소자 S1는 오프된다).
g22=0이면, 상기 소자 S2가 온된다(상기 소자 S4는 오프된다).
g22=1이면, 상기 소자 S4는 온된다(상기 소자 S2는 오프된다).
상기 전력변환기로부터의 출력전압 Vu는, 상기 소자 S1, S2, S3 및 S4의 ON/OFF동작에 따라서 하기와 같이 변한다. 전체 DC전압은 Vd로 표시되고, Vd1=Vd2=Vd/2임을 주목해야 한다.
상기 소자 S1과 S2가 온되면, Vu=+Vd/2이다.
상기 소자 S2와 S3가 온되면, Vu=0이다. 상기 소자 S3과 S4가 온되면, Vu=-Vd/2이다.
즉, 3레벨 출력전압이 얻어진다. 그 평균치 Vu는 상기 입력신호 ei에 비례한다.
상기 입력신호 ei의 레벨이 상기 a점에서 돌변하는 경우를 가정한다. 이 경우, 상기 게이트신호 g1의 펄스폭이 상기 소자 S1의 최소 ON시간 △t보다 짧아지므로, 상기 신호 g1이, 제 8 도에 점선 도시된 새로운 게이트신호 g11으로 변환되어, 최소 ON시간 △t를 확보한다.
상기 게이트신호 g2가 a시점에서 "1"로 변하기는 하나, 상기 단안정 멀티바이브레이터 MM1의 출력 m1이 "0'으로 설정되므로, 새로운 게이트신호 g22가 상기 단안정 멀티바이브레이터 MM1의 설정시간 △tM동안 "0"에 설정된다.
상기 a점 근방의 파형의 확대도인 제 9 도에 도시된 바와같이, 상기 단안정 멀티바이브레이터 MM1이 a점에서 동작하여 상기 시간간격 △tM동안 신호 m1=0을 출력하고, 상기 게이트신호 g2의 레벨이 a점에서 "0"에서 "1"로 변하여도, 새로운 게이트신호 g22가 "0"에 유지된다. 다른 새로운 게이트신호 g11의 펄스폭은, 상기 소자의 최소 ON시간 △t에 대응하는 양만큼 증가되더라도, △tM〉△t로 설정함으로써, 종래의 문제점들중 하나를 야기하는 모드의 발생을 방지하 수 있다.
제 9 도에 도시된 바와같이, 상기 소자 S1이 g11=1일때에 온되기는 하나, g11=1일때는 언제나 g22=0이고, 소자 S1이 온될때는, 항상 상기 소자 S2가 온됨으로써, 전체 DC전압이 소자 S2에 걸리는 것을 방지한다. 이와 유사하게, g22=1일때는 항상 g11=0이고, 상기, 소자 S3가 온된때에는 항상 상기 소자가 온되어, 전체 DC전압이 상기 소자 S3에 걸리는 것을 방지한다.
다시말해서, 상기 소자 S2가 OFF인 동안은 상기 소자 S1이 OFF상태이다. 이 경우, 제 6 도에 도시된 전력변환기로부터의 출력전류 Iu가 화살표로 표시된 방향으로 흐르면, 상기 다이오드 D3와 D4가 도전성으로 되어, 상기 전체 전압 Vd가 상기 소자 S1과 S2의 직렬 회로에 걸린다. 그러나, 상기 두 소자가 모두 OFF 상태이므로 전압 Vd/2가 각 소자에 걸린다. 이와 유사하게, 상기 소자 S3가 OFF되면, 상기 소자 S4가 OFF됨으로써, Vd/2를 초과하는 전압이 각 소자에 걸리지 않는다.
종래의 PWM제어장치에 의하면, 상기 입력신호 ei가 돌변하면, 중간위치에 설치된 소자 S1과 S4중 하나와 소자 S2와 S3중 하나에, 상기 전체 DC전압 Vd가 걸린다. 그러나, 본 발명에 의하면 에러를 제거할 수 있다.
상기 실시예에 의한 중성점 클램프식 전력변환기의 제어장치에서는, PWM제어 입력신호가 돌변하더라도, 전체 CD전압이 1소자에 걸리는 모드를 피하여 제어를 실행하여 소자손상의 가능성을 제거한다.
본 발명의 또 다른 실시예를 제10도를 참조하여 설명한다. 본 실시예의 전력변환기는 상기한 바의 실시예의 회로구성과 동일하므로, 양 실시예에서 동일부재들은 동일 참조번호를 도시돼 있으며 그의 설명은 생략한다.
본 실시예의 제어회로에 의하면, 부하전류 Iu를 전류 지시치 Iu*와 비교하기 위한 비교기 Cu의 출력단은, 전류제어 보상회로 Gu(들)를 통해서, 비교기 C1과 C2 각각의 하나의 입력단에 접속돼 있다.
상기 비교기 C1과 C2 각각의 다른 입력단은 3각파 발생기 TRG의 X와 Y출력단중 대응하는 하나에 접속돼 있다. 상기 비교기 C1과 C2의 출력단은 슈미트 회로 SH1과 SH2의 입력단에 각각 접속돼 있다. 슈미트 회로 SH1의 출력단은 AND회로 AND1의 한 입력단과 인버터 IV1의 입력단에 접속된 한편, 슈미트 회로 SH2의 출력단은 AND회로 AND4에 의한 입력단과 인버터 IV2의 입력단에 접속돼 있다. 상기 인버터 IV1과 인버터 IV2 각각의 출력단은 AND회로 AND3과 AND2중 대응하는 하나의 한 입력단에 접속돼 있다. 히스테리시스 회로 HS의 출력단에는, 상기 부하전류 Iu가 공급되며, 상기 AND회로 AND1과 AND2 각각의 다른 입력단에 접속돼 있고, 또한 인버터 IV3을 통하여 상기 AND회로 AND3과 AND4 각각의 다른 입력단에 접속돼 있다.
제 9 도에 도시된 회로에서, 상기 전류검출기 CTu에 의해서 U-위상 부하전류 Iu가 검출되어, 상기 전류제어회로의 비교기 Cu에 입력되면, 상기 비교기 Cu가, 전류지시치 Iu*와 전류검출치 Iu를 비교하여 편차U=Iu*-Iu를 구한다.
상기 편차U는 상기 전류제어보상회로 Gu(들)에 의하여 증폭된다. 이 증폭된 편차는 다음, PWM제어를 위한 입력신호 ei로서, 상기 비교기 C1과 C2에 입력된다.
상기 비교기 C1은, 상기 3각파 발생기 TRG로부터의 3각파 신호 X와 입력신호 ei를 비교하여 그 비교결과를 슈미트회로 SH1에 공급한다. 이러한 동작으로써 소자 S1과 S3에 대한 게이트신호 g1이 상기 슈미트회로 SH1으로부터 출력된다.
이와 유사하게, 상기 비교기 C2는, 상기 3각파 발생기 TRG로부터의 3각파 신호 Y와 입력신호 ei를 비교하여, 그 비교결과를 상기 슈미트회로 SH2에 공급한다. 이러한 동작으로써, 소자 S2와 S4에 대한 게이트신호가 형성된다.
상기 히스테리시스 회로 HS는 상기 인버터 장치로부터의 출력전류 Iu의 방향을 검출하여 하기와 같이 힌호 sig를 출력한다.
Iu이면, sig=1이다.
Iu〈0이면, sig=0이다.
상기 신호 g1, g2와 sig는, 상기 인버터 IV1~IV3과 AND회로 AND1~AND4에 의해서 하기 방법으로 논리적으로 처리되어 소자 S1~S4에 대한 게이트 신호 gs1~gs4가 얻어진다.
gs1=g1ㆍsig
gs2=g2ㆍsig
gs3=g1ㆍsig
gs4=g2ㆍsig
제10도에 도시된 장치의 동작을 제11도의 타이밍 챠트를 참조하여 하기에 설명한다.
그 레벨이 0과 +EMAX간에서 변하고, 일정 주파수를 갖는 3각파 신호인 PWM제어반송파 신호 X와, 상기 반송파 신호 X와 위상동기이고, 그 레벨이 0과 -EMAX간에서 변하며, 일정 주파수를 갖는 3각파 신호인 반송파 신호 Y는, 상기 비교기 C1과 C2에 각각 공급된다. 이 동작으로써, PWM제어 입력신호 ei와 3각파 신호 X와 Y를 서로 비교함으로써, 하기 신호 g1과 g2를 얻는다 :
ei〉X이면, g1=1이다.
ei X이면, g1=0이다.
ei〈Y이면, g2=1이다.
ei Y이면, g2=0이다.
전력변환기의 출력전류 Iu가, 제11도에 점선으로 도시된 바와같이 변하면, 상기 히스테리시스 회로 HS로부터의 출력신호 sig의 레벨이 a점에서 "0"에서 "1"로 변하고, b점에서 "1"에서 "0"으로 변한다. 이 경우, 상기 소자 S1에 대한 게이트신호 gs1은 하기와 같이 변한다 :
sig=1(Iu 0)이면, gs1=g1이 설정되어, 상기 소자 S1을 온, 오프시킨다.
sig=1(Iu〈0)이면, gs1이 설정되어, 상기 소자 S1을 오프시킨다.
상기 소자 S2에 대한 게이트신호 gs2는 하기와 같이 변한다 :
sig=1(Iu 0)이면, gs2=g2가 설정되어 상기 소자 S2를 온, 오프시킨다.
sig=1(Iu〈0)이면, gs2=0이 설정되어 상기 소자 S2을 오프시킨다.
상기 소자 S3에 대한 게이트신호 gs3는 하기와 같이 변한다 :
sig=1(Iu〈0)이면, gs3=g1가 설정되어, 상기 소자 S3를 온, 오프시킨다.
sig=1(Iu 0)이면, gs3=0이 설정되어, 상기 소자 S3을 오프시킨다.
상기 소자 S4에 대한 게이트신호 gs4는 하기와 같이 변한다 :
sig=0(Iu〈0)이면, gs4=g2가 설정되어 상기 소자 S4를 온, 오프시킨다.
sig=1(Iu 0)이면, gs4=0이 설정되어 상기 소자 S4을 오프시킨다.
즉, Iu 0이면, 최초신호 g1과 g2에 따라서 하측의 소자 S3과 S4는 오프되는 한편, 상측의 소자 S1과 S2는 ON/OFF 동작됨으로써, PWM제어를 실행한다.
Iu〈0이면, 최초신호 g1과 g2에 으하여, 상기 상측의 소자 S1과 S2는 오프되는 한편 하부측의 소자 S3과 S4는 ON/OFF 동작됨으로써, PWM제어를 실행한다.
이러한 동작으로써, 종래의 유휴시간 △tD가 요구되지 않으며, 상기 전력변환기로부터의 출력전압 Vu가, 상기 PWM제어 3각파 신호 X와 Y를 상기 입력신호 ei와 비교함으로써 얻어진 최초 신호 g1과 g2에 의한 파형을 갖는다. 상기 출력전압 Vu의 평균치는 상기 입력신호 ei에 비례한다.
제10도에 도시된 장치는 실제전류 Iu를 검출함으로써 출력전류의 방향을 판정하도록 설계돼 있다. 이 경우, 상기출력전류가 리플성분을 포함하면, 상기 전류가 영점 근방에서 정과 부의 레벨로 빈번히 스위칭된다. 이것은, 상기 판정을 곤란하게 한다.
이런 이유로, 상기 전력변환기로부터 출력전류를 제어하는 경우, 전력기준신호 Iu*를 사용함으로써 상기 출력전류의 방향을 판정하는 것이 바람직하다. 상기 전류기준신호 Iu*가 리플성분을 함유치 않으므로, 상기 영점의 판정을 용이하게 실행할 수 있다. 특히, 전류제어에 의하여 Iu=Iu*이 설정되는 것으로 고려하면, 방향의 판정이 소량의 에러만을 포함한다.
미소한 위상 쉬프트가 발생하더라도, 상기 전류제어파형은 미소하게 왜곡됨으로써 소자 손상의 위험이 없다.
상기 설명한 바와같이, 본 발명에 의한 중성점 클램프식 전력변환기의 제어장치에서는, 상기 변환기의 출력전류의 방향에 따라서, 상측의 2개의 자기소호소자중 하나 또는, 하측의 2개의 자기소호소자중 하나를 오프시킴으로써, DC전원을 단락시키는 모드를 제거할 수 있다. 따라서, 종래의 장치에서 요구되는 유휴시간을 설정할 필요가 없다. 그러므로, 상기 전력변환기의 이용효율이 향상되고, 장치의 치수, 중량 또는 비용이 감소되고, 유휴시간으로 인한 전류제어시스템의 외부교란을 방지함으로써 왜곡이 없는 정현파 전류를 부하에 공급할 수 있는, 중성점 클램프식 전력변환기의 제어장치가 제공된다.
상기 실시예들에서는, U위상 인버터의 제어를 예시하였으나, 본 발명은 또한 V- 및 W-위상 인버터에도 적용할 수 있다. 또한, 본 발명은, 제12도에 도시된 바와 같이, 3상 3선 부하에 전력을 공급하기 위한 3상 NPC전력변환기에도 적용할 수 있다.
제12도에 도시된 3상 NPC 전력변환기에 의하면, U-, V- 및, W-위상 인버터 회로인 INVu, INVv, INVW가 DC전원 Vd1과 Vd2의 직렬 회로와 병렬로 접속돼 있다.
상기 인버터 회로의 INVu, INVv, INVw 각각은, 상기 실시예들에서 설명한 U위상 인버터 회로의 구성과 동일한 회로 구성을 갖고 있다. 상기 인버터 회로들의 출력단들은 3상 부하 LOAD의 단자들에 각각 접속돼 있다.
상기 3상 NPC 전력변환기의 각 인버터 회로는, 상기 실시예들에서 설명한 제어장치들중 하나에 의해서 제어된다.
상기 실시예들에서, 반송파 신호 X와 Y는 일정주파수를 갖는다. 그러나, 상기 반송파 신호 X와 Y가 서로 위상동기로 인한 가변주파수를 갖는 경우에도 본 발명을 적용할 수 있음은 명백하다.
본 발명은, 설명 편의상 하드웨어의 제어 개통도로서 개실하였으나, 본 발명은, 마이크로컴퓨터등을 사용하는 소프트웨어에 의해서 대수 연산에 의해 실현할 수 있음은 명백하다.
또한, 상기 실시예들에서, 본 발명을, DC전력을 AC전력으로 변환하는 전력변환기에 적용하였으나, 본 발명은, AC전력을 DC전력으로 변환하는 콘버터장치에도 적용할 수 있다.
본 발명의 기타 이점 및 변형들은 본 기술분야의 숙련자에게 자명할 것이다.
그러므로, 본 발명은 상기에 개시한 특정의 내용, 장치등에 한정되지 않는다. 따라서, 청구범위와 그의 균등범위에 의해서 한정되는 총괄적 발명 개념의 요지범위에서 다양한 변형이 가능하다.

Claims (10)

  1. 중간단자를 갖는 전원(Vd1, Vd2)의 2단자들간에 직렬로 순차 접속된 제1~제 4 자기소호소자(S1~S4)와, 상기 자기소호소자들과 반대방향으로 이 소자들에 병렬로 접속된 4개의 후리휠링 다이오드(D1~D4)와, 상기 제 2 와 제 3 자기소호소자(S2, S3)의 직렬회로와 반대방향으로 병렬로 접속되고, 상기 전원의 중간단자에 접속된 노드를 갖는 제 1 과 제 2 클램핑 다이오드(D5, D6)의 직렬회로를 구비한 중성점 클램프식 전력변환기의 제어장치에 있어서, 전류검출치(Iu)에 대응하는 펄스폭을 갖는 최초 PWM제어신호(ei)를 발생하는 최초 PWM제어신호발생수단(Cu, Gu(들))과, 상기 최초 PWM제어신호를 상기 최초 PWM제어신호의 펄스폭과 상기 각 자기소호소자의 온과 오프기간중 하나에 대응하는 폭의 합계와 동등한 펄스폭을 갖는 제2PWM제어신호(g1, g2)로 변환시키고, 그 변환된 제2PWM제어신호를 상기 제1~제 4 자기소호소자에 공급하는 제2PWM제어신호 발생수단(LIM1, LIM2, A1, A2, C1, C2, SH1, SH2, TRG)을 구비한 것을 특징으로 하는 중성점 클램프식 전력변환기의 제어장치.
  2. 제 1 항에 있어서, 상기 최초 PWM제어신호수단이, 상기 전력변환기로부터 부하(LOAD)에 공급된 전류를 전류검출치(Iu)로서 검출하는 검출수단(CTu)과, 외부에서 공급되는 전류 지시치 신호(Iu*)와 전류검출기(Iu)간의 편차에 대응하는 편차신호를 최초 PWM제어신호로서 출력하는 편차신호 출력수단(Cu)을 구비한 것이 특징인 중성점 클램프식 전력변환기의 제어장치.
  3. 제 1 항에 있어서, 상기 제2PWM제어신호 발생수단이, 상기 최초 PWM제어신호(ei)를 정과 부의 신호들로 분할하는 제한수단(LIM1, LIM2)과, 상기 제한 수단으로부터 출력된 정과 부의 신호들에 소정의 바이어스 전압을 가하여, 이 바이어스된 정 및 부의 신호를 출력하는 바이어스 수단(A1, A2)과, 정측상에서 레벨이 변하는 제1 3각파 신호와 상기 제1 3각파 신호와 주파수 및 위상이 동일하고 부측의 레벨이 변하는 제2 3각파 신호를 발생하는 3각파 발생수단(TRG) 및, 상기 정 및 부의 신호와 상기 제1 및 제2 3각파 신호와 비교하여 각각 편차를 구하고, 이 편차들에 대응하는 2개의 제2PWM제어신호를 사용하여, 상기 제 1 및 제 3 자기소호소자와 제2 및 제 4 자기소호소자를 ON/OFF 제어하는 제어수단(C1, C2)을 구비한 것이 특징인 중성점 클램프식 전력변환기의 제어장치.
  4. 중간단자를 갖는 전원(Vd1, Vd2)의 2단자들간에 직렬로 순차 접속된 제1~제 4 자기소호소자(S1~S4)와, 상기 자기소호소자들과 반대방향으로 이 소자들에 병렬로 접속된 4개의 후리휠링 다이오드(D1~D4)와, 상기 제 2 와 제 3 자기소호소자(S2, S3)의 직렬회로와 반대방향으로 병렬로 접속되고, 상기 전원의 중간단자에 접속된 노드를 갖는 제 1 과 제 2 클램핑 다이오드(D5, D6)의 직렬회로를 구비한 중성점 클램프식 전력변환기의 제어장치에 있어서, 정측상의 레벨이 변하는 제1 3각파 신호(X)와 상기 제1 3각파 신호와 동기상태이고 부측상의 레벨이 변하는 제2 3각파 신호(Y)를 발생하는 3각파 신호 발생수단(TRG)과, 상기 3각파 신호발생수단으로부터의 상기 제 1 과 제2 3각파 신호와 PWM제어신호(ei)를 비교하여, 상기 PWM제어신호(ei)의 레벨에 대응하는 펄스폭을 갖는, 적어도 제 1 과 제 2 게이트신호를 발생하여, 상기 제어신호들에 의하여 상기 자기소호소자들을 ON/OFF제어하는 제어수단(C1, C2)을 구비한 것을 특징으로 하는 중성점 클램프식 전력변환기의 제어장치.
  5. 제 4 항에 있어서, 상기 제어수단이, 상기 전력변환기로부터 부하(LOAD)에 공급된 전류를 전류검출치(Iu)로서 검출하는 검출수단(CTu)과, 외부에서 공급되는 전류 지시치신호(Iu*)와 전류검출치(Iu)간의 편차에 대응하는 편차신호를 출력하는 편차신호 출력수단(Cu) 및 상기 편차신호를 상기 제1 및 제2 3각파 신호와 비교하여, 제1 및 제 2 게이트신호(g1, g2)를 출력하는 제어신호 출력수단(C1, C2)을 구비하는 것이 특징인 중성점 클램프식 전력변환기의 제어장치.
  6. 제 5 항에 있어서, 상기 제어수단이, 상기 제 1 과 제 2 게이트신호(g1, g2)의 하강구간에 각각 대응하여, 최소 ON시간보다 더 긴 펄스폭을 각각 갖는, 제 1 과 제 2 펄스신호(m1, m2)를 발생하는, 제 1 과 제 2 단안정 멀티바이브레이터(MM1, MM2)와, 상기 제1 게이트신호(g1)와 제 2 펄스신호(m2)를 AND하여 제 1 AND 신호를 발생하고, 상기 제 2 게이트신호(g2)와 제 1 펄스신호(m1)를 AND하여 제2AND 신호를 발생하는 수단을 더 구비하고, 상기 제어수단이, 상기 제 1 과 제2AND수단에 의해서 상기 자기소호소자를 제어하는 것이 특징인 중성점 클램프식 전력변환기의 제어장치.
  7. 중간단자를 갖는 전원(Vd1, Vd2)의 2단자들간에 직렬로 순차 접속된 제1~제 4 자기소호소자(S1~S4)와, 상기 자기소호소자들과 반대방향으로 이 소자들에 병렬로 접속된 4개의 후리휠링 다이오드(D1~D4)와, 상기 제 2 와 제 3 자기소호소자(S2, S3)의 직렬회로와 반대방향으로 병렬로 접속되고, 상기 전원의 중간단자에 접속된 노드를 갖는 제 1 과 제 2 클램핑 다이오드(D5, D6)의 직렬회로를 구비한 중성점 클램프식 전력변환기의 제어장치에 있어서, 상기 자기소호소자들에 게이트신호를 공급하여, 상기 제 1 과 제 2 자기소호소자가 ON상태인 정의 출력모드, 상기 제 2 와 제 3 자기소호소자가 ON상태인 제로 출력모드 및, 상기 제 3 과 제 4 자기소호소자가 ON상태인 부의 출력모드로 스위칭하는 게이트신호 공급수단(Cu, TRG, SH1, SH2, MM1, MM2, AND1, AND2)을 구비하며, 상기 정의 모드에서 부의 모드로, 또는 부의 모드에서 정의 모드로의 스위칭은 항상 상기 제로 출력모드를 통해서 실행되는 것을 특징으로 하는 중성점 클램프식 전력변환기의 제어장치.
  8. 제 7 항에 있어서, 상기 게이트신호 공급수단이, 상기 제 1 과 제 2 게이트신호(g1, g2)가 서로 겹칠때, 상기 PWM제어신호들중 하나만을 통과시키는 수단(AND1, AND2)을 구비한 것이 특징인 중성점 클램프식 전력변환기의 제어장치.
  9. 제 7 항에 있어서, 상기 게이트신호 공급수단이, 상기 자기소호소자들 각각의 온과 오프기간중 하나에 대응하는 적어도 하나의 펄스폭을 갖는 제어신호를 출력하는 수단을 구비한 것이 특징인 중성점 클램프식 전력변환기의 제어장치.
  10. 중간단자를 갖는 전원(Vd1, Vd2)의 2단자들간에 직렬로 순차 접속된 제1~제 4 자기소호소자(S1~S4)와, 상기 자기소호소자들과 반대방향으로 이 소자들에 병렬로 접속된 4개의 후리휠링 다이오드(D1~D4)와, 상기 제 2 와 제 3 자기소호소자(S2, S3)의 직렬회로와 반대방향으로 병렬로 접속되고, 상기 전원의 중간단자에 접속된 노드를 갖는 제 1 과 제 2 클램핑 다이오드(D5, D6)의 직렬회로를 구비한 중성점 클램프식 전력변환기의 제어장치에 있어서, 상기 전력변환기로부터의 출력전류의 방향을 검출하고, 제 1 방향과 이에 반대되는 제 2 방향에 각각 대응하는 제 1 과 제 2 검출신호를 출력하는 전류방향 검출수단(HS)과, 상기 제 1 검출신호에 응답하여 상기 제 1 과 제 2 자기소호소자를 오프시키고, 상기 제 2 검출신호에 응답하여 제 3 과 제 4 자기소호소자들을 오프시키는 수단(C1, C2, IV1, IV2, AND1, AND2, AND3, AND4)을 구비한 것을 특징으로 하는 중성점 클램프식 전력변환기의 제어장치.
KR1019920003152A 1991-02-28 1992-02-28 중성점 클램프식 전력변환기의 제어장치 KR950013870B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP91-33912 1991-02-28
JP91-033912 1991-02-28
JP03033912A JP3102499B2 (ja) 1991-02-28 1991-02-28 中性点クランプ式電力変換器の制御装置

Publications (2)

Publication Number Publication Date
KR920017335A KR920017335A (ko) 1992-09-26
KR950013870B1 true KR950013870B1 (ko) 1995-11-17

Family

ID=12399733

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920003152A KR950013870B1 (ko) 1991-02-28 1992-02-28 중성점 클램프식 전력변환기의 제어장치

Country Status (5)

Country Link
US (1) US5274542A (ko)
JP (1) JP3102499B2 (ko)
KR (1) KR950013870B1 (ko)
CN (1) CN1024619C (ko)
DE (1) DE4206263C2 (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5361197A (en) * 1992-01-24 1994-11-01 Kabushiki Kaisha Toshiba Method and apparatus for controlling an inverter generating a plurality of phase voltages
JP2770099B2 (ja) * 1992-02-27 1998-06-25 株式会社日立製作所 直列多重インバータのゲート駆動回路
JP3178075B2 (ja) * 1992-04-23 2001-06-18 株式会社日立製作所 電力変換器の制御装置および電気車の制御装置
JPH077957A (ja) * 1993-06-14 1995-01-10 Toshiba Corp 電力変換装置
JP3153408B2 (ja) * 1994-03-10 2001-04-09 株式会社日立製作所 直列多重電力変換器
DE19544410A1 (de) * 1995-07-06 1997-01-09 Abb Patent Gmbh Verfahren zur Echtzeitberechnung des Pulsmusters von dreiphasigen Zweipunkt-Wechselrichtern
US5790396A (en) * 1995-12-19 1998-08-04 Kabushiki Kaisha Toshiba Neutral point clamped (NPC) inverter control system
US5910892A (en) * 1997-10-23 1999-06-08 General Electric Company High power motor drive converter system and modulation control
US6058031A (en) * 1997-10-23 2000-05-02 General Electric Company Five level high power motor drive converter and control system
US5982646A (en) * 1998-06-30 1999-11-09 General Electric Company Voltage clamp snubbers for three level converter
DE19843692C2 (de) 1998-09-24 2003-04-30 Aloys Wobben Wechselrichter für die Einspeisung sinusförmiger Ströme in ein Wechselstromnetz
DE19928106C1 (de) * 1999-06-19 2000-11-16 Daimler Chrysler Ag Elektrisches Generator/Motor-System
KR100387758B1 (ko) * 2000-09-23 2003-06-18 로크웰오토메이션코리아 주식회사 전압 변조 방법
JP3844050B2 (ja) * 2001-07-02 2006-11-08 株式会社安川電機 電力変換装置
JP2006513538A (ja) * 2003-01-14 2006-04-20 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ ３レベルｄｃ／ａｃコンバータ
CN100426653C (zh) * 2006-11-10 2008-10-15 陆启建 一种用于电机控制的快速电流传感器
IT1393717B1 (it) * 2009-03-31 2012-05-08 Meta System Spa Dispositivo e metodo per la conversione di corrente continua in corrente alternata
FR2952483B1 (fr) * 2009-11-06 2012-12-07 Mge Ups Systems Dispositif convertisseur et alimentation sans interruption equipee d'un tel dispositif.
US8258759B2 (en) * 2010-02-03 2012-09-04 Xantrex Technology Inc. Anti-islanding for grid-tie inverter using covariance estimation and logic decision maker
EP2560276B1 (en) * 2011-08-17 2017-05-31 DET International Holding Limited Power conversion system
US8625316B2 (en) * 2011-12-09 2014-01-07 General Electric Company Neutral point clamped (NPC) power converter fault protection system
DE102011089316A1 (de) 2011-12-20 2013-06-20 Robert Bosch Gmbh Steuervorrichtung für Halbleiterschalter eines Wechselrichters und Verfahren zum Ansteuern eines Wechselrichters
JP6264257B2 (ja) * 2014-10-20 2018-01-24 株式会社明電舎 三相中性点クランプ式の電力変換装置
JP6671017B2 (ja) * 2016-01-13 2020-03-25 パナソニックＩｐマネジメント株式会社 電力変換システム及び電力変換装置
EP3553936A1 (de) * 2018-04-10 2019-10-16 Siemens Aktiengesellschaft Schaltungsanordnung für dreipunktumrichter

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1638608C3 (de) * 1967-09-22 1973-12-06 Siemens Ag, 1000 Berlin U. 8000 Muenchen Verfahren zum Betrieb eines Strom nchters
CA1143787A (en) * 1978-09-21 1983-03-29 Richard H. Baker Bridge converter circuit
JPS5674088A (en) * 1979-11-20 1981-06-19 Toshiba Corp Inverter
JPH0634594B2 (ja) * 1983-10-07 1994-05-02 株式会社東芝 電圧形インバ−タ
DE3540113A1 (de) * 1985-11-09 1987-06-04 Licentia Gmbh Verfahren zum betrieb eines pulsmustergenerators
FI880817A (fi) * 1987-07-17 1989-01-18 Siemens Ag Anordning foer koppling med laog foerlust av ett halvledarkopplingselement i en trepunktvaexelriktare.
DE3743436C1 (de) * 1987-12-21 1989-05-11 Siemens Ag Schaltentlasteter,verlustarmer Dreipunktwechselrichter
JP2821168B2 (ja) * 1989-03-31 1998-11-05 株式会社日立製作所 インバータ装置と交流電動機駆動システム
US4961129A (en) * 1989-12-04 1990-10-02 Allied-Signal, Inc. Current controlled active flywheel type neutral point clamped inverter
WO1991010280A1 (en) * 1989-12-22 1991-07-11 Allied-Signal Inc. A power inverter snubber circuit
JP2526700B2 (ja) * 1990-04-11 1996-08-21 三菱電機株式会社 ３相３値レベルインバ―タ
DE4021766A1 (de) * 1990-07-06 1992-01-16 Licentia Gmbh Verfahren zur verbesserten fuehrung eines drehstrom-pulswechselrichters
US5120986A (en) * 1991-09-06 1992-06-09 Allied-Signal Inc. Sine wave synthesis controller circuit for use with a neutral-point clamped inverter

Also Published As

Publication number Publication date
CN1024619C (zh) 1994-05-18
CN1065359A (zh) 1992-10-14
DE4206263A1 (de) 1992-09-10
JP3102499B2 (ja) 2000-10-23
US5274542A (en) 1993-12-28
KR920017335A (ko) 1992-09-26
DE4206263C2 (de) 1997-02-20
JPH04275059A (ja) 1992-09-30

Similar Documents

Publication Publication Date Title
KR950013870B1 (ko) 중성점 클램프식 전력변환기의 제어장치
KR100240905B1 (ko) Npc 인버터 제어 시스템
AU713034B2 (en) Multilevel power converting apparatus
US5099408A (en) System for controlling a PWM inverter having delay time compensation
US5610806A (en) Pulse width modulation method for driving three phase power inverter/converter switches with balanced discontinuous phase commands
EP1921740B1 (en) Power converter control
EP0519635A2 (en) Method and apparatus for controlling the output voltage of an AC electrical system
EP3093976A1 (en) Electric power conversion system
US11218079B2 (en) Power conversion device
KR920010235B1 (ko) 펄스폭 변조승압 변환기의 제어장치
JP3028268B2 (ja) 電力変換装置
Rojas et al. Simple structure and control method for a neutral-point-clamped PWM inverter
JPH02261063A (ja) インバータ装置と交流電動機駆動システム
JP3222489B2 (ja) ３相３線式の中性点クランプ式インバータの制御方法
JPH04117137A (ja) 並列多重インバータ
JPH07123726A (ja) 電力変換装置
JP3070314B2 (ja) インバータの出力電圧補償回路
JP2577514B2 (ja) 中性点クランプ式電力変換器の制御方法
US11843327B2 (en) Power conversion device with current hysteresis band control
JPH1189237A (ja) インバ−タの制御方法及びインバ−タ装置
JP7318443B2 (ja) 直列多重インバータおよび直列多重インバータの制御方法
JPH09149658A (ja) 直列多重型インバータ装置
JPH10164845A (ja) Ｐｗｍ式順変換装置
JPH04295279A (ja) 中性点クランプ式電力変換器の制御装置
JP4277360B2 (ja) ３レベルインバータの制御装置

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19991019

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee