JP7318443B2

JP7318443B2 - 直列多重インバータおよび直列多重インバータの制御方法

Info

Publication number: JP7318443B2
Application number: JP2019169934A
Authority: JP
Inventors: 邦朗平尾; 孝小山
Original assignee: Meidensha Corp
Current assignee: Meidensha Corp
Priority date: 2019-09-19
Filing date: 2019-09-19
Publication date: 2023-08-01
Anticipated expiration: 2039-09-19
Also published as: JP2021048705A

Description

本発明は、高電圧を直接出力する直列多重インバータの過電圧抑制に関する。

一般的な直列多重インバータの主回路構成を図１に示す。図１の直列多重インバータ１では各相のセルの段数をＮ段としている（Ｎ≧２）。入力電源２はトランス３によって絶縁されている。各相においてセル４１～４Ｎの逆変換部側の出力を直列接続することにより直接高圧を出力することが可能となる。各セル４１～４Ｎは単相インバータで構成されている。

直列多重インバータ１は直列多重ＰＷＭ（ＰｕｌｓｅＷｉｄｔｈＭｏｄｕｌａｔｉｏｎ：パルス幅変調）制御を行っている（特許文献１参照）。インバータ制御部５は、図９に示すように、各相別の電圧指令値（変調波）Ｖ＊と２Ｎ個の三角波状のキャリア信号ＴＲＩ１～ＴＲＩ４との比較に基づいて、各セル４１～４Ｎ内のスイッチング素子ＳＷ－Ｕ，ＳＷ－Ｖ，ＳＷ－Ｘ，ＳＷ－Ｙのゲート信号（オンオフ指令信号）を生成する。図９は、Ｎ＝２のときの各種制御信号である。

相電圧指令（図９の（５））は、表１に基づいて生成される。第１キャリアはキャリア信号ＴＲＩ３に、第２キャリアはキャリア信号ＴＲＩ１に、第３キャリアはキャリア信号ＴＲＩ２に、第４キャリアはキャリア信号ＴＲＩ４に対応する。

さらに、この相電圧指令に基づいて、図９の（３），（４）に示すように、各セル（インバータユニット）４１～４Ｎの出力電圧指令が生成される。さらに、各セル４１～４Ｎの出力電圧指令と表２に基づいて、各セル４１～４Ｎ内のスイッチング素子ＳＷ－Ｕ，ＳＷ－Ｖ，ＳＷ－Ｘ，ＳＷ－Ｙのゲート信号（オンオフ指令信号）を生成する。

また、特許文献１では、図１０，図１１に示すように、３相の正弦波状の電圧指令値に同相の３次高調波を加える零相変調を行っている。この方式により線間電圧を変えずに相電圧のピーク値を低減できるため、直列多重インバータの出力電圧の最大値を増加することが可能となる。

さらに、特許文献１では、出力電圧の２段変化（２レベル以上の電圧変化）対策のために各キャリア信号の領域境界（図９（１）の＋４．０，＋２．０，０，－２．０，－４．０の付近）に禁止帯を設け、各相の電圧指令値を補正することにより禁止帯を回避している。ここで、０レベル付近の禁止帯を零禁止帯と称する。

直流ブレーキ動作時を例に説明すると、例えば位相０ｄｅｇで直流ブレーキした場合には、図１２（ａ）に示すように、電圧指令値はＵ相が正、Ｖ，Ｗ相が負となる。位相１８０ｄｅｇで直流ブレーキした場合には、図１２（ｃ）に示すように、電圧指令値はＵ相が負、Ｖ，Ｗ相が正となる。

このように、３相いずれかの電圧指令値が禁止帯内に入った場合、３相全てが禁止帯から外れるよう、図１２（ｂ），（ｄ）に示すように、各相の電圧指令値に補正値を加減算する。ここで、補正値は図１２（ｂ），（ｄ）の矢印の長さとなる。この禁止帯回避方法の詳細は、特許文献１の実施形態１４に開示されている。

図１３に、禁止帯回避処理を行う場合の制御方式を示す。禁止帯を回避する必要のない条件時（補正前の３相の電圧指令値がすべて禁止帯外にある場合）は、補正値演算部７は０を出力する。

特開２００６－１０９６８８号公報

前述の禁止帯回避の補正方法では、１～２Ｈｚ程度の低出力周波数時や直流ブレーキ時に、補正処理によって、３相の電圧指令値の何れもが正、もしくは負の指令となる場合がある。

図１２（ａ）、または、図１２（ｃ）のように、補正前の電圧指令値が三相すべて零禁止帯内にあるときに前述の電圧指令値の補正を行った結果、図１２（ｂ），（ｄ）のように、補正後の３相電圧指令値の何れもが正、もしくは負の状態となる。この状態がある時間以上連続すると、セル４１～４Ｎの直流リンク部が過電圧となる恐れがある。

以下、過電圧が発生する動作について説明する。直列多重インバータは、各々に直流リンク部を持つ単相インバータ（セル）により構成される。簡素化のため相ごとの直流リンク部をまとめると、直列多重インバータは図１４の等価回路となる。

図１２（ａ）に示すように、Ｕ相が正、Ｖ，Ｗ相が負の電圧指令で直流ブレーキした場合（禁止帯回避なしの場合）、パターン（１）（Ｕ相セルのコンデンサ：放電、Ｖ相セルのコンデンサ：充電、Ｗ相セルのコンデンサ：充電）とパターン（２）（Ｕ相セルのコンデンサ：充電、Ｖ相セルのコンデンサ：放電、Ｗ相セルのコンデンサ：放電）の動作が交互に行われるため、図１４（ａ）に示すように３相の直流リンク部のコンデンサのエネルギーが均等に受け渡しされる。

一方、図１２（ｂ）のように、Ｕ，Ｖ，Ｗ相ともに正の電圧で直流ブレーキした場合（禁止帯回避した場合）、Ｖ，Ｗ相がスイッチングをした時にはパターン（１）（Ｕ相セルのコンデンサ：放電、Ｖ相セルのコンデンサ：充電、Ｗ相セルのコンデンサ：充電）とパターン（３）（Ｕ相セルのコンデンサ：放電、Ｖ相セルのコンデンサ：充電、Ｗ相セルのコンデンサ：充電）の動作が連続するため、常にＵ相のエネルギーがＶ，Ｗ相に流れ込み続け、Ｖ，Ｗ相の直流電圧が上昇することになる。その結果、Ｖ相もしくはＷ相が過電圧となる恐れがある。

Ｕ，Ｖ，Ｗ相ともに負の電圧で直流ブレーキした場合（禁止帯回避した場合）も同様に、特定のセルの直流電圧が上昇してその相が過電圧となる恐れがある。

低周波数での運転時も同様であり、出力周波数が低いため出力電圧も低くなり、禁止帯回避処理によって３相電圧指令が全て同極性になった時間が連続すると、上記と同様の現象が発生することになる。

以上示したようなことから、直列多重インバータにおいて、セルの直流リンク電圧が過電圧となることを抑制することが課題となる。

本発明は、前記従来の問題に鑑み、案出されたもので、その一態様は、各相それぞれＮ（Ｎ≧２）個直列接続したセルを備え、前記各セルはコンデンサを備えた直流リンク部とスイッチング素子を備えた逆変換部とを有する直列多重インバータであって、各相の電圧指令値を出力する変調波発生部と、前記各相の電圧指令値のうち、少なくとも何れか１つの相が禁止帯内にある場合、極性が切り換わる第１の補正値を出力する第１補正値演算部と、前記第１の補正値を加算した前記各相の電圧指令値のうち、少なくとも何れか１つの相が零禁止帯内にある場合、前記第１の補正値が正極の場合は全ての相の前記電圧指令値が正方向の零禁止帯外となるような第２の補正値を出力し、前記第１の補正値が負極の場合は全ての相の前記電圧指令値が負方向の零禁止帯外となるような第２の補正値を出力する第２補正値演算部と、前記第１の補正値と前記第２の補正値を前記各相の電圧指令値にそれぞれ加算する加算部と、前記加算部の出力と２Ｎ個のキャリア信号との比較に基づいて、前記各セルの前記スイッチング素子のゲート信号を生成するキャリア変調部と、を備えたことを特徴とする。

また、その一態様として、前記第１の補正値の極性の切換周期を（１）式のＴｃ以下とすることを特徴とする。

ΔＱ：コンデンサの蓄電電荷の変化量
Ｃ：直流リンク部のコンデンサの静電容量
ΔＶ：直流リンク部の許容電圧偏差
Ｉｏｕｔ：直列多重インバータの出力電流
ＤＵＴＹ：スイッチング期間とキャリア信号周期との比。

また、他の態様として、各相それぞれＮ（Ｎ≧２）個直列接続したセルを備え、前記各セルはコンデンサを備えた直流リンク部とスイッチング素子を備えた逆変換部とを有する直列多重インバータであって、各相の電圧指令値を出力する変調波発生部と、補正前の前記各相の電圧指令値がすべて零禁止帯内に入っているときに、前記各相の電圧指令値のすべてが前記零禁止帯外となるよう、正方向に補正したときの正方向の補正値と負方向に補正したときの負方向の補正値を各々演算し、前記正方向の補正値と前記負方向の補正値のうち絶対値の小さい補正値を第１バッファに格納し、前記正方向の補正値と前記負方向の補正値のうち絶対値の大きい補正値を第２バッファに格納し、前記第１バッファに格納された絶対値の小さい補正値と前記第２バッファに格納された絶対値の大きい補正値を切り換えて出力する補正値演算部と、前記補正値演算部の出力を前記各相の電圧指令値にそれぞれ加算する加算部と、前記加算部の出力と２Ｎ個のキャリア信号との比較に基づいて、前記各セルの前記スイッチング素子のゲート信号を生成するキャリア変調部と、を備えたことを特徴とする。

また、その一態様として、前記第１バッファに格納された絶対値の小さい補正値と前記第２バッファに格納された絶対値の大きい補正値の切換周期を（１）式のＴｃの１／２以下とすることを特徴とする。

また、その一態様として、直流電圧検出最大値が閾値に到達した時、前記第１の補正値の極性を切り換えることを特徴とする。

本発明によれば、直列多重インバータにおいて、セルの直流リンク電圧が過電圧となることを抑制することが可能となる。

直列多重インバータの主回路構成を示す概略図。実施形態１におけるインバータ制御部を示すブロック図。実施形態１における制御方式を示す概略図。実施形態２における制御方式を示す概略図。実施形態２におけるインバータ制御部を示すブロック図。実施形態２における回避方向切換処理を示す概略図。直流電圧と出力電流を示すタイムチャート。実施形態４における回避方向切換処理を示す概略図。直列多重インバータの各波形を示すタイムチャート。従来のインバータ制御部を示すブロック図。３次高調波を加算した相電圧波形を示すタイムチャート。従来の直列多重インバータの禁止帯回避方法を示す概略図。特許文献１におけるインバータ制御部を示すブロック図。直流ブレーキ時の過電圧発生現象を示す説明図。

以下、本願発明における直列多重インバータの実施形態１～４を図１～図８に基づいて詳述する。

［実施形態１］
図１は、一般的な直列多重インバータの主回路構成を示す概略図である。なお、図１は直列多重インバータの一例であり、本実施形態１は他の構成の直列多重インバータでも適用可能である。

図１において、直列多重インバータ１は、入力電源２と、トランス３と、電力変換部４と、インバータ制御部５と、を備える。電力変換部４は、各相それぞれＮ（Ｎ≧２）個のセル４１～４Ｎが直列接続される。

各セル４１～４Ｎは、ダイオードをブリッジ接続した整流回路と、コンデンサを有する直流リンク部と、スイッチング素子ＳＷ－Ｕ，ＳＷ－Ｖ，ＳＷ－Ｘ，ＳＷ－Ｙをブリッジ接続した逆変換部と、を有する。

各セル４１～４Ｎの整流器側はトランス３に接続され、逆変換部側は各相直列接続される。各相のセル４１同士は接続される。また、各相のセル４ＮはモータＭに接続される。なお、図１に示すように、直列多重インバータ１からモータＭに出力される出力電流をＩｏｕｔとする。

本実施形態１では、禁止帯回避処理時の補正値の極性を一定周期で変化させる方法を説明する。図２は本実施形態１におけるインバータ制御部を示すブロック図である。

図２に示すように、変調波（正弦波）発生部６は、電圧設定値および位相設定値に基づいて３相の電圧指令値を出力する。また、変調波発生部６は、３次高調波を出力する。

第１補正値演算部７ａは、前記変調波（正弦波）発生部６が出力する各相の電圧指令値のうち、少なくとも何れか１つの相が禁止帯内にある場合、極性が一定周期で切り換わる第１の補正値を出力する。また、前記変調波（正弦波）発生部６が出力するすべての相の電圧指令値が禁止帯外にある場合、０を出力する。第２補正値演算部７ｂは、第１の補正値を加算した３相の電圧指令値のうち、少なくとも何れか１つの相が零禁止帯内にある場合、第１の補正値が正極の場合は全ての相の電圧指令値が正方向の零禁止帯外となるような第２の補正値を出力し、第１の補正値が負極の場合は全ての相の電圧指令値が負方向の零禁止帯外となるような第２の補正値を出力する。加算部８は、第１の補正値と第２の補正値を加算して最終補正値として出力する。加算部９は、３次高調波と最終補正値を加算する。

加算部１０ａ，１０ｂ，１０ｃは、３相の電圧指令値と加算部９の出力とをそれぞれ加算し、キャリア変調部１１に出力する。キャリア変調部１１では、加算部１０ａ，１０ｂ，１０ｃの出力と２Ｎ個のキャリア信号との比較に基づいて、直列多重ＰＷＭ制御を行い、各セル４１～４Ｎのスイッチング素子ＳＷ－Ｕ，ＳＷ－Ｖ，ＳＷ－Ｘ，ＳＷ－Ｙのゲート信号を出力する。

次に、本実施形態１における制御方式の具体例を説明する。

（１）補正前の３相の電圧指令値のいずれかが禁止帯内にあるとき、第１補正値演算部７ａは、禁止帯幅×１／２、禁止帯幅×－１／２を一定周期で繰り返す第１の補正値を出力する。

（２）第１の補正値＝禁止帯幅×１／２のとき、図３（ｂ）に示すように、各相の電圧指令値に正方向に第１の補正値を加算する。第１の補正値加算後に、ある相の電圧指令値がまだ零禁止帯内にある場合は、図３（ｃ）に示すように、すべての相の電圧指令値が正方向の零禁止帯外となるよう、第２の補正値を加算する。この第２の補正値は、図２の第２補正値演算部７ｂが特許文献１と同じ方式で演算する。

（３）第１の補正値＝禁止帯幅×－１／２のとき、図３（ｅ）に示すように、各相の電圧指令値に負の値である第１の補正値を加算する。すなわち、負方向に補正する。第１の補正値加算後に、ある相の電圧指令値がまだ零禁止帯内にある場合は、図３（ｆ）に示すように、すべての相の電圧指令値が負方向の零禁止帯外となるよう、第２の補正値を加算する。この第２の補正値は、図２の第２補正値演算部７ｂが特許文献１と同じ方式で演算する。

（４）上記処理で求めた第１の補正値と第２の補正値を加算した値が最終補正値となる。

直列多重インバータが直流ブレーキ運転、低周波数運転のいずれかのときには、上記の補正方法を適用する。なお、直列多重インバータが直流ブレーキ運転、低周波数運転のいずれでもない運転状態では、上記の補正方法、特許文献１に示す従来方式、のいずれを用いてもよい。

本実施形態１では、補正後の電圧指令値が禁止帯外の正側もしくは負側に一定周期で変化することになる。補正後の３相の電圧指令値が全て正、もしくは負の状態が継続しないようになるので、１～２Ｈｚの低周波数運転や直流ブレーキ時に発生するセルの直流リンク部の過電圧を抑制することができる。

［実施形態２］
実施形態１では、電圧指令値の補正の方向（正，負）が、第１の補正値の極性によって強制的に決定される。よって、補正前の各相の電圧指令値によっては、補正量が大きくなる方向に補正を行ってしまい、反対方向の補正を行う場合と比較して、直列多重インバータの出力電圧限界をより低減させてしまうおそれがある。

特許文献１で開示されている従来の禁止帯回避処理では図４に示すように、正方向・負方向の回避量を求めて、小さい回避方向を選択している。本実施形態２では、この正方向・負方向それぞれの最小の回避量を用いて、低速時もしくは直流ブレーキ時に、３相の電圧指令値すべて正、もしくはすべて負の指令の状態が継続しない禁止帯回避方式を説明する。

本実施形態２の禁止帯回避方式について説明する。図５に、本実施形態２におけるインバータ制御部を示す。図５に示すように、本実施形態２は、補正値演算部７が実施形態１と異なる。本実施形態２の補正値演算部７は、第１バッファ１２と第２バッファ１３とを有する。その他の構成は実施形態１と同様であるため、ここでの説明は省略する。以下、本実施形態２のインバータ制御部の動作を説明する。

（１）直列多重インバータが直流ブレーキ運転、低周波数運転のいずれかの運転状態であって、かつ、補正前の３相電圧指令値が全て零禁止帯内にあるとき、正側と負側の最小の回避値（全ての相の電圧指令値が禁止帯外となる補正値）を各々正方向の補正値，負方向の補正値として演算する。正方向の補正値と負方向の補正値のうち絶対値の小さい補正値を第１バッファ１２に格納し、正方向の補正値と負方向の補正値のうち絶対値の大きい補正値を第２バッファ１３に格納する。

（２）フリーランカウンタ等を用いて一定周期でバッファ選択フラグを０⇔１に切り換える。この処理は、常時動作させておく（切換周期は任意に変更してもよい。切換周期については、実施形態３で説明する。）。

（３）バッファ選択フラグが１のときは、第１バッファ１２に格納された絶対値の小さい補正値を出力する。バッファ選択フラグが０のときは、第２バッファ１３に格納された絶対値の大きい補正値を出力する。

なお、補正前の３相の電圧指令値のいずれかが零禁止帯外にあるとき、または、直列多重インバータが直流ブレーキ運転の低周波数運転のいずれでもない運転状態では、特許文献１に示す従来方式を用いて電圧指令値の補正を行う。

本実施形態２は実施形態１と同様、低周波数運転や直流ブレーキ時に発生するセルの直流リンク部の過電圧を抑制することができる。

また、本実施形態２によれば、実施形態１で問題となる出力電圧限界の低下を必要最低限に抑えることが可能となる。

［実施形態３］
実施形態１、２では、禁止帯回避方向を正側もしくは負側に切り換える周期が明確に定義されていない。しかし、３相の電圧指令値が全て正もしくは負となる低周波数運転時や直流ブレーキ時には、各セルの直流リンク部の電圧が最大許容値に到達する前に、禁止帯回避方向を切り換えなくてはならない。

対象となる直列多重インバータは、装置容量によって直流リンク部のコンデンサの静電容量値や出力電流値が異なるため、一定周期で切り替えた場合には運転条件によっては切り替えが間に合わず過電圧が発生してしまう場合がある。本実施形態３はこの問題を解決する方式となる。

図７は、直流電圧と出力電流を示すタイムチャートである。切換周期Ｔｃは、セルの直流リンク部のコンデンサの静電容量Ｃ［Ｆ］と直流リンク部の許容電圧偏差ΔＶ［Ｖ］と直列多重インバータの出力電流Ｉｏｕｔ［Ａ］（図１参照）、各セルのスイッチングのＤＵＴＹ［％］で以下の（１）式のように求まる。なお、ΔＱは、コンデンサの蓄電電荷の変化量を示す。

なお、ＤＵＴＹは、図１４（ｂ）におけるスイッチング期間（（１），（３）の期間）とキャリア信号周期との比に相当する。このＤＵＴＹは、キャリア信号の振幅、周期と禁止帯幅と電圧指令値より算出することができる。

また、直流リンク部の許容電圧偏差ΔＶは、過電圧故障停止の直流電圧レベルと各セルの直流電圧検出最大値（各セルの中で最も直流リンク部の電圧が高いセルの直流電圧検出値）との差分である。

本実施形態３を実施形態１に適用する場合は、直列多重インバータ運転中の許容電圧偏差ΔＶと出力電流Ｉｏｕｔを常時検出して、第１の補正値の切換周期が（１）式で算出する切換周期Ｔｃ以下となるように可変設定する。

一方、実施形態２では、補正前の電圧指令値の変化によっては、正方向の補正→負方向の補正→負方向の補正→正方向の補正のように、２切換周期にわたって同一極性の電圧指令値の補正が連続するケースが考えられる。よって、本実施形態３を実施形態２に適用する場合は、直列多重インバータ運転中の許容電圧偏差ΔＶと出力電流Ｉｏｕｔを常時検出して、第１バッファ１２に格納された絶対値の小さい補正値と第２バッファ１３に格納された絶対値の大きい補正値の切換周期が（１）式で算出する切換周期Ｔｃの１／２以下となるように可変設定する。

以上示したように、本実施形態３によれば、各セルの直流リンク部の電圧が最大許容値に到達する前に、禁止帯回避方向を切り換えることができる。

また、本実施形態３によれば、直列多重インバータの運転状態に関わらず、最適なタイミングで禁止帯回避方向を切り換えることができ、低周波数運転や直流ブレーキを行った際に発生する、セルの直流リンク部の過電圧故障を抑制することが可能となる。

［実施形態４］
直列多重インバータでは、過渡的な負荷変動等によりセルの直流リンク電圧が変動する場合がある。実施形態１，２の方式では、３相の電圧指令値の回避方向をあらかじめ設定しておいた切換周期に基づき正側もしくは負側に切り換えを行う。

しかし、セルの直流電圧の変化量は負荷条件により変わってくる。そのため、切換周期を固定値にしてしまうと、負荷条件が変化した場合に過電圧を抑制できなくなるおそれがある。

直列多重インバータは各セルに直流リンク部を持ち、各セルの直流リンク電圧値は出力電圧制御等に使用するために一定周期で監視している。本実施形態４では、この各セルの直流リンク電圧値を用いる。

まず、本実施形態４を実施形態１に適用した場合を説明する。図８に示すように、本実施形態４の直列多重インバータは、全てのセルの直流電圧値を監視し、補正後の３相の電圧指令値がすべて正もしくは負の指令となる状態で、かつ、全てのセルの直流電圧値の中での最大の値（直流電圧最大値）が閾値を超えた場合に、図２に示す第１の補正値の極性を切り換える。これにより、図８に示すように、禁止帯回避処理の回避方向を正側もしくは負側に切り換える方式となる。図８の第１の補正値は、禁止帯幅×１／２と禁止帯幅×－１／２を繰り返している。

本実施形態４と実施形態１との差異は、第１の補正値の極性（正負）の切り換えを一定周期とはせず、各セルの直流リンク電圧値に応じて行う点である。

本実施形態４の方式は、全てのセルの直流電圧値を監視し、直流電圧最大値がある閾値を超えた場合に禁止帯回避方向を正側もしくは負側に切り換えることにより、負荷条件等が変化した場合においてもセルの直流リンク部の過電圧を抑制することが可能となる。

以上示したように、本実施形態４によれば、実施形態１，２と比較して、各相のセルの直流電圧をフィードバックして禁止帯回避処理方向を可変とすることで、負荷条件等が変化した場合においてもセル直流リンク部の過電圧を抑制することが可能となる効果がある。

以上、本発明において、記載された具体例に対してのみ詳細に説明したが、本発明の技術思想の範囲で多彩な変形および修正が可能であることは、当業者にとって明白なことであり、このような変形および修正が特許請求の範囲に属することは当然のことである。

１…直列多重インバータ
２…入力電源
３…トランス
４…電力変換部
４１～４Ｎ…セル
５…インバータ制御部
Ｍ…モータ
６…変調波発生部
７ａ…第１補正値演算部
７ｂ…第２補正値演算部
７…補正値演算部
８，９，１０ａ，１０ｂ，１０ｃ…加算部
１１…キャリア変調部
１２…第１バッファ
１３…第２バッファ

Claims

各相それぞれＮ（Ｎ≧２）個直列接続したセルを備え、前記各セルはコンデンサを備えた直流リンク部とスイッチング素子を備えた逆変換部とを有する直列多重インバータであって、
各相の電圧指令値を出力する変調波発生部と、
前記各相の電圧指令値のうちの少なくとも１つが禁止帯内にある場合、極性が一定周期で切り換わる第１の補正値を出力する第１補正値演算部と、
前記各相の電圧指令値のそれぞれに前記第１の補正値を加算したもののうちの少なくとも１つが零禁止帯内にある場合、前記第１の補正値が正極の場合は全ての相の前記電圧指令値のそれぞれに前記第１の補正値と第２の補正値を加算したものの全てが正方向の零禁止帯外となるような前記第２の補正値を出力し、前記第１の補正値が負極の場合は全ての相の前記電圧指令値のそれぞれに前記第１の補正値と前記第２の補正値を加算したものの全てが負方向の零禁止帯外となるような前記第２の補正値を出力する第２補正値演算部と、
前記第１の補正値と前記第２の補正値を前記各相の電圧指令値にそれぞれ加算する加算部と、
前記加算部の出力と２Ｎ個のキャリア信号との比較に基づいて、前記各セルの前記スイッチング素子のゲート信号を生成するキャリア変調部と、
を備えたことを特徴とする直列多重インバータ。
各相それぞれＮ（Ｎ≧２）個直列接続したセルを備え、前記各セルはコンデンサを備えた直流リンク部とスイッチング素子を備えた逆変換部とを有する直列多重インバータであって、
各相の電圧指令値を出力する変調波発生部と、
前記各相の電圧指令値のうちの少なくとも１つが禁止帯内にある場合、（１）式のＴｃ以下の切換周期で極性が切り換わる第１の補正値を出力する第１補正値演算部と、
前記各相の電圧指令値のそれぞれに前記第１の補正値を加算したもののうちの少なくとも１つが零禁止帯内にある場合、前記第１の補正値が正極の場合は全ての相の前記電圧指令値のそれぞれに前記第１の補正値と第２の補正値を加算したものの全てが正方向の零禁止帯外となるような前記第２の補正値を出力し、前記第１の補正値が負極の場合は全ての相の前記電圧指令値のそれぞれに前記第１の補正値と前記第２の補正値を加算したものの全てが負方向の零禁止帯外となるような前記第２の補正値を出力する第２補正値演算部と、
前記第１の補正値と前記第２の補正値を前記各相の電圧指令値にそれぞれ加算する加算部と、
前記加算部の出力と２Ｎ個のキャリア信号との比較に基づいて、前記各セルの前記スイッチング素子のゲート信号を生成するキャリア変調部と、
を備えたことを特徴とする直列多重インバータ。

ΔＱ：コンデンサの蓄電電荷の変化量
Ｃ：直流リンク部のコンデンサの静電容量
ΔＶ：直流リンク部の許容電圧偏差
Ｉｏｕｔ：直列多重インバータの出力電流
ＤＵＴＹ：スイッチング期間とキャリア信号周期との比
各相それぞれＮ（Ｎ≧２）個直列接続したセルを備え、前記各セルはコンデンサを備えた直流リンク部とスイッチング素子を備えた逆変換部とを有する直列多重インバータであって、
各相の電圧指令値を出力する変調波発生部と、
補正前の前記各相の電圧指令値がすべて零禁止帯内に入っているときに、前記各相の電圧指令値のすべてが前記零禁止帯外となるよう、正方向に最小の回避量で補正したときの正方向の補正値と負方向に最小の回避量で補正したときの負方向の補正値を各々演算し、前記正方向の補正値と前記負方向の補正値のうち絶対値の小さい補正値を第１バッファに格納し、前記正方向の補正値と前記負方向の補正値のうち絶対値の大きい補正値を第２バッファに格納し、前記第１バッファに格納された絶対値の小さい補正値と前記第２バッファに格納された絶対値の大きい補正値を一定周期で切り換えて出力する補正値演算部と、
前記補正値演算部の出力を前記各相の電圧指令値にそれぞれ加算する加算部と、
前記加算部の出力と２Ｎ個のキャリア信号との比較に基づいて、前記各セルの前記スイッチング素子のゲート信号を生成するキャリア変調部と、
を備えたことを特徴とする直列多重インバータ。
各相それぞれＮ（Ｎ≧２）個直列接続したセルを備え、前記各セルはコンデンサを備えた直流リンク部とスイッチング素子を備えた逆変換部とを有する直列多重インバータであって、
各相の電圧指令値を出力する変調波発生部と、
補正前の前記各相の電圧指令値がすべて零禁止帯内に入っているときに、前記各相の電圧指令値のすべてが前記零禁止帯外となるよう、正方向に最小の回避量で補正したときの正方向の補正値と負方向に最小の回避量で補正したときの負方向の補正値を各々演算し、前記正方向の補正値と前記負方向の補正値のうち絶対値の小さい補正値を第１バッファに格納し、前記正方向の補正値と前記負方向の補正値のうち絶対値の大きい補正値を第２バッファに格納し、前記第１バッファに格納された絶対値の小さい補正値と前記第２バッファに格納された絶対値の大きい補正値を（１）式のＴｃの１／２以下の切換周期で切り換えて出力する補正値演算部と、
前記補正値演算部の出力を前記各相の電圧指令値にそれぞれ加算する加算部と、
前記加算部の出力と２Ｎ個のキャリア信号との比較に基づいて、前記各セルの前記スイッチング素子のゲート信号を生成するキャリア変調部と、
を備えたことを特徴とする直列多重インバータ。

ΔＱ：コンデンサの蓄電電荷の変化量
Ｃ：直流リンク部のコンデンサの静電容量
ΔＶ：直流リンク部の許容電圧偏差
Ｉｏｕｔ：直列多重インバータの出力電流
ＤＵＴＹ：スイッチング期間とキャリア信号周期との比
各相それぞれＮ（Ｎ≧２）個直列接続したセルを備え、前記各セルはコンデンサを備えた直流リンク部とスイッチング素子を備えた逆変換部とを有する直列多重インバータであって、
各相の電圧指令値を出力する変調波発生部と、
前記各相の電圧指令値のうちの少なくとも１つが禁止帯内にある場合、全てのセルの直流電圧値の中での最大の値が閾値に到達した時に極性が切り換わる第１の補正値を出力する第１補正値演算部と、
前記各相の電圧指令値のそれぞれに前記第１の補正値を加算したもののうちの少なくとも１つが零禁止帯内にある場合、前記第１の補正値が正極の場合は全ての相の前記電圧指令値のそれぞれに前記第１の補正値と第２の補正値を加算したものの全てが正方向の零禁止帯外となるような前記第２の補正値を出力し、前記第１の補正値が負極の場合は全ての相の前記電圧指令値のそれぞれに前記第１の補正値と前記第２の補正値を加算したものの全てが負方向の零禁止帯外となるような前記第２の補正値を出力する第２補正値演算部と、
前記第１の補正値と前記第２の補正値を前記各相の電圧指令値にそれぞれ加算する加算部と、
前記加算部の出力と２Ｎ個のキャリア信号との比較に基づいて、前記各セルの前記スイッチング素子のゲート信号を生成するキャリア変調部と、
を備えたことを特徴とする直列多重インバータ。
各相それぞれＮ（Ｎ≧２）個直列接続したセルを備え、前記各セルはコンデンサを備えた直流リンク部とスイッチング素子を備えた逆変換部とを有する直列多重インバータの制御方法であって、
変調波発生部が、各相の電圧指令値を出力し、
前記各相の電圧指令値のうちの少なくとも１つが禁止帯内にある場合、第１補正値演算部が、極性が一定周期で切り換わる第１の補正値を出力し、
第２補正値演算部が、前記各相の電圧指令値のそれぞれに前記第１の補正値を加算したもののうちの少なくとも１つが零禁止帯内にある場合、前記第１の補正値が正極の場合は全ての相の前記電圧指令値のそれぞれに前記第１の補正値と第２の補正値を加算したものの全てが正方向の零禁止帯外となるような前記第２の補正値を出力し、前記第１の補正値が負極の場合は全ての相の前記電圧指令値のそれぞれに前記第１の補正値と前記第２の補正値を加算したものの全てが負方向の零禁止帯外となるような前記第２の補正値を出力し、
加算部が、前記第１の補正値と前記第２の補正値を前記各相の電圧指令値にそれぞれ加算し、
キャリア変調部が、前記加算部の出力と２Ｎ個のキャリア信号との比較に基づいて、前記各セルの前記スイッチング素子のゲート信号を生成することを特徴とする直列多重インバータの制御方法。
各相それぞれＮ（Ｎ≧２）個直列接続したセルを備え、前記各セルはコンデンサを備えた直流リンク部とスイッチング素子を備えた逆変換部とを有する直列多重インバータの制御方法であって、
変調波発生部が、各相の電圧指令値を出力し、
補正値演算部が、補正前の前記各相の電圧指令値がすべて零禁止帯内に入っているときに、前記各相の電圧指令値のすべてが前記零禁止帯外となるよう、正方向に最小の回避量で補正したときの正方向の補正値と負方向に最小の回避量で補正したときの負方向の補正値を各々演算し、前記正方向の補正値と前記負方向の補正値のうち絶対値の小さい補正値を第１バッファに格納し、前記正方向の補正値と前記負方向の補正値のうち絶対値の大きい補正値を第２バッファに格納し、前記第１バッファに格納された絶対値の小さい補正値と前記第２バッファに格納された絶対値の大きい補正値を一定周期で切り換えて出力し、
加算部が、前記補正値演算部の出力を前記各相の電圧指令値にそれぞれ加算し、
キャリア変調部が、前記加算部の出力と２Ｎ個のキャリア信号との比較に基づいて、前記各セルの前記スイッチング素子のゲート信号を生成することを特徴とする直列多重インバータの制御方法。