JP2021048705A - 直列多重インバータおよび直列多重インバータの制御方法 - Google Patents
直列多重インバータおよび直列多重インバータの制御方法 Download PDFInfo
- Publication number
- JP2021048705A JP2021048705A JP2019169934A JP2019169934A JP2021048705A JP 2021048705 A JP2021048705 A JP 2021048705A JP 2019169934 A JP2019169934 A JP 2019169934A JP 2019169934 A JP2019169934 A JP 2019169934A JP 2021048705 A JP2021048705 A JP 2021048705A
- Authority
- JP
- Japan
- Prior art keywords
- correction value
- voltage command
- value
- phase
- correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 32
- 238000012937 correction Methods 0.000 claims abstract description 168
- 239000003990 capacitor Substances 0.000 claims description 31
- 238000006243 chemical reaction Methods 0.000 claims description 12
- 238000001514 detection method Methods 0.000 claims description 4
- 230000005764 inhibitory process Effects 0.000 abstract 4
- 238000010586 diagram Methods 0.000 description 11
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000011094 buffer selection Methods 0.000 description 3
- 101150066742 TRI1 gene Proteins 0.000 description 2
- 101150026687 TRI4 gene Proteins 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- ZSDSQXJSNMTJDA-UHFFFAOYSA-N trifluralin Chemical compound CCCN(CCC)C1=C([N+]([O-])=O)C=C(C(F)(F)F)C=C1[N+]([O-])=O ZSDSQXJSNMTJDA-UHFFFAOYSA-N 0.000 description 2
- 101100207507 Streptomyces coelicolor (strain ATCC BAA-471 / A3(2) / M145) tri2 gene Proteins 0.000 description 1
- 101150083367 TRI3 gene Proteins 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Landscapes
- Inverter Devices (AREA)
Abstract
Description
C:直流リンク部のコンデンサの静電容量
ΔV:直流リンク部の許容電圧偏差
Iout:直列多重インバータの出力電流
DUTY:スイッチング期間とキャリア信号周期との比。
C:直流リンク部のコンデンサの静電容量
ΔV:直流リンク部の許容電圧偏差
Iout:直列多重インバータの出力電流
DUTY:スイッチング期間とキャリア信号周期との比。
図1は、一般的な直列多重インバータの主回路構成を示す概略図である。なお、図1は直列多重インバータの一例であり、本実施形態1は他の構成の直列多重インバータでも適用可能である。
実施形態1では、電圧指令値の補正の方向(正,負)が、第1の補正値の極性によって強制的に決定される。よって、補正前の各相の電圧指令値によっては、補正量が大きくなる方向に補正を行ってしまい、反対方向の補正を行う場合と比較して、直列多重インバータの出力電圧限界をより低減させてしまうおそれがある。
実施形態1、2では、禁止帯回避方向を正側もしくは負側に切り換える周期が明確に定義されていない。しかし、3相の電圧指令値が全て正もしくは負となる低周波数運転時や直流ブレーキ時には、各セルの直流リンク部の電圧が最大許容値に到達する前に、禁止帯回避方向を切り換えなくてはならない。
直列多重インバータでは、過渡的な負荷変動等によりセルの直流リンク電圧が変動する場合がある。実施形態1,2の方式では、3相の電圧指令値の回避方向をあらかじめ設定しておいた切換周期に基づき正側もしくは負側に切り換えを行う。
2…入力電源
3…トランス
4…電力変換部
41〜4N…セル
5…インバータ制御部
M…モータ
6…変調波発生部
7a…第1補正値演算部
7b…第2補正値演算部
7…補正値演算部
8,9,10a,10b,10c…加算部
11…キャリア変調部
12…第1バッファ
13…第2バッファ
Claims (7)
- 各相それぞれN(N≧2)個直列接続したセルを備え、前記各セルはコンデンサを備えた直流リンク部とスイッチング素子を備えた逆変換部とを有する直列多重インバータであって、
各相の電圧指令値を出力する変調波発生部と、
前記各相の電圧指令値のうち、少なくとも何れか1つの相が禁止帯内にある場合、極性が切り換わる第1の補正値を出力する第1補正値演算部と、
前記第1の補正値を加算した前記各相の電圧指令値のうち、少なくとも何れか1つの相が零禁止帯内にある場合、前記第1の補正値が正極の場合は全ての相の前記電圧指令値が正方向の零禁止帯外となるような第2の補正値を出力し、前記第1の補正値が負極の場合は全ての相の前記電圧指令値が負方向の零禁止帯外となるような第2の補正値を出力する第2補正値演算部と、
前記第1の補正値と前記第2の補正値を前記各相の電圧指令値にそれぞれ加算する加算部と、
前記加算部の出力と2N個のキャリア信号との比較に基づいて、前記各セルの前記スイッチング素子のゲート信号を生成するキャリア変調部と、
を備えたことを特徴とする直列多重インバータ。 - 各相それぞれN(N≧2)個直列接続したセルを備え、前記各セルはコンデンサを備えた直流リンク部とスイッチング素子を備えた逆変換部とを有する直列多重インバータであって、
各相の電圧指令値を出力する変調波発生部と、
補正前の前記各相の電圧指令値がすべて零禁止帯内に入っているときに、前記各相の電圧指令値のすべてが前記零禁止帯外となるよう、正方向に補正したときの正方向の補正値と負方向に補正したときの負方向の補正値を各々演算し、前記正方向の補正値と前記負方向の補正値のうち絶対値の小さい補正値を第1バッファに格納し、前記正方向の補正値と前記負方向の補正値のうち絶対値の大きい補正値を第2バッファに格納し、前記第1バッファに格納された絶対値の小さい補正値と前記第2バッファに格納された絶対値の大きい補正値を切り換えて出力する補正値演算部と、
前記補正値演算部の出力を前記各相の電圧指令値にそれぞれ加算する加算部と、
前記加算部の出力と2N個のキャリア信号との比較に基づいて、前記各セルの前記スイッチング素子のゲート信号を生成するキャリア変調部と、
を備えたことを特徴とする直列多重インバータ。 - 直流電圧検出最大値が閾値に到達した時、前記第1の補正値の極性を切り換えることを特徴とする請求項1記載の直列多重インバータ。
- 各相それぞれN(N≧2)個直列接続したセルを備え、前記各セルはコンデンサを備えた直流リンク部とスイッチング素子を備えた逆変換部とを有する直列多重インバータの制御方法であって、
変調波発生部が、各相の電圧指令値を出力し、
前記各相の電圧指令値のうち、少なくとも何れか1つの相が禁止帯内にある場合、第1補正値演算部が、極性が切り換わる第1の補正値を出力し、
第2補正値演算部が、前記第1の補正値を加算した前記各相の電圧指令値のうち、少なくとも何れか1つの相が零禁止帯内にある場合、前記第1の補正値が正極の場合は全ての相の前記電圧指令値が正方向の零禁止帯外となるような第2の補正値を出力し、前記第1の補正値が負極の場合は全ての相の前記電圧指令値が負方向の零禁止帯外となるような第2の補正値を出力し、
加算部が、前記第1の補正値と前記第2の補正値を前記各相の電圧指令値にそれぞれ加算し、
キャリア変調部が、前記加算部の出力と2N個のキャリア信号との比較に基づいて、前記各セルの前記スイッチング素子のゲート信号を生成することを特徴とする直列多重インバータの制御方法。 - 各相それぞれN(N≧2)個直列接続したセルを備え、前記各セルはコンデンサを備えた直流リンク部とスイッチング素子を備えた逆変換部とを有する直列多重インバータの制御方法であって、
変調波発生部が、各相の電圧指令値を出力し、
補正値演算部が、補正前の前記各相の電圧指令値がすべて零禁止帯内に入っているときに、前記各相の電圧指令値のすべてが前記零禁止帯外となるよう、正方向に補正したときの正方向の補正値と負方向に補正したときの負方向の補正値を各々演算し、前記正方向の補正値と前記負方向の補正値のうち絶対値の小さい補正値を第1バッファに格納し、前記正方向の補正値と前記負方向の補正値のうち絶対値の大きい補正値を第2バッファに格納し、前記第1バッファに格納された絶対値の小さい補正値と前記第2バッファに格納された絶対値の大きい補正値を切り換えて出力し、
加算部が、前記補正値演算部の出力を前記各相の電圧指令値にそれぞれ加算し、
キャリア変調部が、前記加算部の出力と2N個のキャリア信号との比較に基づいて、前記各セルの前記スイッチング素子のゲート信号を生成することを特徴とする直列多重インバータの制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019169934A JP7318443B2 (ja) | 2019-09-19 | 2019-09-19 | 直列多重インバータおよび直列多重インバータの制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019169934A JP7318443B2 (ja) | 2019-09-19 | 2019-09-19 | 直列多重インバータおよび直列多重インバータの制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021048705A true JP2021048705A (ja) | 2021-03-25 |
JP7318443B2 JP7318443B2 (ja) | 2023-08-01 |
Family
ID=74878869
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019169934A Active JP7318443B2 (ja) | 2019-09-19 | 2019-09-19 | 直列多重インバータおよび直列多重インバータの制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7318443B2 (ja) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006109688A (ja) * | 2004-09-10 | 2006-04-20 | Meidensha Corp | 多相直列多重電力変換装置のpwm制御方法 |
JP2008295181A (ja) * | 2007-05-24 | 2008-12-04 | Toshiba Mitsubishi-Electric Industrial System Corp | Pwm制御方法及びこれを用いた電力変換装置 |
JP2014054089A (ja) * | 2012-09-07 | 2014-03-20 | Toshiba Mitsubishi-Electric Industrial System Corp | 電力変換装置 |
JP2015002639A (ja) * | 2013-06-18 | 2015-01-05 | 株式会社明電舎 | 直列多重インバータ制御装置の2段変化防止方法とその装置 |
JP2016046962A (ja) * | 2014-08-26 | 2016-04-04 | 株式会社明電舎 | マルチレベル電力変換装置 |
JP2017135764A (ja) * | 2016-01-25 | 2017-08-03 | 株式会社明電舎 | 三相マルチレベルインバータのpwm制御方法と制御装置。 |
JP2017225254A (ja) * | 2016-06-16 | 2017-12-21 | 三菱電機株式会社 | 電力変換装置 |
JP6391897B1 (ja) * | 2018-01-29 | 2018-09-19 | 三菱電機株式会社 | 直列多重インバータ |
-
2019
- 2019-09-19 JP JP2019169934A patent/JP7318443B2/ja active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006109688A (ja) * | 2004-09-10 | 2006-04-20 | Meidensha Corp | 多相直列多重電力変換装置のpwm制御方法 |
JP2008295181A (ja) * | 2007-05-24 | 2008-12-04 | Toshiba Mitsubishi-Electric Industrial System Corp | Pwm制御方法及びこれを用いた電力変換装置 |
JP2014054089A (ja) * | 2012-09-07 | 2014-03-20 | Toshiba Mitsubishi-Electric Industrial System Corp | 電力変換装置 |
JP2015002639A (ja) * | 2013-06-18 | 2015-01-05 | 株式会社明電舎 | 直列多重インバータ制御装置の2段変化防止方法とその装置 |
JP2016046962A (ja) * | 2014-08-26 | 2016-04-04 | 株式会社明電舎 | マルチレベル電力変換装置 |
JP2017135764A (ja) * | 2016-01-25 | 2017-08-03 | 株式会社明電舎 | 三相マルチレベルインバータのpwm制御方法と制御装置。 |
JP2017225254A (ja) * | 2016-06-16 | 2017-12-21 | 三菱電機株式会社 | 電力変換装置 |
JP6391897B1 (ja) * | 2018-01-29 | 2018-09-19 | 三菱電機株式会社 | 直列多重インバータ |
Also Published As
Publication number | Publication date |
---|---|
JP7318443B2 (ja) | 2023-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9882466B2 (en) | Power conversion device including an AC/DC converter and a DC/DC converter | |
JP4585774B2 (ja) | 電力変換装置および電源装置 | |
AU713034B2 (en) | Multilevel power converting apparatus | |
US10622914B2 (en) | Multi-stage DC-AC inverter | |
US9013906B2 (en) | Power system-interconnected inverter device | |
US9780692B2 (en) | Control device of neutral-point-clamped power converter apparatus, and control method of neutral-point-clamped power converter apparatus | |
TWI538351B (zh) | 不斷電電源裝置 | |
EP2383877A1 (en) | Power conversion device | |
KR101688649B1 (ko) | 중성점 전압의 불평형 제어에 의한 고효율 3 레벨 태양광 인버터 | |
JPH05227796A (ja) | 電力変換器の制御装置 | |
KR102009512B1 (ko) | 3상 인버터의 옵셋 전압 생성 장치 및 방법 | |
JP6087531B2 (ja) | 電力変換装置 | |
JP2008092651A (ja) | 電力変換装置および電力変換システム | |
EP2779403B1 (en) | Power conversion system and method | |
US10389269B2 (en) | Inverter apparatus including control circuit employing two-phase modulation control, and interconnection inverter system including the inverter apparatus | |
JP6538544B2 (ja) | 自励式無効電力補償装置 | |
EP3038244B1 (en) | Power conversion device and control method thereof | |
JP6270696B2 (ja) | 電力変換装置 | |
JP6772319B2 (ja) | インバータ制御装置 | |
JP7318443B2 (ja) | 直列多重インバータおよび直列多重インバータの制御方法 | |
JP2011193704A (ja) | 直流−交流電力変換装置 | |
JP2010220332A (ja) | 電力変換装置 | |
JP2015109781A (ja) | 系統連系電力変換装置 | |
JP5894031B2 (ja) | 電力変換装置 | |
WO2016147489A1 (ja) | 電力変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220225 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230131 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230309 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230620 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230703 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7318443 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |