JPH04275071A - Ｇｔｏインバータ装置 - Google Patents
Ｇｔｏインバータ装置Info
- Publication number
- JPH04275071A JPH04275071A JP3034895A JP3489591A JPH04275071A JP H04275071 A JPH04275071 A JP H04275071A JP 3034895 A JP3034895 A JP 3034895A JP 3489591 A JP3489591 A JP 3489591A JP H04275071 A JPH04275071 A JP H04275071A
- Authority
- JP
- Japan
- Prior art keywords
- commutation
- circuit
- inverter
- gto
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000002401 inhibitory effect Effects 0.000 claims abstract 2
- 230000002265 prevention Effects 0.000 claims description 7
- 238000010304 firing Methods 0.000 abstract description 5
- 238000011084 recovery Methods 0.000 abstract description 5
- 238000001514 detection method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 101100449819 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GTO3 gene Proteins 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Landscapes
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
［発明の目的］
【０００１】
【産業上の利用分野】この発明は入力側に直流電源を持
つ電力変換装置の信頼性向上に関するものであり、特に
主スイッチング素子にＧＴＯ（ゲ―トタ―ンオフサイリ
スタ）を使用した電圧形インバ―タでＰＷＭ制御を実施
する際に、転流が重なることによってＧＴＯの誤動作を
招かないよう経済的に信頼性を向上させることがでる技
術に関したものである。
つ電力変換装置の信頼性向上に関するものであり、特に
主スイッチング素子にＧＴＯ（ゲ―トタ―ンオフサイリ
スタ）を使用した電圧形インバ―タでＰＷＭ制御を実施
する際に、転流が重なることによってＧＴＯの誤動作を
招かないよう経済的に信頼性を向上させることがでる技
術に関したものである。
【０００２】
【従来の技術】従来の実施例を図６（ａ）に示す。同図
において、直流電源１０にｄｉ／ｄｔ抑制用リアクトル
１１を介してインバ―タ回路１２が接続され、インバ―
タ回路１２の出力は交流負荷１３に接続されている。交
流負荷１３の特性はこの発明によって重要な要素にはな
らず、電動機であってもリアクトルのような静止負荷で
あっても良い。インバ―タ回路１２は主スイッチング素
子としてＧＴＯ３１，３２，４１，４２，５１，５２を
採用し、電圧形インバ―タとして動作させるために、各
ＧＴＯ３１，３２，４１，４２，５１，５２に対しては
逆並列にダイオ―ド３３，３４，４３，４４，５３，５
４が接続されて、３相インバ―タを構成している。 各ＧＴＯに導通・非導通信号を与える一例としては、以
下の構成となっている。電流基準回路６１から電流基準
信号Ｉ＊ が電流基準発生回路６２に与えられ、電流基
準発生回路６２の出力としてインバ―タ回路１２のＵ相
、Ｗ相電流基準信号に相当するｉＵ ＊ 及びｉＷ ＊
を得る。この信号はＵ相、Ｗ相に設けられた電流検出回
路６３，６４を介して得られる電流検出信号ｉＵ ，ｉ
Ｗと比較回路６５，６６で比較され電圧基準信号ｖＵ
＊ ，ｖＷ ＊ を発生する。通常の制御ではＰＷＭイ
ンバ―タ発生回路６７に与えられる信号は３相となるの
で、加算回路６８によりｖＶ ＊ ＝−ｖＵ ＊ −ｖ
Ｗ ＊ の演算を行なってＶ相電圧基準信号ｖＶ ＊も
得る。ＰＷＭパタ―ン発生回路では図６（ｂ）で示すよ
うにそれぞれの電圧基準信号ｖＵ ＊ ，ｖＶ ＊ ，
ｖＷ ＊ が三角波信号△＊ で変調されて、ＧＴＯ３
１，３２，４１，４２，５１，５２に与える導通・非導
通信号Ｇ３１，Ｇ３２，Ｇ４１，Ｇ４２，Ｇ５１，Ｇ５
２を発生している。
において、直流電源１０にｄｉ／ｄｔ抑制用リアクトル
１１を介してインバ―タ回路１２が接続され、インバ―
タ回路１２の出力は交流負荷１３に接続されている。交
流負荷１３の特性はこの発明によって重要な要素にはな
らず、電動機であってもリアクトルのような静止負荷で
あっても良い。インバ―タ回路１２は主スイッチング素
子としてＧＴＯ３１，３２，４１，４２，５１，５２を
採用し、電圧形インバ―タとして動作させるために、各
ＧＴＯ３１，３２，４１，４２，５１，５２に対しては
逆並列にダイオ―ド３３，３４，４３，４４，５３，５
４が接続されて、３相インバ―タを構成している。 各ＧＴＯに導通・非導通信号を与える一例としては、以
下の構成となっている。電流基準回路６１から電流基準
信号Ｉ＊ が電流基準発生回路６２に与えられ、電流基
準発生回路６２の出力としてインバ―タ回路１２のＵ相
、Ｗ相電流基準信号に相当するｉＵ ＊ 及びｉＷ ＊
を得る。この信号はＵ相、Ｗ相に設けられた電流検出回
路６３，６４を介して得られる電流検出信号ｉＵ ，ｉ
Ｗと比較回路６５，６６で比較され電圧基準信号ｖＵ
＊ ，ｖＷ ＊ を発生する。通常の制御ではＰＷＭイ
ンバ―タ発生回路６７に与えられる信号は３相となるの
で、加算回路６８によりｖＶ ＊ ＝−ｖＵ ＊ −ｖ
Ｗ ＊ の演算を行なってＶ相電圧基準信号ｖＶ ＊も
得る。ＰＷＭパタ―ン発生回路では図６（ｂ）で示すよ
うにそれぞれの電圧基準信号ｖＵ ＊ ，ｖＶ ＊ ，
ｖＷ ＊ が三角波信号△＊ で変調されて、ＧＴＯ３
１，３２，４１，４２，５１，５２に与える導通・非導
通信号Ｇ３１，Ｇ３２，Ｇ４１，Ｇ４２，Ｇ５１，Ｇ５
２を発生している。
【０００３】ＰＷＭパタ―ン発生回路６７では電圧基準
を三角波で変調する制御アルゴリズムを説明したが、別
の制御アルゴリズムでＰＷＭパタ―ン信号が発生される
ものであってもよい。
を三角波で変調する制御アルゴリズムを説明したが、別
の制御アルゴリズムでＰＷＭパタ―ン信号が発生される
ものであってもよい。
【０００４】
【発明が解決しようとする課題】ここで、主スイッチン
グ素子としてのＧＴＯには種々の特性を持つものがある
。最近は、スイッチングロスを少なくするＧＴＯとして
アノ―ドショ―ト型と呼ばれる構造が採用される傾向に
あるが、この素子の特性としては逆耐圧がほとんど期待
できないことがある。本来逆並列ダイオ―ドが接続され
ている為、ＧＴＯに大きな逆電圧が印加されることはな
いのであるが、配線のインダクタンス等によって大きな
逆電圧が印加される場合、ＧＴＯのゲ―ト付近にキャリ
アが注入され、ＧＴＯの誤点弧の原因となることがある
。
グ素子としてのＧＴＯには種々の特性を持つものがある
。最近は、スイッチングロスを少なくするＧＴＯとして
アノ―ドショ―ト型と呼ばれる構造が採用される傾向に
あるが、この素子の特性としては逆耐圧がほとんど期待
できないことがある。本来逆並列ダイオ―ドが接続され
ている為、ＧＴＯに大きな逆電圧が印加されることはな
いのであるが、配線のインダクタンス等によって大きな
逆電圧が印加される場合、ＧＴＯのゲ―ト付近にキャリ
アが注入され、ＧＴＯの誤点弧の原因となることがある
。
【０００５】たとえば図６（ｂ）Ｇ４ ，Ｇ３ のタイ
ミングでＶ相とＵ相のＧＴＯの転流が行なわれた場合を
考える。この場合転流タイミングＧ４ で図６（ａ）に
実線で示したように逆並列ダイオ―ド４３を通して進み
電流ｉｖ が流れていたとする。ここでＧＴＯ４２が点
弧されるため、直流電源１０→ｄｉ／ｄｔ抑制用リアク
トル１１→逆並列ダイオ―ド４３→ＧＴＯ４２→直流電
源１０の経路でダイオ―ド４３がリカバリ―する間短絡
電流が流れることになる（このように転流指令により直
ちに点弧するときの負荷電流ｉｖ を進み電流と称して
いる。）。従って、この期間中はインバ―タ回路１２の
直流正負間電圧はほぼ０となる。この期間中に、次の転
流タイミングＧ３ でＵ相に転流が発生すると、特定す
ることができないインバ―タ周辺回路或いはスナバ―回
路の間で高周波電流が流れ、その一部が直流正負間電圧
がほぼ０であるが故に、Ｗ相にも逆電流として分流する
。この時、Ｗ相の電流ｉＷ が一点鎖線のように逆並列
ダイオ―ド５３を通して流れ、ＧＴＯ５１が導通の状態
であるとすると、上記逆電流はダイオ―ド５４を通して
流れ、この時に発生した逆電圧で、ＧＴＯ５２が誤点弧
することが考えられる。そうするとインバ―タ回路１２
がＧＴＯ５１と５２で短絡されることになるので、過電
流が流れ、運転が継続できなくなるという問題点があっ
た。
ミングでＶ相とＵ相のＧＴＯの転流が行なわれた場合を
考える。この場合転流タイミングＧ４ で図６（ａ）に
実線で示したように逆並列ダイオ―ド４３を通して進み
電流ｉｖ が流れていたとする。ここでＧＴＯ４２が点
弧されるため、直流電源１０→ｄｉ／ｄｔ抑制用リアク
トル１１→逆並列ダイオ―ド４３→ＧＴＯ４２→直流電
源１０の経路でダイオ―ド４３がリカバリ―する間短絡
電流が流れることになる（このように転流指令により直
ちに点弧するときの負荷電流ｉｖ を進み電流と称して
いる。）。従って、この期間中はインバ―タ回路１２の
直流正負間電圧はほぼ０となる。この期間中に、次の転
流タイミングＧ３ でＵ相に転流が発生すると、特定す
ることができないインバ―タ周辺回路或いはスナバ―回
路の間で高周波電流が流れ、その一部が直流正負間電圧
がほぼ０であるが故に、Ｗ相にも逆電流として分流する
。この時、Ｗ相の電流ｉＷ が一点鎖線のように逆並列
ダイオ―ド５３を通して流れ、ＧＴＯ５１が導通の状態
であるとすると、上記逆電流はダイオ―ド５４を通して
流れ、この時に発生した逆電圧で、ＧＴＯ５２が誤点弧
することが考えられる。そうするとインバ―タ回路１２
がＧＴＯ５１と５２で短絡されることになるので、過電
流が流れ、運転が継続できなくなるという問題点があっ
た。
【０００６】この発明は以上の問題点に対してなされた
ものであり、ＧＴＯに誤点弧を誘発するような逆電流を
流さない、信頼性の高いＧＴＯインバ―タ装置を提供し
ようとするものである。 ［発明の構成］
ものであり、ＧＴＯに誤点弧を誘発するような逆電流を
流さない、信頼性の高いＧＴＯインバ―タ装置を提供し
ようとするものである。 ［発明の構成］
【０００７】
【課題を解決するための手段】上記発明の目的は、リア
クトルを介して直流電源に接続された交流負荷を備えた
装置において、インバ―タ回路を構成する主スイッチン
グ素子に与る導通・非導通信号を発生するＰＷＭ発生回
路と、ＰＷＭ発生回路と主スイッチング素子の間に、主
スイッチング素子の転流が所定期間で重ならないように
重複転流防止手段を設けた構成とすることによって達成
される。
クトルを介して直流電源に接続された交流負荷を備えた
装置において、インバ―タ回路を構成する主スイッチン
グ素子に与る導通・非導通信号を発生するＰＷＭ発生回
路と、ＰＷＭ発生回路と主スイッチング素子の間に、主
スイッチング素子の転流が所定期間で重ならないように
重複転流防止手段を設けた構成とすることによって達成
される。
【０００８】
【作用】上記構成によれば、転流指令が短時間に連続、
あるいは重複して発生しても重複転流防止手段により所
定期間内で重ならないようにすることができ、この所定
期間が直前に転流した主スイッチング素子によりインバ
―タ回路の直流正負間電圧が０となる期間以上であれば
、次の転流によって引きおこされた高周波電流が容易に
他相に分流することはなくなる。従って、所定期間だけ
転流指令を遅らせることによってインバ―タ回路が短絡
されるようなＧＴＯに誤点弧を誘発することがなくなり
、信頼性の高いＧＴＯインバ―タ装置が得られる。
あるいは重複して発生しても重複転流防止手段により所
定期間内で重ならないようにすることができ、この所定
期間が直前に転流した主スイッチング素子によりインバ
―タ回路の直流正負間電圧が０となる期間以上であれば
、次の転流によって引きおこされた高周波電流が容易に
他相に分流することはなくなる。従って、所定期間だけ
転流指令を遅らせることによってインバ―タ回路が短絡
されるようなＧＴＯに誤点弧を誘発することがなくなり
、信頼性の高いＧＴＯインバ―タ装置が得られる。
【０００９】
【実施例】図１に第１の実施例を示す。同図の構成にお
いて従来と異なる所は、ＰＷＭパタ―ン発生回路６７の
出力信号Ｇ３１，Ｇ３２，Ｇ４１，Ｇ４２，Ｇ５１，Ｇ
５２を受けて各ＧＴＯ３１，３２，４１，４２，５１，
５２に与える導通・非導通信号Ｇ３１′，Ｇ３２′，Ｇ
４１′，Ｇ４２′，Ｇ５１′，Ｇ５２′を発生するため
の転流禁止時間設定回路 １０１と、この転流禁止時間
設定回路 １０１に一定の転流禁止時間を指示する信号
ｔＦ ＊ を発生する転流禁止時間基準回路 １０２を
設けた点である。転流禁止時間設定回路 １０１は図２
に示すように、導通・非導通信号Ｇ３１，Ｇ３２，Ｇ４
１，Ｇ４２，Ｇ５１，Ｇ５２の立下がり（ＧＴＯのオフ
タイミング）でワンショットパルスを発生するパルス発
生回路 １１１， １１２， １１３， １１４， １
１５， １１６、このパルス発生回路の出力をＵ相，Ｖ
相，Ｗ相の信号としてまとめるＯＲ回路 １２１， １
２２， １２３、このＯＲ回路の出力と、転流禁止時間
基準回路 １０２からの信号ｔＦ ＊ を受けて所定幅
の転流禁止時間を発生するＭＭ回路 １３１， １３２
， １３３、このＭＭ回路の出力から他相の信号をまと
めて、その期間は転流を禁止する信号を作るＮＯＲ回路
１４１， １４２， １４３、そしてＮＯＲ回路の出
力信号に基ずいて、所定期間転流タイミングを保持し、
最終的な導通・非導通信号Ｇ３１′，Ｇ３２′，Ｇ４１
′，Ｇ４２′，Ｇ５１′，Ｇ５２′を発生する保持回路
１５１， １５２， １５３， １５４， １５５，
１５６から成る。
いて従来と異なる所は、ＰＷＭパタ―ン発生回路６７の
出力信号Ｇ３１，Ｇ３２，Ｇ４１，Ｇ４２，Ｇ５１，Ｇ
５２を受けて各ＧＴＯ３１，３２，４１，４２，５１，
５２に与える導通・非導通信号Ｇ３１′，Ｇ３２′，Ｇ
４１′，Ｇ４２′，Ｇ５１′，Ｇ５２′を発生するため
の転流禁止時間設定回路 １０１と、この転流禁止時間
設定回路 １０１に一定の転流禁止時間を指示する信号
ｔＦ ＊ を発生する転流禁止時間基準回路 １０２を
設けた点である。転流禁止時間設定回路 １０１は図２
に示すように、導通・非導通信号Ｇ３１，Ｇ３２，Ｇ４
１，Ｇ４２，Ｇ５１，Ｇ５２の立下がり（ＧＴＯのオフ
タイミング）でワンショットパルスを発生するパルス発
生回路 １１１， １１２， １１３， １１４， １
１５， １１６、このパルス発生回路の出力をＵ相，Ｖ
相，Ｗ相の信号としてまとめるＯＲ回路 １２１， １
２２， １２３、このＯＲ回路の出力と、転流禁止時間
基準回路 １０２からの信号ｔＦ ＊ を受けて所定幅
の転流禁止時間を発生するＭＭ回路 １３１， １３２
， １３３、このＭＭ回路の出力から他相の信号をまと
めて、その期間は転流を禁止する信号を作るＮＯＲ回路
１４１， １４２， １４３、そしてＮＯＲ回路の出
力信号に基ずいて、所定期間転流タイミングを保持し、
最終的な導通・非導通信号Ｇ３１′，Ｇ３２′，Ｇ４１
′，Ｇ４２′，Ｇ５１′，Ｇ５２′を発生する保持回路
１５１， １５２， １５３， １５４， １５５，
１５６から成る。
【００１０】上記第１の実施例によれば、たとえばＶ相
の導通・非導通信号Ｇ４１，Ｇ４２のいずれもで転流が
発生すると、転流禁止時間基準回路からの信号ｔＦ ＊
に従って所定の時間、他相（Ｕ相或いはＷ相）の導通
・非導通信号Ｇ３１，Ｇ３２，Ｇ５１，Ｇ５２のいずれ
かが転流のために変化しようとしても、保持回路 １５
１， １５２， １５５， １５６によって保持され、
転流信号がＧＴＯに伝わらなくなる。この所定時間を上
述の逆並列ダイオ―ドのリカバリ―時間以上に設定すれ
ば、インバ―タ回路の直流正負間電圧がほぼ０の期間で
転流が続けて起こらなくなるので、誤点弧を防ぐことが
でき、信頼性の高いＧＴＯインバ―タ装置が得られる。
の導通・非導通信号Ｇ４１，Ｇ４２のいずれもで転流が
発生すると、転流禁止時間基準回路からの信号ｔＦ ＊
に従って所定の時間、他相（Ｕ相或いはＷ相）の導通
・非導通信号Ｇ３１，Ｇ３２，Ｇ５１，Ｇ５２のいずれ
かが転流のために変化しようとしても、保持回路 １５
１， １５２， １５５， １５６によって保持され、
転流信号がＧＴＯに伝わらなくなる。この所定時間を上
述の逆並列ダイオ―ドのリカバリ―時間以上に設定すれ
ば、インバ―タ回路の直流正負間電圧がほぼ０の期間で
転流が続けて起こらなくなるので、誤点弧を防ぐことが
でき、信頼性の高いＧＴＯインバ―タ装置が得られる。
【００１１】この第１の実施例では、所定の転流禁止時
間は、ダイオ―ドの最大リカバリ―時間を考慮して設定
され、通常この時間は数μｓ〜数１０μｓと短い。従っ
て、本来の制御にあまり大きな外乱を与えない。
間は、ダイオ―ドの最大リカバリ―時間を考慮して設定
され、通常この時間は数μｓ〜数１０μｓと短い。従っ
て、本来の制御にあまり大きな外乱を与えない。
【００１２】図３に第２の実施例を示す。この実施例が
第１の実施例と異なる所は、一定の信号ｔＦ ＊ を発
生する転流禁止時間基準回路 １０２と転流禁止時間設
定回路 １０１の間に、各相の検出電流に応じて転流禁
止時間を可変できるよう掛算回路 １０３， １０４，
１０５を設けて、可変信号ｔＦＵ＊ ，ｔＦＶ＊ ，
ｔＦＷ＊ を発生することと、そのためにＵ相，Ｗ相の
電流からＶ相の電流を演算する加算回路 １０６を設け
た点である。
第１の実施例と異なる所は、一定の信号ｔＦ ＊ を発
生する転流禁止時間基準回路 １０２と転流禁止時間設
定回路 １０１の間に、各相の検出電流に応じて転流禁
止時間を可変できるよう掛算回路 １０３， １０４，
１０５を設けて、可変信号ｔＦＵ＊ ，ｔＦＶ＊ ，
ｔＦＷ＊ を発生することと、そのためにＵ相，Ｗ相の
電流からＶ相の電流を演算する加算回路 １０６を設け
た点である。
【００１３】この第２の実施例では転流時の電流検出値
と一定の転流禁止時間信号ｔＦ ＊ の掛算によって、
転流電流に応じた転流禁止時間信号ｔＦＵ＊ ，ｔＦＶ
＊ ，ｔＦＷ＊ を得ることができる。
と一定の転流禁止時間信号ｔＦ ＊ の掛算によって、
転流電流に応じた転流禁止時間信号ｔＦＵ＊ ，ｔＦＶ
＊ ，ｔＦＷ＊ を得ることができる。
【００１４】通常逆並列ダイオ―ドのリカバリ―時間は
転流直前の通電々流に依存する特性がある。この第２の
実施例によれば、転流禁止時間を、転流電流に応じて短
かくすることができるので、第１の実施例よりも外乱を
少なくすることができる。
転流直前の通電々流に依存する特性がある。この第２の
実施例によれば、転流禁止時間を、転流電流に応じて短
かくすることができるので、第１の実施例よりも外乱を
少なくすることができる。
【００１５】図４に第３の実施例を示す。この実施例が
従来と異なる所は、インバ―タ回路１２の直流正負間電
圧を検出する電圧検出回路 ２０１、電圧検出回路 ２
０１の出力を受けて、直流正負間電圧が所定値以下であ
ることを検出する低電圧検出回路 ２０２、低電圧検出
回路 ２０２の出力信号を受けて、電圧が低い時は電流
禁止期間とみなして導通・非導通信号を変化させない転
流禁止設定回路 ２０３を設けた点である。転流禁止設
定回路２０３の内部詳細回路を図５に示す。電圧低下検
出信号ＳＵＰを転流禁止期間とみなすためのＮ回路 ２
１１、Ｎ回路の出力を受けて転流タイミングを保持し、
最終的な導通・非導通信号Ｇ３１″，Ｇ３２″，Ｇ４１
″，Ｇ４２″，Ｇ５１″，Ｇ５２″を発生する保持回路
２２１， ２２２， ２２３， ２２４， ２２５，
２２６より成る。
従来と異なる所は、インバ―タ回路１２の直流正負間電
圧を検出する電圧検出回路 ２０１、電圧検出回路 ２
０１の出力を受けて、直流正負間電圧が所定値以下であ
ることを検出する低電圧検出回路 ２０２、低電圧検出
回路 ２０２の出力信号を受けて、電圧が低い時は電流
禁止期間とみなして導通・非導通信号を変化させない転
流禁止設定回路 ２０３を設けた点である。転流禁止設
定回路２０３の内部詳細回路を図５に示す。電圧低下検
出信号ＳＵＰを転流禁止期間とみなすためのＮ回路 ２
１１、Ｎ回路の出力を受けて転流タイミングを保持し、
最終的な導通・非導通信号Ｇ３１″，Ｇ３２″，Ｇ４１
″，Ｇ４２″，Ｇ５１″，Ｇ５２″を発生する保持回路
２２１， ２２２， ２２３， ２２４， ２２５，
２２６より成る。
【００１６】この第３の実施例は、インバ―タ回路の直
流正負間電圧を監視し、その電圧が所定値以下になった
時は、ダイオ―ドがリカバリ―過程にあるとみなして転
流を禁止するようにしたことである。
流正負間電圧を監視し、その電圧が所定値以下になった
時は、ダイオ―ドがリカバリ―過程にあるとみなして転
流を禁止するようにしたことである。
【００１７】この実施例によれば、第２の実施例よりも
更に短かくしかも直接的に転流禁止期間を設定すること
ができるので、更に外乱を少なくすることができる。短
絡状態の検出が直接的である分信頼性が向上する。
更に短かくしかも直接的に転流禁止期間を設定すること
ができるので、更に外乱を少なくすることができる。短
絡状態の検出が直接的である分信頼性が向上する。
【００１８】
【発明の効果】以上説明したように、この発明によれば
、次の利点を持つＧＴＯインバ―タ装置を提供すること
ができる。 （１）いかなる制御アルゴリズムで発生するＰＷＭパタ
―ン信号であっても転流が他相と重なることがない。 （２）転流が他相と重なることがないので、ＧＴＯの誤
点弧を誘発することがなく、信頼性が高い。 （３）主回路を変更することなく、制御回路で対応でき
るので、経済的である。 （４）転流禁止時間の設定を種々の方法により実現でき
、最も本来のＰＷＭ制御に対し外乱の少ない制御方法も
採用することができる。
、次の利点を持つＧＴＯインバ―タ装置を提供すること
ができる。 （１）いかなる制御アルゴリズムで発生するＰＷＭパタ
―ン信号であっても転流が他相と重なることがない。 （２）転流が他相と重なることがないので、ＧＴＯの誤
点弧を誘発することがなく、信頼性が高い。 （３）主回路を変更することなく、制御回路で対応でき
るので、経済的である。 （４）転流禁止時間の設定を種々の方法により実現でき
、最も本来のＰＷＭ制御に対し外乱の少ない制御方法も
採用することができる。
【図１】本発明の第１の実施例図。
【図２】第１の実施例の転流禁止時間設定回路 １０１
の詳細図。
の詳細図。
【図３】本発明の第２の実施例図。
【図４】本発明の第３の実施例図。
【図５】第３の実施例の転流禁止設定回路 ２０３の詳
細図。
細図。
【図６】従来の実施例図。
１０…直流電源 １１
…ｄｉ／ｄｔ抑制用リアクトル １２…インバ―タ回路 １３…交流
負荷６１…電流基準回路 ６２
…電流基準発生回路６３…ＰＷＭパタ―ン発生回路
１０１ …転流禁止時間設定回路
…ｄｉ／ｄｔ抑制用リアクトル １２…インバ―タ回路 １３…交流
負荷６１…電流基準回路 ６２
…電流基準発生回路６３…ＰＷＭパタ―ン発生回路
１０１ …転流禁止時間設定回路
Claims (4)
- 【請求項１】 リアクトルを介して直流電源に接続さ
れたインバ―タ回路と、前記インバ―タ回路の出力側に
接続された交流負荷を備えた装置において、前記インバ
―タ回路を構成する主スイッチング素子に与える導通・
非導通信号を発生するＰＷＭパタ―ン発生回路と、前記
ＰＷＭパタ―ン発生回路と前記主スイッチング素子の間
に前記主スイッチング素子の転流が所定期間内で重なら
ないように重複転流防止手段を設けたことを特徴とする
ＧＴＯインバ―タ装置。 - 【請求項２】 前記請求項１のものにおいて、前記重
複転流防止手段が、任意の相で転流が発生した時に次の
相の転流を所定期間だけ禁止する第１の重複転流防止回
路で構成することを特徴とするＧＴＯインバ―タ装置。 - 【請求項３】 前記請求項１のものにおいて、前記重
複転流防止手段が、任意の相で転流が発生した時に次の
相の転流を転流電流に応じて所定期間だけ禁止する第２
の重複転流防止回路で構成することを特徴とするＧＴＯ
インバ―タ装置。 - 【請求項４】 前記請求項１のものにおいて、前記重
複転流防止手段が、ある相で転流が発生した時に次の相
の転流を前記インバ―タ回路の入力直流電圧がある所定
の電圧以下の期間だけ禁止する第３の重複転流防止回路
で構成したことを特徴とするＧＴＯインバ―タ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03034895A JP3108444B2 (ja) | 1991-03-01 | 1991-03-01 | Ｇｔｏインバータ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03034895A JP3108444B2 (ja) | 1991-03-01 | 1991-03-01 | Ｇｔｏインバータ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04275071A true JPH04275071A (ja) | 1992-09-30 |
| JP3108444B2 JP3108444B2 (ja) | 2000-11-13 |
Family
ID=12426910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03034895A Expired - Fee Related JP3108444B2 (ja) | 1991-03-01 | 1991-03-01 | Ｇｔｏインバータ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3108444B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008072848A (ja) * | 2006-09-14 | 2008-03-27 | Mitsubishi Electric Corp | 半導体装置 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7232585B2 (en) | 2004-06-24 | 2007-06-19 | Xel Herbaceuticals, Inc. | Green tea formulations and methods of preparation |
| GB201507669D0 (en) * | 2015-05-05 | 2015-06-17 | Univ Birmingham | Elimination of commutation failure by hybrid HVDC system |
| KR101945727B1 (ko) | 2017-12-12 | 2019-02-08 | 김덕기 | 신발의 충격흡수장치 |
-
1991
- 1991-03-01 JP JP03034895A patent/JP3108444B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008072848A (ja) * | 2006-09-14 | 2008-03-27 | Mitsubishi Electric Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3108444B2 (ja) | 2000-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5982646A (en) | Voltage clamp snubbers for three level converter | |
| US5617012A (en) | Power converter protecting apparatus for electric power system | |
| US6603647B2 (en) | Method for controlling freewheeling paths in a matrix converter | |
| KR960016606B1 (ko) | 재생 2분할 컨버터 및 전동기 구동장치 | |
| US11139733B2 (en) | Modular multilevel converter sub-module having DC fault current blocking function and method of controlling the same | |
| Lee et al. | A control method for improvement of reliability in fault tolerant NPC inverter system | |
| Green et al. | Implementation of pulsewidth modulated inverter modulation strategies | |
| CN108448909B (zh) | 模块化变流器及其控制方法、风力发电机组 | |
| JP4497085B2 (ja) | 瞬時電圧低下補償装置 | |
| US11381158B2 (en) | Method for controlling a power converter in a fault condition state and protection of same | |
| US5355298A (en) | Conversion apparatus including latch and non-latch type functions | |
| Hashii et al. | New approach to a high-power GTO PWM inverter for AC motor drives | |
| JPH04275071A (ja) | Ｇｔｏインバータ装置 | |
| JPH0655032B2 (ja) | 電流型コンバ−タの保護装置 | |
| JPH10164854A (ja) | 電力変換器 | |
| JPH0819268A (ja) | 電圧形自励式変換器の事故検出回路 | |
| JPS6412176B2 (ja) | ||
| US6903911B2 (en) | Protective circuit for a network-controlled thyristor bridge | |
| JPS62104481A (ja) | 直流電源装置の駆動方式 | |
| JPH0821861A (ja) | 電力変換装置の故障検出回路 | |
| Arslan et al. | Effect of arm inductance on efficiency of modular multilevel converter | |
| EP0129909B1 (en) | Method and apparatus for controlling reverse-conducting gto thyristor | |
| Mauch | Transistor inverters for medium power induction heating applications | |
| JPH07194137A (ja) | 電力変換装置 | |
| JP2784490B2 (ja) | 電圧形パルス幅変調制御インバータの電流制限方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |