JPH07312875A - 電圧形インバータのｐｗｍ信号演算装置 - Google Patents
電圧形インバータのｐｗｍ信号演算装置Info
- Publication number
- JPH07312875A JPH07312875A JP6100320A JP10032094A JPH07312875A JP H07312875 A JPH07312875 A JP H07312875A JP 6100320 A JP6100320 A JP 6100320A JP 10032094 A JP10032094 A JP 10032094A JP H07312875 A JPH07312875 A JP H07312875A
- Authority
- JP
- Japan
- Prior art keywords
- compensation amount
- delay
- circuit
- voltage
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Inverter Devices (AREA)
Abstract
(57)【要約】
【目的】 インバータのパワーデバイスをＰＷＭ制御す
る場合の、オンディレイ時間による出力電圧歪みを小さ
くし、制御性能を向上させる。 【構成】 キャリア発生回路１からのキャリア信号ＣＡ
と、電圧指令値（ここではｕ相電圧）とをコンパレータ
２で比較してＰＷＭ信号を作成し、オンディレイ回路３
でいわゆるオンディレイ時間を考慮したオン／オフ信号
を生成して、インバータのパワーデバイスＴ１，Ｔ４を
駆動すると、このオンディレイ時間によってインバータ
出力電圧が歪むので、相電流（ここではｕ相電流）の大
小に応じてその補償量を変える補償量演算回路４を設け
て安定な補償を可能とする。
る場合の、オンディレイ時間による出力電圧歪みを小さ
くし、制御性能を向上させる。 【構成】 キャリア発生回路１からのキャリア信号ＣＡ
と、電圧指令値（ここではｕ相電圧）とをコンパレータ
２で比較してＰＷＭ信号を作成し、オンディレイ回路３
でいわゆるオンディレイ時間を考慮したオン／オフ信号
を生成して、インバータのパワーデバイスＴ１，Ｔ４を
駆動すると、このオンディレイ時間によってインバータ
出力電圧が歪むので、相電流（ここではｕ相電流）の大
小に応じてその補償量を変える補償量演算回路４を設け
て安定な補償を可能とする。
Description
【０００１】
【産業上の利用分野】この発明は、電圧形インバータの
上下アームの電力変換素子（パワーデバイス）の短絡を
防止するために設けられた、オンディレイ時間のインバ
ータ出力電圧に与える影響を補償するオンディレイ補償
機能を持つパルス幅変調（ＰＷＭ）信号演算装置に関す
る。
上下アームの電力変換素子（パワーデバイス）の短絡を
防止するために設けられた、オンディレイ時間のインバ
ータ出力電圧に与える影響を補償するオンディレイ補償
機能を持つパルス幅変調（ＰＷＭ）信号演算装置に関す
る。
【０００２】
【従来の技術】図３はインバータ回路１相分の構成を示
す構成図、図４はその動作を説明するための波形図であ
る。図３において、Ｔ１は上アームトランジスタ、Ｔ４
は下アームトランジスタ、Ｄ１，Ｄ４はダイオードであ
る。また、インバータの直流中間電圧Ｅｄｃの中性点Ｎ
から、Ｕ相の電圧を見たものをＵ相の相電圧Ｅｕとし、
インバータの出力電流をｉｕとする。
す構成図、図４はその動作を説明するための波形図であ
る。図３において、Ｔ１は上アームトランジスタ、Ｔ４
は下アームトランジスタ、Ｄ１，Ｄ４はダイオードであ
る。また、インバータの直流中間電圧Ｅｄｃの中性点Ｎ
から、Ｕ相の電圧を見たものをＵ相の相電圧Ｅｕとし、
インバータの出力電流をｉｕとする。
【０００３】図４（イ）のＴｃはキャリア周期を示して
おり、このキャリア周期ごとにトランジスタのオン／オ
フパターン、すなわちＵ相のＰＷＭ信号であるＰＷＭｕ
により、出力電圧を制御する場合を考える。つまり、Ｔ
１，Ｔ４を同時にオンすると上下アーム短絡となるの
で、ここではＰＷＭｕ信号の立ち上がりにより図４
（ニ）の如くＴ４をオフし、Ｔ４が完全にオフするまで
の待ち時間ｔｄ後に、図４（ハ）の如くＴ１をオンす
る。
おり、このキャリア周期ごとにトランジスタのオン／オ
フパターン、すなわちＵ相のＰＷＭ信号であるＰＷＭｕ
により、出力電圧を制御する場合を考える。つまり、Ｔ
１，Ｔ４を同時にオンすると上下アーム短絡となるの
で、ここではＰＷＭｕ信号の立ち上がりにより図４
（ニ）の如くＴ４をオフし、Ｔ４が完全にオフするまで
の待ち時間ｔｄ後に、図４（ハ）の如くＴ１をオンす
る。
【０００４】次に、ＰＷＭｕ信号の立ち下がりにより図
４（ハ）の如くＴ１をオフし、Ｔ１が完全にオフするま
での待ち時間ｔｄ後に、図４（ニ）の如くＴ４をオンす
ることにより、上下アーム短絡を防止するようにしてい
る。このｔｄ時間のことを、一般にオンディレイ時間と
言う。
４（ハ）の如くＴ１をオフし、Ｔ１が完全にオフするま
での待ち時間ｔｄ後に、図４（ニ）の如くＴ４をオンす
ることにより、上下アーム短絡を防止するようにしてい
る。このｔｄ時間のことを、一般にオンディレイ時間と
言う。
【０００５】次に、以上のような操作により、相電圧Ｅ
ｕがどのように変化するかを検討する。いま、相電流ｉ
ｕが正の場合は図４（ホ）の如く、ダイオードＤ４によ
りＴ１がオンした時点で−Ｅｄｃ／２から＋Ｅｄｃ／２
となり、Ｔ１がオフした時点で＋Ｅｄｃ／２から−Ｅｄ
ｃ／２となる。一方、相電流ｉｕが負の場合は図４
（ヘ）の如く、ダイオードＤ１によりＴ４がオフした時
点で−Ｅｄｃ／２から＋Ｅｄｃ／２となり、Ｔ４がオン
した時点で＋Ｅｄｃ／２から−Ｅｄｃ／２となる。
ｕがどのように変化するかを検討する。いま、相電流ｉ
ｕが正の場合は図４（ホ）の如く、ダイオードＤ４によ
りＴ１がオンした時点で−Ｅｄｃ／２から＋Ｅｄｃ／２
となり、Ｔ１がオフした時点で＋Ｅｄｃ／２から−Ｅｄ
ｃ／２となる。一方、相電流ｉｕが負の場合は図４
（ヘ）の如く、ダイオードＤ１によりＴ４がオフした時
点で−Ｅｄｃ／２から＋Ｅｄｃ／２となり、Ｔ４がオン
した時点で＋Ｅｄｃ／２から−Ｅｄｃ／２となる。
【０００６】以上のように、ＰＷＭｕ信号とインバータ
出力相電圧Ｅｕとの間に誤差が生じることになる。しか
も、それは相電流ｉｕの極性に応じて異なるため、イン
バータの出力電圧の制御性能が悪化するという問題を生
じる。そこで、上記オンディレイ時間ｔｄに相当する電
圧指令値（オンディレイ補償量）Ｖｄを、電流が正のと
きは電圧指令値から減算し、電流が負のときは電圧指令
値にＶｄを加算することにより、上記問題の解決を図る
方法がある。
出力相電圧Ｅｕとの間に誤差が生じることになる。しか
も、それは相電流ｉｕの極性に応じて異なるため、イン
バータの出力電圧の制御性能が悪化するという問題を生
じる。そこで、上記オンディレイ時間ｔｄに相当する電
圧指令値（オンディレイ補償量）Ｖｄを、電流が正のと
きは電圧指令値から減算し、電流が負のときは電圧指令
値にＶｄを加算することにより、上記問題の解決を図る
方法がある。
【０００７】
【発明が解決しようとする課題】しかしながら、実際の
パワーデバイスでは、オンからオフに移行する際にスト
レージタイムｔｓによる遅れがあるため、オンディレイ
補償量ｃｐは、 ｃｐ＝ｔｄ−ｔｓ となる。しかも、このｔｓは例えば図５に示すように、
相電流ｉｕの関数となっているため、ｉｕが小さいとき
に上記のようにすると過補償になってしまうという問題
がある。したがって、この発明の課題は相電流の極性に
よるインバータ出力相電圧の誤差を小さくし、制御性能
を向上させることにある。
パワーデバイスでは、オンからオフに移行する際にスト
レージタイムｔｓによる遅れがあるため、オンディレイ
補償量ｃｐは、 ｃｐ＝ｔｄ−ｔｓ となる。しかも、このｔｓは例えば図５に示すように、
相電流ｉｕの関数となっているため、ｉｕが小さいとき
に上記のようにすると過補償になってしまうという問題
がある。したがって、この発明の課題は相電流の極性に
よるインバータ出力相電圧の誤差を小さくし、制御性能
を向上させることにある。
【０００８】
【課題を解決するための手段】このような課題を解決す
るため、この発明では、キャリア信号を発生するキャリ
ア信号発生回路と、検出される相電流の極性を判別しオ
ンディレイ補償量を演算する補償量演算回路と、この補
償量演算回路からのオンディレイ補償量を別途演算され
る相電圧指令値に加算した信号を、前記キャリア信号と
比較してパルス幅変調（ＰＷＭ）信号を出力するコンパ
レータと、そのＰＷＭ信号を入力しオンディレイ時間を
考慮して電圧形インバータ各相の上下アームのパワーデ
バイスのオン／オフ信号を生成するオンディレイ回路と
からなる電圧形インバータのＰＷＭ信号演算装置におい
て、前記補償量演算回路におけるオンディレイ補償量
を、相電流の大きさに応じて変更することを特徴として
いる。この発明では、前記補償量演算回路を、ヒステリ
シス特性を持ち前記相電流の極性を判別するコンパレー
タから構成し、前記相電流値がヒステリシス幅以内のと
きは第１のオンディレイ補償量を出力し、ヒステリシス
幅以外のときは第２のオンディレイ補償量を出力するこ
とができる。
るため、この発明では、キャリア信号を発生するキャリ
ア信号発生回路と、検出される相電流の極性を判別しオ
ンディレイ補償量を演算する補償量演算回路と、この補
償量演算回路からのオンディレイ補償量を別途演算され
る相電圧指令値に加算した信号を、前記キャリア信号と
比較してパルス幅変調（ＰＷＭ）信号を出力するコンパ
レータと、そのＰＷＭ信号を入力しオンディレイ時間を
考慮して電圧形インバータ各相の上下アームのパワーデ
バイスのオン／オフ信号を生成するオンディレイ回路と
からなる電圧形インバータのＰＷＭ信号演算装置におい
て、前記補償量演算回路におけるオンディレイ補償量
を、相電流の大きさに応じて変更することを特徴として
いる。この発明では、前記補償量演算回路を、ヒステリ
シス特性を持ち前記相電流の極性を判別するコンパレー
タから構成し、前記相電流値がヒステリシス幅以内のと
きは第１のオンディレイ補償量を出力し、ヒステリシス
幅以外のときは第２のオンディレイ補償量を出力するこ
とができる。
【０００９】
【作用】相電流検出値に応じてオンディレイ補償量を変
えるようにする、特に、ヒステリシス幅を設けて電流の
極性判別を行ない、このヒステリシス幅内では電流が小
さく、ストレージタイムｔｓが大きくなるため補償量を
小さくし、ヒステリシス幅外では電流が大きく、ストレ
ージタイムｔｓが小さくなるため補償量を大きくするこ
とにより、相電流が小さいときにも過補償とならないよ
うにし、良好な制御を可能とする。
えるようにする、特に、ヒステリシス幅を設けて電流の
極性判別を行ない、このヒステリシス幅内では電流が小
さく、ストレージタイムｔｓが大きくなるため補償量を
小さくし、ヒステリシス幅外では電流が大きく、ストレ
ージタイムｔｓが小さくなるため補償量を大きくするこ
とにより、相電流が小さいときにも過補償とならないよ
うにし、良好な制御を可能とする。
【００１０】
【実施例】図１はこの発明の実施例を示す構成図、図２
はその動作を説明するための波形図である。なお、図１
の１はキャリア発生回路、２はコンパレータ、３はオン
ディレイ回路、４はこの発明により特に設けられた補償
量演算回路をそれぞれ示している。
はその動作を説明するための波形図である。なお、図１
の１はキャリア発生回路、２はコンパレータ、３はオン
ディレイ回路、４はこの発明により特に設けられた補償
量演算回路をそれぞれ示している。
【００１１】すなわち、補償量演算回路４は例えばヒス
テリシス特性を持つコンパレータからなり、Ｕ相の相電
流検出値ｉｕを、図２（イ）に示すような一定のヒステ
リシス幅＋ｉｕｈｉｓ，−ｉｕｈｉｓと比較し、ｉｕが
正でかつヒステリシス幅以内ならば、図２（ロ）に示す
ようにオンディレイ補償量−ｃｐ１を出力し、ヒステリ
シス幅以外ならばオンディレイ補償量−ｃｐ２を出力す
る。
テリシス特性を持つコンパレータからなり、Ｕ相の相電
流検出値ｉｕを、図２（イ）に示すような一定のヒステ
リシス幅＋ｉｕｈｉｓ，−ｉｕｈｉｓと比較し、ｉｕが
正でかつヒステリシス幅以内ならば、図２（ロ）に示す
ようにオンディレイ補償量−ｃｐ１を出力し、ヒステリ
シス幅以外ならばオンディレイ補償量−ｃｐ２を出力す
る。
【００１２】これに対し、ｉｕが負でかつヒステリシス
幅以内ならば、図２（ロ）に示すようにオンディレイ補
償量ｃｐ１を出力し、ヒステリシス幅以外ならばオンデ
ィレイ補償量ｃｐ２を出力する。補償量演算回路４の出
力は加算器５に与えられ、ここでＵ相電圧指令値Ｖｕ*
と加算され、その加算値がコンパレータ２でキャリア信
号ＣＡと比較され、その大小関係により図４で説明した
ＰＷＭｕ信号が生成される。このＰＷＭｕ信号はオンデ
ィレイ回路３に与えられ、ここで上述の如きＴ１，Ｔ４
の各パワーデバイスに対するオン／オフ信号が出力され
る。
幅以内ならば、図２（ロ）に示すようにオンディレイ補
償量ｃｐ１を出力し、ヒステリシス幅以外ならばオンデ
ィレイ補償量ｃｐ２を出力する。補償量演算回路４の出
力は加算器５に与えられ、ここでＵ相電圧指令値Ｖｕ*
と加算され、その加算値がコンパレータ２でキャリア信
号ＣＡと比較され、その大小関係により図４で説明した
ＰＷＭｕ信号が生成される。このＰＷＭｕ信号はオンデ
ィレイ回路３に与えられ、ここで上述の如きＴ１，Ｔ４
の各パワーデバイスに対するオン／オフ信号が出力され
る。
【００１３】なお、以上ではインバータ１相分について
のみ説明したが、他の相についても同様に構成するもの
とする。また、実施例ではヒステリシス特性を持つコン
パレータを用い、相電流検出値がヒステリシス幅以内か
以外かによりオンディレイ補償量を変えるようにしてい
るが、この発明はこのような場合に限らず、一般には相
電流検出値に応じてオンディレイ補償量を変えることが
できるのは言うまでもない。
のみ説明したが、他の相についても同様に構成するもの
とする。また、実施例ではヒステリシス特性を持つコン
パレータを用い、相電流検出値がヒステリシス幅以内か
以外かによりオンディレイ補償量を変えるようにしてい
るが、この発明はこのような場合に限らず、一般には相
電流検出値に応じてオンディレイ補償量を変えることが
できるのは言うまでもない。
【００１４】
【発明の効果】この発明によれば、相電流検出値に応じ
てオンディレイ補償量を変えるようにしたので、相電流
が小さいときにも過補償となることがなく、したがって
良好な制御が可能となる利点が得られる。
てオンディレイ補償量を変えるようにしたので、相電流
が小さいときにも過補償となることがなく、したがって
良好な制御が可能となる利点が得られる。
【図１】この発明の実施例を示す構成図である。
【図２】図１の動作を説明するための波形図である。
【図３】インバータ回路の１例を示す構成図である。
【図４】図３の動作を説明するための波形図である。
【図５】相電流とストレージタイムとの関係を説明する
ためのグラフである。
ためのグラフである。
１…キャリア発生回路、２…コンパレータ、３…オンデ
ィレイ回路、４…補償量演算回路、５…加算器、ＣＡ…
キャリア信号、ｃｐ１，２…オンディレイ補償量、ｉｕ
…Ｕ相電流。
ィレイ回路、４…補償量演算回路、５…加算器、ＣＡ…
キャリア信号、ｃｐ１，２…オンディレイ補償量、ｉｕ
…Ｕ相電流。
Claims (2)
- 【請求項１】 キャリア信号を発生するキャリア信号発
生回路と、検出される相電流の極性を判別しオンディレ
イ補償量を演算する補償量演算回路と、この補償量演算
回路からのオンディレイ補償量を別途演算される相電圧
指令値に加算した信号を、前記キャリア信号と比較して
パルス幅変調（ＰＷＭ）信号を出力するコンパレータ
と、そのＰＷＭ信号を入力しオンディレイ時間を考慮し
て電圧形インバータ各相の上下アームのパワーデバイス
のオン／オフ信号を生成するオンディレイ回路とからな
る電圧形インバータのＰＷＭ信号演算装置において、 前記補償量演算回路におけるオンディレイ補償量を、相
電流の大きさに応じて変更することを特徴とする電圧形
インバータのＰＷＭ信号演算装置。 - 【請求項２】 前記補償量演算回路を、ヒステリシス特
性を持ち前記相電流の極性を判別するコンパレータから
構成し、前記相電流値がヒステリシス幅以内のときは第
１のオンディレイ補償量を出力し、ヒステリシス幅以外
のときは第２のオンディレイ補償量を出力することを特
徴とする請求項１に記載の電圧形インバータのＰＷＭ信
号演算装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6100320A JPH07312875A (ja) | 1994-05-16 | 1994-05-16 | 電圧形インバータのｐｗｍ信号演算装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6100320A JPH07312875A (ja) | 1994-05-16 | 1994-05-16 | 電圧形インバータのｐｗｍ信号演算装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07312875A true JPH07312875A (ja) | 1995-11-28 |
Family
ID=14270897
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6100320A Pending JPH07312875A (ja) | 1994-05-16 | 1994-05-16 | 電圧形インバータのｐｗｍ信号演算装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07312875A (ja) |
-
1994
- 1994-05-16 JP JP6100320A patent/JPH07312875A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5364303B2 (ja) | 電流制御型電力変換器及び電流制御型電力変換器の出力電流波形改善方法 | |
| US11368019B2 (en) | Active filter device and air conditioner | |
| JPH1127951A (ja) | Ｐｗｍインバータ制御装置 | |
| JP4505725B2 (ja) | 三相インバータ装置 | |
| JP3245989B2 (ja) | パルス幅変調制御インバータの制御回路 | |
| US11929689B2 (en) | Power conversion device | |
| JPH07312875A (ja) | 電圧形インバータのｐｗｍ信号演算装置 | |
| JP3248301B2 (ja) | Ｐｗｍ制御インバータの制御回路 | |
| JPH09261974A (ja) | インバータの制御装置 | |
| JPH07108097B2 (ja) | パルス幅変調インバ−タの制御装置 | |
| JP2778388B2 (ja) | 並列接続インバータにおける電流バランス制御方法およびその方法を使用したインバータ装置 | |
| JP2004015923A (ja) | 複数台のインバータを並列接続した電力変換装置 | |
| JP2002159185A (ja) | 電流制御方法 | |
| JPH03164071A (ja) | パルス幅変調形インバータの制御方法 | |
| JP3261998B2 (ja) | インバータ制御装置 | |
| JPH06351264A (ja) | 交流電動機電流制御方式 | |
| JP2006014532A (ja) | ３レベル電力変換装置 | |
| JP2017212869A (ja) | 電力変換装置の制御方法及び電力変換装置 | |
| JPH03265495A (ja) | 電力変換装置の制御装置 | |
| JPH08275551A (ja) | インバータのデッドタイム補償方法 | |
| JP3166932B2 (ja) | Ｐｗｍ方式電圧形インバータの制御装置 | |
| JPS62181674A (ja) | パルス幅変調形インバ−タ装置 | |
| JP2000166252A (ja) | ３レベルインバータ装置 | |
| JPH02184292A (ja) | パルス幅変調形インバータ装置 | |
| JPH05316739A (ja) | パルス幅変調インバータの制御装置 |