JP3245989B2 - パルス幅変調制御インバータの制御回路 - Google Patents
パルス幅変調制御インバータの制御回路Info
- Publication number
- JP3245989B2 JP3245989B2 JP24384492A JP24384492A JP3245989B2 JP 3245989 B2 JP3245989 B2 JP 3245989B2 JP 24384492 A JP24384492 A JP 24384492A JP 24384492 A JP24384492 A JP 24384492A JP 3245989 B2 JP3245989 B2 JP 3245989B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- value
- inverter
- compensation amount
- polarity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】この発明は、インバータの上側ア
ームと下側アームとの同時オンを回避するオン遅延時間
により出力電圧に生じる誤差を補償するパルス幅変調制
御インバータの制御回路に関する。
ームと下側アームとの同時オンを回避するオン遅延時間
により出力電圧に生じる誤差を補償するパルス幅変調制
御インバータの制御回路に関する。
【０００２】
【従来の技術】図１７はインバータをパルス幅変調制御
する部分の従来例を示した回路図であって、３相インバ
ータの場合を示している。この図１７に図示のように、
半導体スイッチ素子としてのトランジスタとこれに逆並
列接続したダイオードとで構成したアームの６組を３相
ブリッジ接続することでインバータ３を構成している
が、これらのトランジスタをパルス幅変調信号で順次オ
ン・オフ動作させることで、直流電源２からの直流電力
を所望の電圧と周波数の３相交流電力に変換して負荷４
へ供給する。
する部分の従来例を示した回路図であって、３相インバ
ータの場合を示している。この図１７に図示のように、
半導体スイッチ素子としてのトランジスタとこれに逆並
列接続したダイオードとで構成したアームの６組を３相
ブリッジ接続することでインバータ３を構成している
が、これらのトランジスタをパルス幅変調信号で順次オ
ン・オフ動作させることで、直流電源２からの直流電力
を所望の電圧と周波数の３相交流電力に変換して負荷４
へ供給する。
【０００３】インバータ３をパルス幅変調（以下ではＰ
ＷＭと略記する）制御する信号は、ＰＷＭ回路１４とオ
ン遅延回路１５とで形成されるのであるが、ＰＷＭ回路
１４はＵ相用ＰＷＭ回路１４Ｕ，Ｖ相用ＰＷＭ回路１４
Ｖ，Ｗ相用ＰＷＭ回路１４Ｗとで構成し、オン遅延回路
１５もＵ相用オン遅延回路１５Ｕ，Ｖ相用オン遅延回路
１５Ｖ，及びＷ相用オン遅延回路１５Ｗとで構成してい
るが、ここではＵ相回路でその動作を説明する。即ちコ
ンパレータで構成しているＵ相用オン遅延回路１５Ｕ
は、キャリア発振器１３が出力するキャリア信号ＶC と
Ｕ相用電圧指令値ＶU*との大小関係を比較することで、
トランジスタ動作原信号ＳUO+ とＳUO- とを出力する。
Ｕ相用オン遅延回路１５Ｕはこれらトランジスタ動作原
信号ＳUO+とＳUO- を入力して、上下アームのトランジ
スタ（Ｕ相の場合は上側のトランジスタ301Tと下側のト
ランジスタ304T）が同時にオンして電源短絡となるのを
防止するためのオン遅延時間Ｔd を考慮に入れたトラン
ジスタ動作信号ＳU+とＳU=を出力する。トランジスタ動
作信号ＳU+は上側のトランジスタ301Tを、トランジスタ
動作信号ＳU-は下側のトランジスタ304Tを駆動して出力
電圧を制御する。
ＷＭと略記する）制御する信号は、ＰＷＭ回路１４とオ
ン遅延回路１５とで形成されるのであるが、ＰＷＭ回路
１４はＵ相用ＰＷＭ回路１４Ｕ，Ｖ相用ＰＷＭ回路１４
Ｖ，Ｗ相用ＰＷＭ回路１４Ｗとで構成し、オン遅延回路
１５もＵ相用オン遅延回路１５Ｕ，Ｖ相用オン遅延回路
１５Ｖ，及びＷ相用オン遅延回路１５Ｗとで構成してい
るが、ここではＵ相回路でその動作を説明する。即ちコ
ンパレータで構成しているＵ相用オン遅延回路１５Ｕ
は、キャリア発振器１３が出力するキャリア信号ＶC と
Ｕ相用電圧指令値ＶU*との大小関係を比較することで、
トランジスタ動作原信号ＳUO+ とＳUO- とを出力する。
Ｕ相用オン遅延回路１５Ｕはこれらトランジスタ動作原
信号ＳUO+とＳUO- を入力して、上下アームのトランジ
スタ（Ｕ相の場合は上側のトランジスタ301Tと下側のト
ランジスタ304T）が同時にオンして電源短絡となるのを
防止するためのオン遅延時間Ｔd を考慮に入れたトラン
ジスタ動作信号ＳU+とＳU=を出力する。トランジスタ動
作信号ＳU+は上側のトランジスタ301Tを、トランジスタ
動作信号ＳU-は下側のトランジスタ304Tを駆動して出力
電圧を制御する。
【０００４】図１８は図１７に図示の従来例回路のＵ相
部分の動作を説明したタイムチャートであって、図１８
はＵ相用ＰＷＭ回路１４Ｕの入力信号の変化、図１８
はＵ相用ＰＷＭ回路１４Ｕが出力するトランジスタ動
作原信号の変化であって、上側はＳUO+ で下側は
ＳUO- 、図１８はＵ相用オン遅延回路１５Ｕが出力す
るトランジスタ動作信号の変化であって、上側がＳU+で
下側がＳU-、図１８はインバータ３の出力電圧の変
化、図１８は誤差電圧ｖERの変化、図１８は誤差電
圧平均値ｖERM の変化をそれぞれが表している。
部分の動作を説明したタイムチャートであって、図１８
はＵ相用ＰＷＭ回路１４Ｕの入力信号の変化、図１８
はＵ相用ＰＷＭ回路１４Ｕが出力するトランジスタ動
作原信号の変化であって、上側はＳUO+ で下側は
ＳUO- 、図１８はＵ相用オン遅延回路１５Ｕが出力す
るトランジスタ動作信号の変化であって、上側がＳU+で
下側がＳU-、図１８はインバータ３の出力電圧の変
化、図１８は誤差電圧ｖERの変化、図１８は誤差電
圧平均値ｖERM の変化をそれぞれが表している。
【０００５】この図１８に図示のように、電圧指令値の
ＰＷＭ波形はオン遅延回路１５を通過する際に、オン信
号はすべて時間Ｔd だけ遅延させて、前述したアーム短
絡の恐れを回避しているが、このＴd なる期間中の出力
電圧は出力電流の極性によって決まるため、インバータ
出力電圧は電圧指令値どおりとはならずに、誤差電圧ｖ
ERを発生する（図１８参照）。この誤差電圧ｖERは電
圧指令値に対してＴdなる期間中だけ発生し、誤差電圧
の平均値ｖERM は図１８に示す如くであり、その大き
さ即ち平均誤差電圧の大きさｅDOは下記の数１に示す値
となる。但し、ＥD は直流電源電圧でｆc はキャリア周
波数、Ｔd はオン遅延時間である。
ＰＷＭ波形はオン遅延回路１５を通過する際に、オン信
号はすべて時間Ｔd だけ遅延させて、前述したアーム短
絡の恐れを回避しているが、このＴd なる期間中の出力
電圧は出力電流の極性によって決まるため、インバータ
出力電圧は電圧指令値どおりとはならずに、誤差電圧ｖ
ERを発生する（図１８参照）。この誤差電圧ｖERは電
圧指令値に対してＴdなる期間中だけ発生し、誤差電圧
の平均値ｖERM は図１８に示す如くであり、その大き
さ即ち平均誤差電圧の大きさｅDOは下記の数１に示す値
となる。但し、ＥD は直流電源電圧でｆc はキャリア周
波数、Ｔd はオン遅延時間である。
【０００６】
【数１】ｅDO＝ＥD ×ｆc ×Ｔd オン遅延時間Ｔd が原因で生じる誤差電圧平均値ｖERM
により、インバータ３の出力電圧には波形歪みや電圧変
動を生じるのであるが、これらの波形歪みや電圧変動を
解消するために、従来は電圧制御ループを使用してイン
バータ出力電圧を電圧指令値に一致させる制御方法を採
用することが多かった。
により、インバータ３の出力電圧には波形歪みや電圧変
動を生じるのであるが、これらの波形歪みや電圧変動を
解消するために、従来は電圧制御ループを使用してイン
バータ出力電圧を電圧指令値に一致させる制御方法を採
用することが多かった。
【０００７】図１９は電圧制御ループを使用したパルス
幅変調制御インバータの従来例を示した回路図である
が、図示を簡単にするために単線回路で記載している。
この従来例回路では、周波数設定器１１の設定値を電圧
指令値演算回路１２で電圧指令値原信号Ｖ**に変換して
いる。この電圧指令値原信号Ｖ**と、電圧検出器１６で
検出しているインバータ３の出力電圧検出値Ｖとの偏差
を電圧調節器１７へ入力すると、この電圧調節器１７は
入力偏差を零にするべく電圧指令値Ｖ* を出力するの
で、ＰＷＭ回路１４はキャリア発振器１３からのキャリ
ア信号ＶC とこの電圧指令値Ｖ* との大小関係を比較し
てＰＷＭ信号を出力する。このＰＷＭ信号はオン遅延回
路１５を介してインバータ３へ与えられる。その結果イ
ンバータ３の出力電圧Ｖは電圧指令値原信号Ｖ**に一致
するように制御されるので、オン遅延時間を設けても出
力電圧の波形歪みや電圧変動は抑制される。
幅変調制御インバータの従来例を示した回路図である
が、図示を簡単にするために単線回路で記載している。
この従来例回路では、周波数設定器１１の設定値を電圧
指令値演算回路１２で電圧指令値原信号Ｖ**に変換して
いる。この電圧指令値原信号Ｖ**と、電圧検出器１６で
検出しているインバータ３の出力電圧検出値Ｖとの偏差
を電圧調節器１７へ入力すると、この電圧調節器１７は
入力偏差を零にするべく電圧指令値Ｖ* を出力するの
で、ＰＷＭ回路１４はキャリア発振器１３からのキャリ
ア信号ＶC とこの電圧指令値Ｖ* との大小関係を比較し
てＰＷＭ信号を出力する。このＰＷＭ信号はオン遅延回
路１５を介してインバータ３へ与えられる。その結果イ
ンバータ３の出力電圧Ｖは電圧指令値原信号Ｖ**に一致
するように制御されるので、オン遅延時間を設けても出
力電圧の波形歪みや電圧変動は抑制される。
【０００８】
【発明が解決しようとする課題】しかしながら電圧検出
値を電圧指令値に一致させるためには、インバータ制御
回路に電圧制御ループを設けなければならないが、この
電圧制御ループには電圧調節器が必要であり、この電圧
調節器は熟練した試験員が手間をかけて調整しなければ
ならない欠点がある。又、オープンループ形のインバー
タの場合は電圧制御ループを追加することは殆ど不可能
であるから、オン遅延時間の影響で出力電圧波形の歪み
や出力電圧変動等の不具合は我慢しなければならなかっ
た。
値を電圧指令値に一致させるためには、インバータ制御
回路に電圧制御ループを設けなければならないが、この
電圧制御ループには電圧調節器が必要であり、この電圧
調節器は熟練した試験員が手間をかけて調整しなければ
ならない欠点がある。又、オープンループ形のインバー
タの場合は電圧制御ループを追加することは殆ど不可能
であるから、オン遅延時間の影響で出力電圧波形の歪み
や出力電圧変動等の不具合は我慢しなければならなかっ
た。
【０００９】そこでこの発明の目的は、アーム短絡を防
ぐためにオン遅延時間を設けているオープンループ形イ
ンバータの出力電圧の波形歪みや電圧変動を抑制するこ
とにある。
ぐためにオン遅延時間を設けているオープンループ形イ
ンバータの出力電圧の波形歪みや電圧変動を抑制するこ
とにある。
【００１０】
【課題を解決するための手段】上記の目的を達成するた
めにこの発明のパルス幅変調制御インバータの制御回路
は、半導体スイッチ素子でなるアームをブリッジ接続し
て直流を交流に変換するインバータを構成し、電圧指令
信号とキャリア信号との大小関係の比較で得られるパル
ス幅変調した電圧信号を前記ブリッジ接続の上側アーム
素子又は下側アーム素子へ与えて前記インバータを制御
する際に、前記上側アーム素子と下側アーム素子との同
時オンを防止するオン遅延時間を設けているパルス幅変
調制御インバータにおいて、前記インバータの出力電流
が正又は負の所定値を越えた場合にこの出力電流の極性
を判別する信号を出力する電流極性判別手段と、前記電
圧指令信号の極性を判別する信号を出力する電圧極性判
別手段と、前記オン遅延時間が原因で当該インバータの
出力電圧に生じる誤差電圧を補償する量を演算する補償
量演算手段とを備え、且つ前記出力電流が前記正の所定
値を越えている場合と前記出力電流が前記正又は負の所
定値以内で且つ前記電圧極性が正の場合とでは入力した
前記補償量演算値を正極性で出力し、前記出力電流が前
記負の所定値を越えている場合と、前記出力電流が前記
正又は負の所定値以内で且つ前記電圧極性が負の場合と
では入力した前記補償量演算値を負極性で出力する補償
量分配手段と、前記電圧指令信号にこの補償量分配手段
の出力値を加算した値を新たな電圧指令信号とする加算
手段とを備えるものとする。
めにこの発明のパルス幅変調制御インバータの制御回路
は、半導体スイッチ素子でなるアームをブリッジ接続し
て直流を交流に変換するインバータを構成し、電圧指令
信号とキャリア信号との大小関係の比較で得られるパル
ス幅変調した電圧信号を前記ブリッジ接続の上側アーム
素子又は下側アーム素子へ与えて前記インバータを制御
する際に、前記上側アーム素子と下側アーム素子との同
時オンを防止するオン遅延時間を設けているパルス幅変
調制御インバータにおいて、前記インバータの出力電流
が正又は負の所定値を越えた場合にこの出力電流の極性
を判別する信号を出力する電流極性判別手段と、前記電
圧指令信号の極性を判別する信号を出力する電圧極性判
別手段と、前記オン遅延時間が原因で当該インバータの
出力電圧に生じる誤差電圧を補償する量を演算する補償
量演算手段とを備え、且つ前記出力電流が前記正の所定
値を越えている場合と前記出力電流が前記正又は負の所
定値以内で且つ前記電圧極性が正の場合とでは入力した
前記補償量演算値を正極性で出力し、前記出力電流が前
記負の所定値を越えている場合と、前記出力電流が前記
正又は負の所定値以内で且つ前記電圧極性が負の場合と
では入力した前記補償量演算値を負極性で出力する補償
量分配手段と、前記電圧指令信号にこの補償量分配手段
の出力値を加算した値を新たな電圧指令信号とする加算
手段とを備えるものとする。
【００１１】
【作用】この発明は、インバータを構成している半導体
スイッチ素子をオン・オフ制御する際に、アーム短絡を
防止するオン遅延時間を設けることが原因でインバータ
出力電圧に誤差を発生する。そこでこの誤差電圧を補償
する補償量を演算し、従来の電圧指令値にこの補償量演
算値を加算した値を新たな電圧指令値としてインバータ
へ与えることで、インバータ出力電圧の生じる誤差を抑
制するのであるが、この補償量演算値の極性は出力電流
の極性に従うようにする。しかし出力電流が零点近傍に
あるときは電流極性の判別は困難であるから、電流が零
点近傍にあるときは電圧指令値の極性に従った補償量演
算値を電圧指令値に加算することで、インバータ出力電
圧に生じる誤差を抑制しようとするものである。
スイッチ素子をオン・オフ制御する際に、アーム短絡を
防止するオン遅延時間を設けることが原因でインバータ
出力電圧に誤差を発生する。そこでこの誤差電圧を補償
する補償量を演算し、従来の電圧指令値にこの補償量演
算値を加算した値を新たな電圧指令値としてインバータ
へ与えることで、インバータ出力電圧の生じる誤差を抑
制するのであるが、この補償量演算値の極性は出力電流
の極性に従うようにする。しかし出力電流が零点近傍に
あるときは電流極性の判別は困難であるから、電流が零
点近傍にあるときは電圧指令値の極性に従った補償量演
算値を電圧指令値に加算することで、インバータ出力電
圧に生じる誤差を抑制しようとするものである。
【００１２】
【実施例】図１は本発明の第１実施例を表した回路図で
あって、３相交流回路の場合であるが、本発明に関係す
る部分のみを３相回路で記載し、その他の部分は単線回
路で記載している。尚この図１に図示のインバータ３、
負荷４、周波数設定器１１、電圧指令値演算回路１２、
キャリア発振器１３、ＰＷＭ回路１４、及びオン遅延回
路１５の名称・用途・機能は、図１７又は図１９で既述
の従来例回路の場合と同じであるから、これらの説明は
省略する。
あって、３相交流回路の場合であるが、本発明に関係す
る部分のみを３相回路で記載し、その他の部分は単線回
路で記載している。尚この図１に図示のインバータ３、
負荷４、周波数設定器１１、電圧指令値演算回路１２、
キャリア発振器１３、ＰＷＭ回路１４、及びオン遅延回
路１５の名称・用途・機能は、図１７又は図１９で既述
の従来例回路の場合と同じであるから、これらの説明は
省略する。
【００１３】本発明においては、インバータ３の出力電
流Ｉを電流検出器２１で検出し、この出力電流Ｉの極性
を２組のコンパレータで構成した電流極性判別回路２２
で判別し、その判別結果を出力電流極性信号ＣI+又はＣ
I-として出力するが、この電流極性判別回路２２の動作
は図２の説明の際に後述する。又、電圧指令値演算回路
１２が出力する電圧指令値原信号Ｖ**の極性はコンパレ
ータで構成した電圧極性判別回路２３で判別し、その判
別結果を電圧指令値極性信号ＣV として出力するが、こ
の電圧指令値極性信号ＣV は入力する電圧指令値Ｖ* が
零又は正の場合に１を出力し、電圧指令値Ｖ* が負の場
合は零を出力するものとする。更に第１補償量演算回路
２４は誤差電圧を補償するための第１補償量演算値ｅD1
を出力するが、第１補償量演算回路２４の回路構成は図
３で後述する。
流Ｉを電流検出器２１で検出し、この出力電流Ｉの極性
を２組のコンパレータで構成した電流極性判別回路２２
で判別し、その判別結果を出力電流極性信号ＣI+又はＣ
I-として出力するが、この電流極性判別回路２２の動作
は図２の説明の際に後述する。又、電圧指令値演算回路
１２が出力する電圧指令値原信号Ｖ**の極性はコンパレ
ータで構成した電圧極性判別回路２３で判別し、その判
別結果を電圧指令値極性信号ＣV として出力するが、こ
の電圧指令値極性信号ＣV は入力する電圧指令値Ｖ* が
零又は正の場合に１を出力し、電圧指令値Ｖ* が負の場
合は零を出力するものとする。更に第１補償量演算回路
２４は誤差電圧を補償するための第１補償量演算値ｅD1
を出力するが、第１補償量演算回路２４の回路構成は図
３で後述する。
【００１４】補償量分配回路２５は、出力電流Ｉの値が
正の所定値を越えている場合は正の補償量ＶeDを出力
し、出力電流Ｉの値が負の所定値を下回っている場合は
負の補償量−ＶeDを出力し、出力電流Ｉの値が正又は負
の所定値の間に在る場合は、電圧指令値Ｖが零以上なら
ば正の補償量ＶeDを出力し、電圧指令値Ｖが零未満なら
ば負の補償量−ＶeDを出力するように動作するのである
が、その回路構成と動作説明は図４で後述する。
正の所定値を越えている場合は正の補償量ＶeDを出力
し、出力電流Ｉの値が負の所定値を下回っている場合は
負の補償量−ＶeDを出力し、出力電流Ｉの値が正又は負
の所定値の間に在る場合は、電圧指令値Ｖが零以上なら
ば正の補償量ＶeDを出力し、電圧指令値Ｖが零未満なら
ば負の補償量−ＶeDを出力するように動作するのである
が、その回路構成と動作説明は図４で後述する。
【００１５】加算器２６は電圧指令値演算回路１２が出
力する電圧指令値原信号Ｖ**と補償量分配回路２５が出
力する補償量ＶeDとを加算し、この加算演算結果を電圧
指令値Ｖ* としてＰＷＭ回路１４へ与えることで、オン
遅延時間Ｔd が原因でインバータ３の出力電圧に生じる
誤差電圧を抑制する。尚、電流極性判別回路２２、電圧
極性判別回路２３、補償量分配回路２５、及び加算器２
６はいずれも３相分で構成されているが、以下の説明で
はこれら３相のうちのＵ相を例にしてその動作を説明す
る。他の２相の動作も同じであるから、Ｖ相とＷ相の動
作説明は省略する。
力する電圧指令値原信号Ｖ**と補償量分配回路２５が出
力する補償量ＶeDとを加算し、この加算演算結果を電圧
指令値Ｖ* としてＰＷＭ回路１４へ与えることで、オン
遅延時間Ｔd が原因でインバータ３の出力電圧に生じる
誤差電圧を抑制する。尚、電流極性判別回路２２、電圧
極性判別回路２３、補償量分配回路２５、及び加算器２
６はいずれも３相分で構成されているが、以下の説明で
はこれら３相のうちのＵ相を例にしてその動作を説明す
る。他の２相の動作も同じであるから、Ｖ相とＷ相の動
作説明は省略する。
【００１６】図２は図１の実施例回路に記載の電流極性
判別回路の１相分の構成を表した回路図である。この図
２に示すように電流極性判別回路２２は２組のコンパレ
ータ221,223 と、２組の設定器222,224 とで構成してい
る。コンパレータ221 はＵ相出力電流ＩU を入力してそ
の極性を判断した結果として出力電流極性信号ＣIU+を
出力するが、この出力電流極性信号ＣIU+ はＵ相出力電
流ＩU の値が正の所定値としての電流検出判断レベル＋
ΔＩO を越えた場合に１となり、Ｕ相出力電流ＩU の値
が判断レベル＋ΔＩO 以下の場合は零となる。設定器22
2 は電流零よりも正側のにある電流検出判断レベル＋Δ
ＩO を設定している。同様にコンパレータ223 もＵ相出
力電流ＩU を入力してその極性を判断した結果として出
力電流極性信号ＣIU- を出力するのであるが、この出力
電流極性信号ＣIU- はＵ相出力電流ＩU の値が負の所定
値としての電流検出判断レベル−ΔＩO を下回った場合
に１となり、Ｕ相出力電流ＩU の値がこの判断レベル−
ΔＩO 以上の場合は零となる。ここで設定器224 は電流
零よりも負側にある電流検出判断レベル−ΔＩO を設定
している。よってこのＵ相用電流極性判別回路２２Ｕの
動作を要約すると下記になる。 (a) ＋ΔＩO ＜ＩU のときＣIU+ ＝１，ＣIU- ＝０ (b) −ΔＩO ≦ＩU ≦＋ΔＩO のときＣIU+ ＝０，ＣIU- ＝０ (c) −ΔＩO ＞ＩU のときＣIU+ ＝０，ＣIU- ＝１ 図３は本発明の第２実施例を表すもので第１補償量演算
回路の構成を示した回路図である。前述したように平均
誤差電圧の大きさｅD0は数１で表される。従って第１補
償量演算回路２４はこの平均誤差電圧の大きさｅD0と同
じ値を演算してこれを補償量とする。そこで２組の乗算
器241,242 で直流電源電圧ＥD とキャリア周波数ｆc と
オン遅延時間Ｔd との乗算を行い、その演算結果を第１
補償量演算回路２４が出力する第１補償量演算値ｅD1と
する。
判別回路の１相分の構成を表した回路図である。この図
２に示すように電流極性判別回路２２は２組のコンパレ
ータ221,223 と、２組の設定器222,224 とで構成してい
る。コンパレータ221 はＵ相出力電流ＩU を入力してそ
の極性を判断した結果として出力電流極性信号ＣIU+を
出力するが、この出力電流極性信号ＣIU+ はＵ相出力電
流ＩU の値が正の所定値としての電流検出判断レベル＋
ΔＩO を越えた場合に１となり、Ｕ相出力電流ＩU の値
が判断レベル＋ΔＩO 以下の場合は零となる。設定器22
2 は電流零よりも正側のにある電流検出判断レベル＋Δ
ＩO を設定している。同様にコンパレータ223 もＵ相出
力電流ＩU を入力してその極性を判断した結果として出
力電流極性信号ＣIU- を出力するのであるが、この出力
電流極性信号ＣIU- はＵ相出力電流ＩU の値が負の所定
値としての電流検出判断レベル−ΔＩO を下回った場合
に１となり、Ｕ相出力電流ＩU の値がこの判断レベル−
ΔＩO 以上の場合は零となる。ここで設定器224 は電流
零よりも負側にある電流検出判断レベル−ΔＩO を設定
している。よってこのＵ相用電流極性判別回路２２Ｕの
動作を要約すると下記になる。 (a) ＋ΔＩO ＜ＩU のときＣIU+ ＝１，ＣIU- ＝０ (b) −ΔＩO ≦ＩU ≦＋ΔＩO のときＣIU+ ＝０，ＣIU- ＝０ (c) −ΔＩO ＞ＩU のときＣIU+ ＝０，ＣIU- ＝１ 図３は本発明の第２実施例を表すもので第１補償量演算
回路の構成を示した回路図である。前述したように平均
誤差電圧の大きさｅD0は数１で表される。従って第１補
償量演算回路２４はこの平均誤差電圧の大きさｅD0と同
じ値を演算してこれを補償量とする。そこで２組の乗算
器241,242 で直流電源電圧ＥD とキャリア周波数ｆc と
オン遅延時間Ｔd との乗算を行い、その演算結果を第１
補償量演算回路２４が出力する第１補償量演算値ｅD1と
する。
【００１７】図４は本発明の第３実施例を表すもので出
力電流と電圧指令値との位相角が零以上でπより小さい
値のときの補償量分配回路の１相分の構成を表した回路
図である。この図４に図示の第３実施例回路で、論理回
路254 へは電圧指令値極性信号ＣVUと出力電流極性信号
ＣIU+ と出力電流極性信号ＣIU- とを入力している。出
力電流極性信号ＣIU+ が１のときは出力電流極性信号Ｃ
IU- は零であるから、電圧指令値極性信号ＣVUの出力に
は無関係に論理和素子254Aは１を出力し、論理和素子25
4Bは零を出力する。従ってスイッチ252 はオンでスイッ
チ253 はオフとなり、当該Ｕ相用補償量分配回路２５Ｕ
は、入力した第１補償量演算値ｅD1を値はそのままで正
極性の補償量ＶeDU を出力することになる。
力電流と電圧指令値との位相角が零以上でπより小さい
値のときの補償量分配回路の１相分の構成を表した回路
図である。この図４に図示の第３実施例回路で、論理回
路254 へは電圧指令値極性信号ＣVUと出力電流極性信号
ＣIU+ と出力電流極性信号ＣIU- とを入力している。出
力電流極性信号ＣIU+ が１のときは出力電流極性信号Ｃ
IU- は零であるから、電圧指令値極性信号ＣVUの出力に
は無関係に論理和素子254Aは１を出力し、論理和素子25
4Bは零を出力する。従ってスイッチ252 はオンでスイッ
チ253 はオフとなり、当該Ｕ相用補償量分配回路２５Ｕ
は、入力した第１補償量演算値ｅD1を値はそのままで正
極性の補償量ＶeDU を出力することになる。
【００１８】次に出力電流極性信号ＣIU+ が零のときは
出力電流極性信号ＣIU- は１であるから、電圧指令値極
性信号ＣVUの出力には無関係に論理和素子254Aは零を出
力し、論理和素子254Bは１を出力する。従ってスイッチ
252 はオフでスイッチ253 はオンとなり、当該Ｕ相用補
償量分配回路２５Ｕは入力した第１補償量演算値ｅD1を
極性反転素子251 を経由することになるので、値はその
ままで負極性の補償量ＶeDU を出力することになる。
出力電流極性信号ＣIU- は１であるから、電圧指令値極
性信号ＣVUの出力には無関係に論理和素子254Aは零を出
力し、論理和素子254Bは１を出力する。従ってスイッチ
252 はオフでスイッチ253 はオンとなり、当該Ｕ相用補
償量分配回路２５Ｕは入力した第１補償量演算値ｅD1を
極性反転素子251 を経由することになるので、値はその
ままで負極性の補償量ＶeDU を出力することになる。
【００１９】又出力電流極性信号ＣIU+ と出力電流極性
信号ＣIU- がいずれも零の場合（これは出力電流ＩU の
値が零近傍で極性判別が困難な場合、即ち出力電流ＩU
の値が電流検出判断レベル＋ΔＩO と−ΔＩO の間に在
る場合）は、電圧指令値極性信号ＣVUが１のときに論理
和素子254Aは１を出力し、論理和素子254Bは零を出力す
るので、第１補償量演算値ｅD1はスイッチ252 を経由し
て値はそのままで正極性の補償量ＶeDU を出力する。し
かし電圧指令値極性信号ＣVUが零のときは論理和素子25
4Aは零を出力し、論理和素子254Bは１を出力するので、
第１補償量演算値ｅD1は極性反転素子251 とスイッチ25
3 とを経由するので、値はそのままで負極性の補償量Ｖ
eDU を出力することになる。これらの動作を纏めると下
記の如くになる。 (d) ＋ΔＩO ＜ＩU のときＶeDU ＝ｅD1 (e) −ΔＩO ≦ＩU ≦＋ΔＩO ，０≦ＶU** のときＶeDU ＝ｅD1 (f) −ΔＩO ≦ＩU ≦＋ΔＩO ，０＞ＶU** のときＶeDU ＝−ｅD1 (g) −ΔＩO ＞ＩU のときＶeDU ＝−ｅD1 図５はオン遅延時間により生じる波形歪みの補償を理想
的に行う場合の１相分の動作を示したタイムチャートで
あって、図５は電圧指令値原信号ＶU** と出力電流Ｉ
U と電流検出判断レベル＋ΔＩO ，−ΔＩO の変化、図
５は理想的な補償量の変化、図５は電流検出判断レ
ベル＋ΔＩO と−ΔＩO の間を除外した場合の補償量の
変化、図５はにより補償した場合に生じる誤差電圧
の変化をそれぞれが表している。
信号ＣIU- がいずれも零の場合（これは出力電流ＩU の
値が零近傍で極性判別が困難な場合、即ち出力電流ＩU
の値が電流検出判断レベル＋ΔＩO と−ΔＩO の間に在
る場合）は、電圧指令値極性信号ＣVUが１のときに論理
和素子254Aは１を出力し、論理和素子254Bは零を出力す
るので、第１補償量演算値ｅD1はスイッチ252 を経由し
て値はそのままで正極性の補償量ＶeDU を出力する。し
かし電圧指令値極性信号ＣVUが零のときは論理和素子25
4Aは零を出力し、論理和素子254Bは１を出力するので、
第１補償量演算値ｅD1は極性反転素子251 とスイッチ25
3 とを経由するので、値はそのままで負極性の補償量Ｖ
eDU を出力することになる。これらの動作を纏めると下
記の如くになる。 (d) ＋ΔＩO ＜ＩU のときＶeDU ＝ｅD1 (e) −ΔＩO ≦ＩU ≦＋ΔＩO ，０≦ＶU** のときＶeDU ＝ｅD1 (f) −ΔＩO ≦ＩU ≦＋ΔＩO ，０＞ＶU** のときＶeDU ＝−ｅD1 (g) −ΔＩO ＞ＩU のときＶeDU ＝−ｅD1 図５はオン遅延時間により生じる波形歪みの補償を理想
的に行う場合の１相分の動作を示したタイムチャートで
あって、図５は電圧指令値原信号ＶU** と出力電流Ｉ
U と電流検出判断レベル＋ΔＩO ，−ΔＩO の変化、図
５は理想的な補償量の変化、図５は電流検出判断レ
ベル＋ΔＩO と−ΔＩO の間を除外した場合の補償量の
変化、図５はにより補償した場合に生じる誤差電圧
の変化をそれぞれが表している。
【００２０】即ちオン遅延時間により生じる波形歪みの
補償は図５に示すように行うのが理想である。このと
きの補償量の波形は出力電流ＩU の極性と同相になって
いる。しかし出力電流ＩU の値が電流検出判断レベル＋
ΔＩO と−ΔＩO との間に在るときはその極性を検出す
るのは困難であるから、この範囲内では補償量は零とし
たのが図５であるが、そのために図５に示すような
補償誤差電圧を生じてしまう。
補償は図５に示すように行うのが理想である。このと
きの補償量の波形は出力電流ＩU の極性と同相になって
いる。しかし出力電流ＩU の値が電流検出判断レベル＋
ΔＩO と−ΔＩO との間に在るときはその極性を検出す
るのは困難であるから、この範囲内では補償量は零とし
たのが図５であるが、そのために図５に示すような
補償誤差電圧を生じてしまう。
【００２１】図６は図５に図示の補償量としたときの
出力電流波形の変化を表したタイムチャートである。即
ち出力電流ＩU が電流検出判断レベル＋ΔＩO と−ΔＩ
O の間に在るときは補償量を零にしているので補償誤差
電圧を生じ、そのために出力電流ＩU の波形は図示のよ
うに電流零点を通過する回数が多くなっている。電流零
点付近での電流極性の判別は困難であるから、補償誤差
は更に増大することになる。
出力電流波形の変化を表したタイムチャートである。即
ち出力電流ＩU が電流検出判断レベル＋ΔＩO と−ΔＩ
O の間に在るときは補償量を零にしているので補償誤差
電圧を生じ、そのために出力電流ＩU の波形は図示のよ
うに電流零点を通過する回数が多くなっている。電流零
点付近での電流極性の判別は困難であるから、補償誤差
は更に増大することになる。
【００２２】図７は図１から図４に図示の本発明の実施
例回路により波形歪みを補償した場合の１相分の動作を
示したタイムチャートであって、図７は電圧指令値原
信号ＶU** と出力電流ＩU と電流検出判断レベル＋ΔＩ
O ，−ΔＩO の変化、図７は理想的な補償量の変化、
図７は本発明によるＵ相用補償量分配回路２５Ｕが出
力する補償量ＶeDU の変化、図７はにより補償した
場合に生じる誤差電圧の変化をそれぞれが表している。
例回路により波形歪みを補償した場合の１相分の動作を
示したタイムチャートであって、図７は電圧指令値原
信号ＶU** と出力電流ＩU と電流検出判断レベル＋ΔＩ
O ，−ΔＩO の変化、図７は理想的な補償量の変化、
図７は本発明によるＵ相用補償量分配回路２５Ｕが出
力する補償量ＶeDU の変化、図７はにより補償した
場合に生じる誤差電圧の変化をそれぞれが表している。
【００２３】本発明によれば、出力電流ＩU の値が電流
検出判断レベル＋ΔＩO と−ΔＩOとの間に在るとき
は、電圧指令値原信号ＶU** が正極性ならば補償量Ｖ
eDU も正極性とし、電圧指令値原信号ＶU** が負極性な
らば負極性の補償量−ＶeDU とする（図７参照）こと
で、図７に図示の補償誤差電圧を生じるが、この補償
誤差電圧は出力電流ＩU の増加方向と同じ方向になる。
検出判断レベル＋ΔＩO と−ΔＩOとの間に在るとき
は、電圧指令値原信号ＶU** が正極性ならば補償量Ｖ
eDU も正極性とし、電圧指令値原信号ＶU** が負極性な
らば負極性の補償量−ＶeDU とする（図７参照）こと
で、図７に図示の補償誤差電圧を生じるが、この補償
誤差電圧は出力電流ＩU の増加方向と同じ方向になる。
【００２４】図８は図７に図示の補償量としたときの
出力電流波形の変化を表したタイムチャートである。即
ち出力電流ＩU が電流検出判断レベル＋ΔＩO と−ΔＩ
O の間に在るときは電圧指令値原信号ＶU** の極性に従
って補償量ＶeDU の極性を決めているので、出力電流Ｉ
U の波形はこの図８に示す如くであって、電流零点を通
過する回数が少なく、従って補償誤差電圧が増大する恐
れは無い。
出力電流波形の変化を表したタイムチャートである。即
ち出力電流ＩU が電流検出判断レベル＋ΔＩO と−ΔＩ
O の間に在るときは電圧指令値原信号ＶU** の極性に従
って補償量ＶeDU の極性を決めているので、出力電流Ｉ
U の波形はこの図８に示す如くであって、電流零点を通
過する回数が少なく、従って補償誤差電圧が増大する恐
れは無い。
【００２５】図９は本発明の第４実施例を表すもので出
力電流と電圧指令値との位相角がπ以上で２πより小さ
い値のときの第２補償量分配回路の１相分の構成を表し
た回路図である。この図９の第４実施例回路に図示して
いる反転素子251 、２組のスイッチ252 と253 、論理回
路254 とこの論理回路の構成要素である２組の論理和素
子254Aと254Bの名称・用途・機能は図４で既述の第３実
施例回路の場合と同じであるから、これらの説明は省略
する。
力電流と電圧指令値との位相角がπ以上で２πより小さ
い値のときの第２補償量分配回路の１相分の構成を表し
た回路図である。この図９の第４実施例回路に図示して
いる反転素子251 、２組のスイッチ252 と253 、論理回
路254 とこの論理回路の構成要素である２組の論理和素
子254Aと254Bの名称・用途・機能は図４で既述の第３実
施例回路の場合と同じであるから、これらの説明は省略
する。
【００２６】この第４実施例回路では、既述の第３実施
例回路に位相角θを入力するコンパレータ255 と、この
コンパレータ255 の出力と電圧指令値極性信号ＣVUとを
入力する排他的論理和素子256 とが追加されており、コ
ンパレータ255 は位相角θの値が０≦θ＜πの範囲に在
るときに零を出力し、π≦θ＜２πの範囲に在るときに
１を出力する。それ故コンパレータ255 が零を出力する
ときの第４実施例回路の動作は第３実施例回路で既述し
た動作と全く同じであるが、コンパレータ255が１を出
力するときの動作を纏めると下記のとおりとなる。 (h) ＋ΔＩO ＜ＩU のときＶeDU ＝ｅD1 (i) −ΔＩO ≦ＩU ≦＋ΔＩO ，０≦ＶU** のときＶeDU ＝−ｅD1 (j) −ΔＩO ≦ＩU ≦＋ΔＩO ，０＞ＶU** のときＶeDU ＝ｅD1 (k) −ΔＩO ＞ＩU のときＶeDU ＝−ｅD1 図１０は図９に図示の本発明の第４実施例回路により波
形歪みを補償した場合の１相分の動作を示したタイムチ
ャートであって、図１０は電圧指令値原信号ＶU** と
出力電流ＩU と電流検出判断レベル＋ΔＩO ，−ΔＩO
の変化、図１０は理想的な補償量の変化、図１０は
図４に図示の補償量分配回路が出力する補償量ＶeDU の
変化、図１０はにより補償した場合に生じる誤差電
圧の変化、図１０は図９に図示の第２補償量分配回路
が出力する補償量ＶeDU の変化、図１０はにより補
償した場合に生じる誤差電圧の変化をそれぞれが表して
いる。
例回路に位相角θを入力するコンパレータ255 と、この
コンパレータ255 の出力と電圧指令値極性信号ＣVUとを
入力する排他的論理和素子256 とが追加されており、コ
ンパレータ255 は位相角θの値が０≦θ＜πの範囲に在
るときに零を出力し、π≦θ＜２πの範囲に在るときに
１を出力する。それ故コンパレータ255 が零を出力する
ときの第４実施例回路の動作は第３実施例回路で既述し
た動作と全く同じであるが、コンパレータ255が１を出
力するときの動作を纏めると下記のとおりとなる。 (h) ＋ΔＩO ＜ＩU のときＶeDU ＝ｅD1 (i) −ΔＩO ≦ＩU ≦＋ΔＩO ，０≦ＶU** のときＶeDU ＝−ｅD1 (j) −ΔＩO ≦ＩU ≦＋ΔＩO ，０＞ＶU** のときＶeDU ＝ｅD1 (k) −ΔＩO ＞ＩU のときＶeDU ＝−ｅD1 図１０は図９に図示の本発明の第４実施例回路により波
形歪みを補償した場合の１相分の動作を示したタイムチ
ャートであって、図１０は電圧指令値原信号ＶU** と
出力電流ＩU と電流検出判断レベル＋ΔＩO ，−ΔＩO
の変化、図１０は理想的な補償量の変化、図１０は
図４に図示の補償量分配回路が出力する補償量ＶeDU の
変化、図１０はにより補償した場合に生じる誤差電
圧の変化、図１０は図９に図示の第２補償量分配回路
が出力する補償量ＶeDU の変化、図１０はにより補
償した場合に生じる誤差電圧の変化をそれぞれが表して
いる。
【００２７】位相角θの値がπ≦θ＜２πの範囲に在る
とき（図１０参照）に、図４に図示の補償量分配回路
を使用する場合の補償量（図１０参照）では、補償誤
差電圧が出力電流ＩU の増加方向とは逆（図１０参
照）になってしまう。これは電圧指令値原信号ＶU** の
極性と出力電流ＩU の増加方向とが、前述の図５或いは
図７とは逆になるからである。従って電圧指令値原信号
ＶU** による補償量の分配条件を変えなければならな
い。即ち出力電流ＩU が−ΔＩO ≦ＩU ≦＋ΔＩOの範
囲に在るときに電圧指令値原信号ＶU** が負の場合はＶ
eDU ＝ｅD1とし、電圧指令値原信号ＶU** が正の場合は
ＶeDU ＝−ｅD1とすれば（図１０参照）、補償誤差電
圧の極性と出力電流ＩU の増加方向とを同じにする（図
１０参照）ことが出来る。
とき（図１０参照）に、図４に図示の補償量分配回路
を使用する場合の補償量（図１０参照）では、補償誤
差電圧が出力電流ＩU の増加方向とは逆（図１０参
照）になってしまう。これは電圧指令値原信号ＶU** の
極性と出力電流ＩU の増加方向とが、前述の図５或いは
図７とは逆になるからである。従って電圧指令値原信号
ＶU** による補償量の分配条件を変えなければならな
い。即ち出力電流ＩU が−ΔＩO ≦ＩU ≦＋ΔＩOの範
囲に在るときに電圧指令値原信号ＶU** が負の場合はＶ
eDU ＝ｅD1とし、電圧指令値原信号ＶU** が正の場合は
ＶeDU ＝−ｅD1とすれば（図１０参照）、補償誤差電
圧の極性と出力電流ＩU の増加方向とを同じにする（図
１０参照）ことが出来る。
【００２８】図１１は本発明の第５実施例を表した回路
図であって３相回路であるが、図示を簡略にするために
単線で表示している。この図１１に図示の第５実施例回
路に記載の直流電源２、インバータ３、負荷４、周波数
設定器１１、電圧指令値演算回路１２、キャリア発振器
１３、ＰＷＭ回路１４、オン遅延回路１５、電流検出器
２１、電流極性判別回路２２、電圧極性判別回路２３、
補償量分配回路２５、及び加算器２６の名称・用途・機
能は図１で既述の第１実施例回路と同じであるから、こ
れらの説明は省略する。
図であって３相回路であるが、図示を簡略にするために
単線で表示している。この図１１に図示の第５実施例回
路に記載の直流電源２、インバータ３、負荷４、周波数
設定器１１、電圧指令値演算回路１２、キャリア発振器
１３、ＰＷＭ回路１４、オン遅延回路１５、電流検出器
２１、電流極性判別回路２２、電圧極性判別回路２３、
補償量分配回路２５、及び加算器２６の名称・用途・機
能は図１で既述の第１実施例回路と同じであるから、こ
れらの説明は省略する。
【００２９】この第５実施例回路では、位相角検出回路
３１へ電圧指令値原信号Ｖ**と出力電流Ｉとを入力して
両者の位相差θを検出する。この位相差検出値θを第２
補償量演算回路３２へ入力することで、このθに対応し
た第２補償量演算値ｅD2を補償量分配回路２５へ出力す
る。尚第２補償量演算回路３２の回路構成とその動作は
図１４又は図１５で後述する。補償量分配回路２５は電
圧指令値極性信号ＣVと出力電流極性信号ＣI+とＣI-と
に対応した極性の補償量ＶeDを加算器２６へ出力するの
は、前述の第１実施例回路の場合と同じである。
３１へ電圧指令値原信号Ｖ**と出力電流Ｉとを入力して
両者の位相差θを検出する。この位相差検出値θを第２
補償量演算回路３２へ入力することで、このθに対応し
た第２補償量演算値ｅD2を補償量分配回路２５へ出力す
る。尚第２補償量演算回路３２の回路構成とその動作は
図１４又は図１５で後述する。補償量分配回路２５は電
圧指令値極性信号ＣVと出力電流極性信号ＣI+とＣI-と
に対応した極性の補償量ＶeDを加算器２６へ出力するの
は、前述の第１実施例回路の場合と同じである。
【００３０】図１２はインバータ３の１相分の主回路構
成を表した回路図である。上側アームはトランジスタ30
1Tとダイオード301Dとの逆並列接続で構成し、下側アー
ムはトランジスタ304Tとダイオード304Dとの逆並列接続
で構成している。ここでトランジスタ301Tをオンすると
直流電源２からトランジスタ301Tを介して負荷４へ出力
電流Ｉが流れるが、これが第１モードである。第２モー
ドはトランジスタ301Tがオフしてダイオード304Dが導通
し、負荷４に流れている電流がダイオード304Dを介して
還流する。次いでトランジスタ304Tをオンするのが第３
モードであって、負荷４には逆方向の出力電流ＩU が流
れる。この状態でトランジスタ304Tをオフするのが第４
モードであって、ダイオード301Dの導通により逆方向の
電流が流れ続ける。
成を表した回路図である。上側アームはトランジスタ30
1Tとダイオード301Dとの逆並列接続で構成し、下側アー
ムはトランジスタ304Tとダイオード304Dとの逆並列接続
で構成している。ここでトランジスタ301Tをオンすると
直流電源２からトランジスタ301Tを介して負荷４へ出力
電流Ｉが流れるが、これが第１モードである。第２モー
ドはトランジスタ301Tがオフしてダイオード304Dが導通
し、負荷４に流れている電流がダイオード304Dを介して
還流する。次いでトランジスタ304Tをオンするのが第３
モードであって、負荷４には逆方向の出力電流ＩU が流
れる。この状態でトランジスタ304Tをオフするのが第４
モードであって、ダイオード301Dの導通により逆方向の
電流が流れ続ける。
【００３１】図１３は図１２で説明した４つのモードを
表したタイムチャートであって、図１２は電流と電圧
の変化、図１２はアームを構成している半導体素子
（トランジスタとダイオード）の電圧降下による誤差電
圧の変化をそれぞれが表している。即ち第１モードでは
トランジスタ301Tに、第２モードではダイオード304D
に、第３モードではトランジスタ304Tに、第４モードで
はダイオード301Dに出力電流Ｉが平均的に流れるものと
考えることが出来る。ここでトランジスタの電圧降下値
は、ダイオードの電圧降下値よりも大である。よってイ
ンバータ３が動作したときの半導体素子の電圧降下によ
る誤差電圧は、図１３に図示の如くであって、オン遅
延時間Ｔd により生じる誤差電圧と同様に出力電流Ｉの
極性に依存することになる。
表したタイムチャートであって、図１２は電流と電圧
の変化、図１２はアームを構成している半導体素子
（トランジスタとダイオード）の電圧降下による誤差電
圧の変化をそれぞれが表している。即ち第１モードでは
トランジスタ301Tに、第２モードではダイオード304D
に、第３モードではトランジスタ304Tに、第４モードで
はダイオード301Dに出力電流Ｉが平均的に流れるものと
考えることが出来る。ここでトランジスタの電圧降下値
は、ダイオードの電圧降下値よりも大である。よってイ
ンバータ３が動作したときの半導体素子の電圧降下によ
る誤差電圧は、図１３に図示の如くであって、オン遅
延時間Ｔd により生じる誤差電圧と同様に出力電流Ｉの
極性に依存することになる。
【００３２】半導体素子の電圧降下により生じる誤差電
圧ｅSOは下記の数２に示す式で表される。但しＶＴはト
ランジスタの電圧降下、ＶＤはダイオードの電圧降下で
あり、θは出力電圧と出力電流との位相差である。
圧ｅSOは下記の数２に示す式で表される。但しＶＴはト
ランジスタの電圧降下、ＶＤはダイオードの電圧降下で
あり、θは出力電圧と出力電流との位相差である。
【００３３】
【数２】 オン遅延時間Ｔd に起因する誤差電圧の補償と、半導体
素子の電圧降下により生じる誤差電圧の補償とを同時に
実現するには、数２に記載の誤差電圧ｅSOと前述の数１
に記載のオン遅延時間に起因する誤差電圧ｅDOとを加算
した値を、第２補償量演算値ｅD2とすれば良い。即ち第
２補償量演算値ｅD2は下記の数３に示す如くになる。
素子の電圧降下により生じる誤差電圧の補償とを同時に
実現するには、数２に記載の誤差電圧ｅSOと前述の数１
に記載のオン遅延時間に起因する誤差電圧ｅDOとを加算
した値を、第２補償量演算値ｅD2とすれば良い。即ち第
２補償量演算値ｅD2は下記の数３に示す如くになる。
【００３４】
【数３】 図１４は本発明の第６実施例を表した回路図であって、
図１１の第５実施例回路に記載の第２補償量演算回路の
構成を表した回路図であって、前述の数３の演算を実現
するように構成した回路である。即ち２組の乗算器241
、242 でオン遅延時間に起因する誤差電圧ｅDOを演算
し、２組の乗算器311 、322 と1 組の除算器323 と2 組
の加算器324 、325 とで半導体素子の電圧降下により生
じる誤差電圧ｅSOを演算する。よって加算器326 でこれ
らｅDOとｅSOとを加算すれば、その加算演算結果が第２
補償量演算回路３２から出力する第２補償量演算値ｅD2
となる。
図１１の第５実施例回路に記載の第２補償量演算回路の
構成を表した回路図であって、前述の数３の演算を実現
するように構成した回路である。即ち２組の乗算器241
、242 でオン遅延時間に起因する誤差電圧ｅDOを演算
し、２組の乗算器311 、322 と1 組の除算器323 と2 組
の加算器324 、325 とで半導体素子の電圧降下により生
じる誤差電圧ｅSOを演算する。よって加算器326 でこれ
らｅDOとｅSOとを加算すれば、その加算演算結果が第２
補償量演算回路３２から出力する第２補償量演算値ｅD2
となる。
【００３５】図１５は本発明の第７実施例を表した回路
図であって、図１１で既述の第５実施例回路に記載の第
２補償量演算回路の別の構成を表した回路図であって、
既述した図１４と同様に数３の演算を実現するものであ
る。即ちインバータ３を構成しているトランジスタの電
圧降下値ＶＴとダイオードの電圧降下値ＶＤが分かって
いる場合は、予め位相角θに対する誤差電圧ｅSOを前述
の数２に従って演算しておき、これにオン遅延時間に起
因する誤差電圧ｅDOを加算してメモリー329 へ格納して
おく。読出し回路328 は位相角検出回路３１からの位相
角検出値θに対応した値を読み出す指令をメモリー329
に与えるので、メモリー329 は第２補償量演算値ｅD2を
出力する。このように、予め計算した結果をメモリー32
9 に蓄えて、所要部分を呼び出す構成にしておけば、同
等の演算結果が短い演算時間で得られる。
図であって、図１１で既述の第５実施例回路に記載の第
２補償量演算回路の別の構成を表した回路図であって、
既述した図１４と同様に数３の演算を実現するものであ
る。即ちインバータ３を構成しているトランジスタの電
圧降下値ＶＴとダイオードの電圧降下値ＶＤが分かって
いる場合は、予め位相角θに対する誤差電圧ｅSOを前述
の数２に従って演算しておき、これにオン遅延時間に起
因する誤差電圧ｅDOを加算してメモリー329 へ格納して
おく。読出し回路328 は位相角検出回路３１からの位相
角検出値θに対応した値を読み出す指令をメモリー329
に与えるので、メモリー329 は第２補償量演算値ｅD2を
出力する。このように、予め計算した結果をメモリー32
9 に蓄えて、所要部分を呼び出す構成にしておけば、同
等の演算結果が短い演算時間で得られる。
【００３６】図１６は本発明の第８実施例を表した回路
図であって３相回路であるが、図示を簡略にするために
単線で表示している。この図１６に図示の第８実施例回
路に記載の直流電源２、インバータ３、周波数設定器１
１、電圧指令値演算回路１２、キャリア発振器１３、Ｐ
ＷＭ回路１４、オン遅延回路１５、電流検出器２１、電
流極性判別回路２２、電圧極性判別回路２３、補償量分
配回路２５、及び加算器２６の名称・用途・機能は図１
で既述の第１実施例回路の場合と同じであるから、これ
らの説明は省略する。この図１６の第８実施例回路は、
電力を受電或いは発電出来る負荷例えば誘導電動機５が
インバータ３に接続される場合である。誘導電動機５は
インバータ３から交流電力を受け取って駆動運転してい
るが、制動運転時には交流電力を発生してこの交流電力
をインバータ３を介して直流側へ返還しているので、駆
動運転時と制動運転時とでは電力の方向が変化してい
る。このような性質の負荷即ち誘導電動機５を接続して
いるので、本発明では力率検出回路４１、電力方向判別
回路４２、第３補償量演算回路４３、第４補償量演算回
路４４、及び補償量切替えスイッチ４５を備えている。
図であって３相回路であるが、図示を簡略にするために
単線で表示している。この図１６に図示の第８実施例回
路に記載の直流電源２、インバータ３、周波数設定器１
１、電圧指令値演算回路１２、キャリア発振器１３、Ｐ
ＷＭ回路１４、オン遅延回路１５、電流検出器２１、電
流極性判別回路２２、電圧極性判別回路２３、補償量分
配回路２５、及び加算器２６の名称・用途・機能は図１
で既述の第１実施例回路の場合と同じであるから、これ
らの説明は省略する。この図１６の第８実施例回路は、
電力を受電或いは発電出来る負荷例えば誘導電動機５が
インバータ３に接続される場合である。誘導電動機５は
インバータ３から交流電力を受け取って駆動運転してい
るが、制動運転時には交流電力を発生してこの交流電力
をインバータ３を介して直流側へ返還しているので、駆
動運転時と制動運転時とでは電力の方向が変化してい
る。このような性質の負荷即ち誘導電動機５を接続して
いるので、本発明では力率検出回路４１、電力方向判別
回路４２、第３補償量演算回路４３、第４補償量演算回
路４４、及び補償量切替えスイッチ４５を備えている。
【００３７】力率検出回路４１は電圧指令値原信号Ｖ**
と出力電流Ｉとを入力して力率を検出する。電力方向判
別回路４２はこの力率検出値を入力して誘導電動機５が
駆動運転中か制動運転中かの判別を行っている。駆動運
転中ならば補償量切替えスイッチ４５の接点が図示トラ
ンジスタは反対の状態に切り換わって、第３補償量演算
回路４３が出力する第３補償量演算値ｅD3を補償量分配
回路２５へ与えるし、誘導電動機５が制動運転中ならば
補償量切替えスイッチ４５の接点が図示の状態になっ
て、第４補償量演算回路４４が出力する第４補償量演算
値ｅD4を補償量分配回路２５へ与える。
と出力電流Ｉとを入力して力率を検出する。電力方向判
別回路４２はこの力率検出値を入力して誘導電動機５が
駆動運転中か制動運転中かの判別を行っている。駆動運
転中ならば補償量切替えスイッチ４５の接点が図示トラ
ンジスタは反対の状態に切り換わって、第３補償量演算
回路４３が出力する第３補償量演算値ｅD3を補償量分配
回路２５へ与えるし、誘導電動機５が制動運転中ならば
補償量切替えスイッチ４５の接点が図示の状態になっ
て、第４補償量演算回路４４が出力する第４補償量演算
値ｅD4を補償量分配回路２５へ与える。
【００３８】誘導電動機５が駆動運転中の半導体素子に
生じる平均誤差電圧をｅSPとすると、これに数１で既述
のオン遅延時間に起因して生じる電圧誤差ｅDOを加算し
た値が誘導電動機５の駆動運転中に生じる合計電圧誤差
であるから、第３補償量演算値ｅD3はこの合計電圧誤差
を補償すれば良い。即ち第３補償量演算値ｅD3は下記の
数４に示すものとなる。
生じる平均誤差電圧をｅSPとすると、これに数１で既述
のオン遅延時間に起因して生じる電圧誤差ｅDOを加算し
た値が誘導電動機５の駆動運転中に生じる合計電圧誤差
であるから、第３補償量演算値ｅD3はこの合計電圧誤差
を補償すれば良い。即ち第３補償量演算値ｅD3は下記の
数４に示すものとなる。
【００３９】
【数４】ｅD3＝ｅDO＋ｅSP 同様に誘導電動機５が制動運転中の半導体素子に生じる
平均誤差電圧をｅSRとすると、これに数１で既述のオン
遅延時間に起因して生じる電圧誤差ｅDOを加算した値が
誘導電動機５の制動運転中に生じる合計電圧誤差である
から、第４補償量演算値ｅD4はこの合計電圧誤差を補償
すれば良い。即ち第４補償量演算値ｅD4は下記の数５に
示すものとなる。
平均誤差電圧をｅSRとすると、これに数１で既述のオン
遅延時間に起因して生じる電圧誤差ｅDOを加算した値が
誘導電動機５の制動運転中に生じる合計電圧誤差である
から、第４補償量演算値ｅD4はこの合計電圧誤差を補償
すれば良い。即ち第４補償量演算値ｅD4は下記の数５に
示すものとなる。
【００４０】
【数５】ｅD4＝ｅDO＋ｅSR このように半導体素子に生じる平均誤差電圧を駆動運転
時と制動運転時とに分けて予め求めておけば、負荷の運
転状態に対応した補償量を近似的に素早く演算出来るの
で、図１１で既述の第５実施例回路のように、位相角θ
をその都度演算しなくてもよいから、演算時間を短縮し
たい場合に有用である。
時と制動運転時とに分けて予め求めておけば、負荷の運
転状態に対応した補償量を近似的に素早く演算出来るの
で、図１１で既述の第５実施例回路のように、位相角θ
をその都度演算しなくてもよいから、演算時間を短縮し
たい場合に有用である。
【００４１】
【発明の効果】インバータの上側アームと下側アームと
が同時にオンしてアーム短絡事故となるのを防ぐにはオ
ン時点を僅かに遅らせるオン遅延時間が必要であるが、
このオン遅延時間のためにインバータ出力電圧には電圧
指令値に対して誤差や波形歪みを生じてしまう。この発
明は、パルス幅変調制御のキャリア周波数とインバータ
の直流側電圧とオン遅延時間との積を補償量演算回路で
演算して、これを前記誤差電圧を補償する値とする。
又、インバータ出力電流が正のときはこの補償値を正極
性で電圧指令値に加算し、インバータ出力電流が負のと
きはこの補償値を負極性で電圧指令値に加算するのであ
るが、零点近傍では電流極性の判別は困難であるから、
出力電流がこの零点近傍に予め設定した電流検出判断レ
ベルの範囲内に在るときは電圧指令値が正極性ならば補
償値を電圧指令値に加算、負極性ならば補償値を負極性
で電圧指令値に加算するように補償量分配回路は動作す
るので、電圧制御ループを備えていないオープンループ
制御のインバータでも、オン遅延時間の影響による出力
電圧の変動や波形歪みの発生を抑制出来る効果が得られ
る。又、電圧と電流の位相差がπから２πの間のときは
位相差検出用コンパレータと排他的論理和素子とを追加
した補償量分配回路とすることで、出力電流が零点近傍
に予め設定した電流検出判断レベルの範囲内に在るとき
に電圧指令値が正極性ならば補償値を負極性とし、電圧
指令値が負極性ならば補償値を正極性にして電圧指令値
に加算するので、前述と同様の効果が得られる。
が同時にオンしてアーム短絡事故となるのを防ぐにはオ
ン時点を僅かに遅らせるオン遅延時間が必要であるが、
このオン遅延時間のためにインバータ出力電圧には電圧
指令値に対して誤差や波形歪みを生じてしまう。この発
明は、パルス幅変調制御のキャリア周波数とインバータ
の直流側電圧とオン遅延時間との積を補償量演算回路で
演算して、これを前記誤差電圧を補償する値とする。
又、インバータ出力電流が正のときはこの補償値を正極
性で電圧指令値に加算し、インバータ出力電流が負のと
きはこの補償値を負極性で電圧指令値に加算するのであ
るが、零点近傍では電流極性の判別は困難であるから、
出力電流がこの零点近傍に予め設定した電流検出判断レ
ベルの範囲内に在るときは電圧指令値が正極性ならば補
償値を電圧指令値に加算、負極性ならば補償値を負極性
で電圧指令値に加算するように補償量分配回路は動作す
るので、電圧制御ループを備えていないオープンループ
制御のインバータでも、オン遅延時間の影響による出力
電圧の変動や波形歪みの発生を抑制出来る効果が得られ
る。又、電圧と電流の位相差がπから２πの間のときは
位相差検出用コンパレータと排他的論理和素子とを追加
した補償量分配回路とすることで、出力電流が零点近傍
に予め設定した電流検出判断レベルの範囲内に在るとき
に電圧指令値が正極性ならば補償値を負極性とし、電圧
指令値が負極性ならば補償値を正極性にして電圧指令値
に加算するので、前述と同様の効果が得られる。
【００４２】更にインバータを構成している半導体素子
の電圧降下が原因で出力電圧に誤差電圧を生じるが、こ
の電圧降下をインバータの動作モードに対応して半導体
スイッチ素子の電圧降下と逆並列接続したダイオードの
電圧降下とに分解し、この電圧降下による誤差電圧と前
述のオン遅延時間による誤差電圧とを同時に補償する量
を補償量演算回路で演算させることにより、インバータ
出力電圧に生じる誤差電圧をより一層抑制出来る。又こ
れらの補償量を予め演算してメモリーに格納しておき、
随時呼び出して使用することで、演算速度の向上でより
精密な補償を行える効果も得られる。
の電圧降下が原因で出力電圧に誤差電圧を生じるが、こ
の電圧降下をインバータの動作モードに対応して半導体
スイッチ素子の電圧降下と逆並列接続したダイオードの
電圧降下とに分解し、この電圧降下による誤差電圧と前
述のオン遅延時間による誤差電圧とを同時に補償する量
を補償量演算回路で演算させることにより、インバータ
出力電圧に生じる誤差電圧をより一層抑制出来る。又こ
れらの補償量を予め演算してメモリーに格納しておき、
随時呼び出して使用することで、演算速度の向上でより
精密な補償を行える効果も得られる。
【図１】本発明の第１実施例を表した回路図
【図２】図１の実施例回路に記載の電流極性判別回路の
１相分の構成を表した回路図
１相分の構成を表した回路図
【図３】本発明の第２実施例を表すもので第１補償量演
算回路の構成を示した回路図
算回路の構成を示した回路図
【図４】本発明の第３実施例を表すもので出力電流と電
圧指令値との位相角が零以上でπより小さい値のときの
補償量分配回路の１相分の構成を表した回路図
圧指令値との位相角が零以上でπより小さい値のときの
補償量分配回路の１相分の構成を表した回路図
【図５】オン遅延時間により生じる波形歪みの補償を理
想的に行う場合の１相分の動作を示したタイムチャート
想的に行う場合の１相分の動作を示したタイムチャート
【図６】図５に図示の補償量としたときの出力電流波
形の変化を表したタイムチャート
形の変化を表したタイムチャート
【図７】図１から図４に図示の本発明の実施例回路によ
り波形歪みを補償した場合の１相分の動作を示したタイ
ムチャート
り波形歪みを補償した場合の１相分の動作を示したタイ
ムチャート
【図８】図７に図示の補償量としたときの出力電流波
形の変化を表したタイムチャート
形の変化を表したタイムチャート
【図９】本発明の第４実施例を表すもので出力電流と電
圧指令値との位相角がπ以上で２πより小さい値のとき
の第２補償量分配回路の１相分の構成を表した回路図
圧指令値との位相角がπ以上で２πより小さい値のとき
の第２補償量分配回路の１相分の構成を表した回路図
【図１０】図９に図示の本発明の第４実施例回路により
波形歪みを補償した場合の１相分の動作を示したタイム
チャート
波形歪みを補償した場合の１相分の動作を示したタイム
チャート
【図１１】本発明の第５実施例を表した回路図
【図１２】インバータ３の１相分の主回路構成を表した
回路図
回路図
【図１３】図１２で説明した４つのモードを表したタイ
ムチャート
ムチャート
【図１４】本発明の第６実施例を表した回路図
【図１５】本発明の第７実施例を表した回路図
【図１６】本発明の第８実施例を表した回路図
【図１７】インバータのパルス幅変調制御部分の従来例
を示した回路図
を示した回路図
【図１８】図１７に図示の従来例回路のＵ相部分の動作
を説明したタイムチャート
を説明したタイムチャート
【図１９】電圧制御ループを使用したパルス幅変調制御
インバータの従来例を示した回路図
インバータの従来例を示した回路図
２ 直流電源 ３ インバータ ４ 負荷 ５ 負荷としての誘導電動機 １２ 電圧指令値演算回路 １３ キャリア発振器 １４ ＰＷＭ回路 １５ オン遅延回路 １６ 電圧検出器 １７ 電圧調節器 ２１ 電流検出器 ２１Ｕ Ｕ相用電流検出器 ２２ 電流極性判別回路 ２２Ｕ Ｕ相用電流極性判別回路 ２３ 電圧極性判別回路 ２３Ｕ Ｕ相用電圧極性判別回路 ２４ 第１補償量演算回路 ２５ 補償量分配回路 ２５Ｕ Ｕ相用補償量分配回路 ２６ 加算器 ２６Ｕ Ｕ相用加算器 ３１ 位相角検出回路 ３２ 第２補償量演算回路 ４１ 力率検出回路 ４２ 電力方向判別回路 ４３ 第３補償量演算回路 ４４ 第４補償量演算回路 ４５ 補償量切替えスイッチ ＣI+ 出力電流極性信号 ＣI- 出力電流極性信号 ＣIU+ Ｕ相出力電流極性信号 ＣIU- Ｕ相出力電流極性信号 ＣV 電圧指令値極性信号 ＣVU Ｕ相電圧指令値極性信号 ＥD 直流電源電圧 ｅD0 平均誤差電圧の大きさ ｅD1 第１補償量演算値 ｅD2 第２補償量演算値 ｅD3 第３補償量演算値 ｅD4 第４補償量演算値 ｅSO 半導体素子の電圧降下により生じる誤差電圧 ｆc キャリア周波数 Ｉ 出力電流 ＩU Ｕ相出力電流 Ｔd オン遅延時間 ＶC キャリア信号 ＶeD 補償量 ＶeDU Ｕ相補償量 Ｖ* 電圧指令値 ＶU* Ｕ相電圧指令値 Ｖ** 電圧指令値原信号 ＶU** Ｕ相電圧指令値原信号 ＋ΔＩO 正の所定値としての電流検出判断レベル −ΔＩO 負の所定値としての電流検出判断レベル
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 7/537 H02M 7/48
Claims (11)
- 【請求項１】半導体スイッチ素子でなるアームをブリッ
ジ接続して直流を交流に変換するインバータを構成し、
電圧指令信号とキャリア信号との大小関係の比較で得ら
れるパルス幅変調した電圧信号を前記ブリッジ接続の上
側アーム素子又は下側アーム素子へ与えて前記インバー
タを制御する際に、前記上側アーム素子と下側アーム素
子との同時オンを防止するオン遅延時間を設けているパ
ルス幅変調制御インバータにおいて、 前記インバータの出力電流が正又は負の所定値を越えた
場合にこの出力電流の極性を判別する信号を出力する電
流極性判別手段と、前記電圧指令信号の極性を判別する
信号を出力する電圧極性判別手段と、前記オン遅延時間
が原因で当該インバータの出力電圧に生じる誤差電圧を
補償する量を演算する第１の補償量演算手段と、この第
１補償量演算値の極性を前記電流極性と電圧極性とに対
応させて出力する補償量分配手段と、前記電圧指令信号
にこの補償量分配手段の出力値を加算した値を新たな電
圧指令信号とする加算手段とを備えていることを特徴と
するパルス幅変調制御インバータの制御回路。 - 【請求項２】請求項１に記載のパルス幅変調制御インバ
ータの制御回路において、前記第１補償量演算手段は、
前記インバータへ入力する直流電圧と前記キャリア信号
の周波数と前記オン遅延時間との積を演算する手段を備
え、この演算結果を第１補償量演算値として出力するこ
とを特徴とするパルス幅変調制御インバータの制御回
路。 - 【請求項３】請求項１に記載のパルス幅変調制御インバ
ータの制御回路において、前記出力電流と電圧指令値と
の位相角が零以上でπより小さい値のときの前記補償量
分配手段は、前記出力電流が前記正の所定値を越えてい
る場合と、前記出力電流が前記正又は負の所定値以内で
且つ前記電圧極性が正の場合とでは入力した前記第１補
償量演算値を正極性で出力し、前記出力電流が前記負の
所定値を越えている場合と、前記出力電流が前記正又は
負の所定値以内で且つ前記電圧極性が負の場合とでは入
力した前記第１補償量演算値を負極性で出力することを
特徴とするパルス幅変調制御インバータの制御回路。 - 【請求項４】請求項１に記載のパルス幅変調制御インバ
ータの制御回路において、前記出力電流と電圧指令値と
の位相角がπ以上で２πより小さい値のときの前記補償
量分配手段は、前記出力電流が前記正の所定値を越えて
いる場合と、前記出力電流が前記正又は負の所定値以内
で且つ前記電圧極性が負の場合とでは入力した前記第１
補償量演算値を正極性で出力し、前記出力電流が前記負
の所定値を越えている場合と、前記出力電流が前記正又
は負の所定値以内で且つ前記電圧極性が正の場合とでは
入力した前記第１補償量演算値を負極性で出力する構成
の第２補償量分配手段を使用することを特徴とするパル
ス幅変調制御インバータの制御回路。 - 【請求項５】半導体スイッチ素子とこれに逆並列接続し
たダイオードとでなるアームをブリッジ接続して直流を
交流に変換するインバータを構成し、電圧指令信号とキ
ャリア信号との大小関係の比較で得られるパルス幅変調
した電圧信号を前記ブリッジ接続の上側アーム素子又は
下側アーム素子へ与えて前記インバータを制御する際
に、前記上側アーム素子と下側アーム素子との同時オン
を防止するオン遅延時間を設けているパルス幅変調制御
インバータにおいて、 前記インバータの出力電流が正又は負の所定値を越えた
場合にこの出力電流の極性を判別する信号を出力する電
流極性判別手段と、前記電圧指令信号の極性を判別する
信号を出力する電圧極性判別手段と、前記インバータ出
力電流と前記電圧指令信号とを入力して両者の位相角を
検出する位相角検出手段と、前記オン遅延時間とインバ
ータを構成する半導体素子の電圧降下が原因で当該イン
バータの出力電圧に生じる誤差電圧を補償する量をこの
位相角検出値に従って演算する第２の補償量演算手段
と、この第２補償量演算値の極性を前記出力電流極性と
電圧極性とに対応させて出力する補償量分配手段と、前
記電圧指令信号にこの補償量分配手段の出力値を加算し
た値を新たな電圧指令信号とする加算手段とを備えてい
ることを特徴とするパルス幅変調制御インバータの制御
回路。 - 【請求項６】請求項５に記載のパルス幅変調制御インバ
ータの制御回路において、前記第２補償量演算手段は、
πから前記位相角検出値を減算した値に前記半導体スイ
ッチ素子の電圧降下値を乗算した演算結果と、前記位相
角検出値に前記ダイオードの電圧降下値を乗算した演算
結果とを加算し、この加算演算結果をπで割り算した値
に更に前記インバータへ入力する直流電圧と前記キャリ
ア信号の周波数と前記オン遅延時間との積の演算結果を
加算する演算を行い、この加算演算結果を第２補償量演
算値として出力することを特徴とするパルス幅変調制御
インバータの制御回路。 - 【請求項７】請求項５に記載のパルス幅変調制御インバ
ータの制御回路において、前記第２補償量演算手段は、
πから任意の位相角を減算した値に前記半導体スイッチ
素子の電圧降下値を乗算した演算結果と、前記任意の位
相角に前記ダイオードの電圧降下値を乗算した演算結果
とを加算し、この加算演算結果をπで割り算した値に更
に前記インバータへ入力する直流電圧と前記キャリア信
号の周波数と前記オン遅延時間との積の演算結果を加算
する演算を各位相角毎に予め行ってその演算結果を記憶
するメモリーと、前記位相角検出値に対応した演算結果
を前記メモリーから読み出すデータ読み出し手段とで構
成していることを特徴とするパルス幅変調制御インバー
タの制御回路。 - 【請求項８】請求項５に記載のパルス幅変調制御インバ
ータの制御回路において、前記補償量分配手段は、前記
出力電流が前記正の所定値を越えている場合と、前記出
力電流が前記正又は負の所定値以内で且つ前記電圧極性
が正の場合とでは入力した前記第２補償量演算値を正極
性で出力し、前記出力電流が前記負の所定値を越えてい
る場合と、前記出力電流が前記正又は負の所定値以内で
且つ前記電圧極性が負の場合とでは入力した前記第２補
償量演算値を負極性で出力することを特徴とするパルス
幅変調制御インバータの制御回路。 - 【請求項９】半導体スイッチ素子とこれに逆並列接続し
たダイオードとでなるアームをブリッジ接続して直流を
交流に変換するインバータを構成し、このインバータか
ら交流電力を受電し又は交流電力を発電する負荷を接続
し、電圧指令信号とキャリア信号との大小関係の比較で
得られるパルス幅変調した電圧信号を前記ブリッジ接続
の上側アーム素子又は下側アーム素子へ与えて前記イン
バータを制御する際に、前記上側アーム素子と下側アー
ム素子との同時オンを防止するオン遅延時間を設けてい
るパルス幅変調制御インバータにおいて、 前記インバータの出力電流が正又は負の所定値を越えた
場合にこの出力電流の極性を判別する信号を出力する電
流極性判別手段と、前記電圧指令信号の極性を判別する
信号を出力する電圧極性判別手段と、前記インバータ出
力電流と前記電圧指令信号とを入力して力率を検出する
力率検出手段と、この力率検出値から前記負荷が電力を
受電か発電かを判別する電力方向判別手段と、前記オン
遅延時間と負荷が受電時の半導体スイッチ素子の平均誤
差電圧とが原因で当該インバータの出力電圧に生じる誤
差電圧を補償する量を演算する第３の補償量演算手段
と、前記オン遅延時間と負荷が発電時の半導体スイッチ
素子の平均誤差電圧とが原因で当該インバータの出力電
圧に生じる誤差電圧を補償する量を演算する第４の補償
量演算手段と、前記電力方向判別手段の出力信号に対応
して入力する前記第３補償量演算値又は第４補償量演算
値いずれかの極性を、前記出力電流極性と電圧極性とに
対応させて出力する補償量分配手段と、前記電圧指令信
号にこの補償量分配手段の出力値を加算した値を新たな
電圧指令信号とする加算手段とを備えていることを特徴
とするパルス幅変調制御インバータの制御回路。 - 【請求項１０】請求項９に記載のパルス幅変調制御イン
バータの制御回路において、前記第３補償量演算手段
は、前記インバータの直流入力電圧と前記キャリア信号
の周波数と前記オン遅延時間との積の演算値に前記負荷
が電力を受電する際の前記半導体スイッチ素子の平均誤
差電圧を加算し、この加算演算結果を第３補償量演算値
として出力し、前記第４補償量演算手段は、前記インバ
ータの直流入力電圧と前記キャリア信号の周波数と前記
オン遅延時間との積の演算値に前記負荷が電力を発電す
る際の前記半導体スイッチ素子の平均誤差電圧を加算
し、この加算演算結果を第４補償量演算値として出力す
ることを特徴とするパルス幅変調制御インバータの制御
回路。 - 【請求項１１】請求項９に記載のパルス幅変調制御イン
バータの制御回路において、前記補償量分配手段は、前
記出力電流が前記正の所定値を越えている場合と、前記
出力電流が前記正又は負の所定値以内で且つ前記電圧極
性が正の場合とでは前記第３補償量演算値又は第４補償
量演算値を正極性で出力し、前記出力電流が前記負の所
定値を越えている場合と、前記出力電流が前記正又は負
の所定値以内で且つ前記電圧極性が負の場合とでは前記
第３補償量演算値又は第４補償量演算値を負極性で出力
することを特徴とするパルス幅変調制御インバータの制
御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24384492A JP3245989B2 (ja) | 1992-09-14 | 1992-09-14 | パルス幅変調制御インバータの制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24384492A JP3245989B2 (ja) | 1992-09-14 | 1992-09-14 | パルス幅変調制御インバータの制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0698557A JPH0698557A (ja) | 1994-04-08 |
| JP3245989B2 true JP3245989B2 (ja) | 2002-01-15 |
Family
ID=17109795
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24384492A Expired - Fee Related JP3245989B2 (ja) | 1992-09-14 | 1992-09-14 | パルス幅変調制御インバータの制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3245989B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008053538A1 (fr) | 2006-10-31 | 2008-05-08 | Mitsubishi Electric Corporation | Convertisseur de puissance |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4621013B2 (ja) * | 2004-12-06 | 2011-01-26 | ヤンマー株式会社 | インバータの制御装置 |
| JP2007215278A (ja) * | 2006-02-08 | 2007-08-23 | Fuji Electric Fa Components & Systems Co Ltd | 電力変換器の制御装置 |
| KR101106792B1 (ko) * | 2009-08-10 | 2012-01-19 | 엘에스산전 주식회사 | 인버터 출력 전압 보상 장치 및 방법 |
| JP6173003B2 (ja) * | 2013-04-18 | 2017-08-02 | 三菱電機株式会社 | 電力変換装置 |
| CN108736716B (zh) * | 2018-06-22 | 2023-11-28 | 武汉理工大学 | 一种dc/dc变换器的数字式仿电流控制器及其控制方法 |
| CN116455249A (zh) * | 2022-01-07 | 2023-07-18 | 南京南瑞继保电气有限公司 | 模块化多电平换流器桥臂电流方向的判断方法及控制系统 |
-
1992
- 1992-09-14 JP JP24384492A patent/JP3245989B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008053538A1 (fr) | 2006-10-31 | 2008-05-08 | Mitsubishi Electric Corporation | Convertisseur de puissance |
| US8035334B2 (en) | 2006-10-31 | 2011-10-11 | Mitsubishi Electric Corporation | Electric power converter |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0698557A (ja) | 1994-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2888104B2 (ja) | 電力変換装置 | |
| EP0588213B1 (en) | Method for measuring characteristic constants of alternating current motor and controller thereof based on said method | |
| JPH078146B2 (ja) | インバータの制御装置 | |
| JP4529113B2 (ja) | 電圧形インバータ及びその制御方法 | |
| JPH1023756A (ja) | 電圧形インバータ装置及びその制御方法 | |
| US5615102A (en) | Inverter apparatus and method of operation therefor | |
| JP3245989B2 (ja) | パルス幅変調制御インバータの制御回路 | |
| JP2003169480A (ja) | 中性点クランプ式電力変換器の制御装置 | |
| JP4556108B2 (ja) | 電力変換器の制御装置 | |
| JP2003309975A (ja) | Ｐｗｍサイクロコンバータ及びその制御方法 | |
| JP3276135B2 (ja) | 電力変換装置 | |
| JP3084496B2 (ja) | 同期電動機の制御装置 | |
| JPH09154280A (ja) | Ｐｗｍコンバータの制御装置 | |
| JPH10225142A (ja) | インバータのデッドタイム補償回路 | |
| JP3788346B2 (ja) | 電圧形ｐｗｍインバータの制御装置 | |
| KR100216868B1 (ko) | 전압형 인버터의 스위칭 회로 및 그 제어 방법 | |
| JP3206866B2 (ja) | インバータのデッドタイム補償方法 | |
| JPS61231889A (ja) | 電圧形インバ−タの制御方法 | |
| JPH0582154B2 (ja) | ||
| JP2774246B2 (ja) | 電流形コンバータの制御装置 | |
| WO2024034113A1 (ja) | インバータ制御装置 | |
| JP2000278985A (ja) | 直流ブラシレスモータの駆動装置 | |
| JPH03135389A (ja) | 電圧形インバータの制御方法及びその装置 | |
| JP2924589B2 (ja) | 電力変換装置 | |
| JPH09215336A (ja) | Ｎｐｃインバータの制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071102 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081102 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091102 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091102 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |