JPH078146B2 - インバータの制御装置 - Google Patents
インバータの制御装置Info
- Publication number
- JPH078146B2 JPH078146B2 JP1129946A JP12994689A JPH078146B2 JP H078146 B2 JPH078146 B2 JP H078146B2 JP 1129946 A JP1129946 A JP 1129946A JP 12994689 A JP12994689 A JP 12994689A JP H078146 B2 JPH078146 B2 JP H078146B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- circuit
- voltage
- switching element
- pulse width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
- H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
- H02M7/53875—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current with analogue control of three-phase output
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/38—Means for preventing simultaneous conduction of switches
- H02M1/385—Means for preventing simultaneous conduction of switches with means for correcting output voltage deviations introduced by the dead time
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、主回路アームを構成する正側と負側のスイ
ッチング素子にそれぞれフリーホィールダイオードが並
列接続されたインバータに係り、特に、短絡防止期間を
設けたことに起因する電圧降下および波形歪を効果的に
抑制するインバータの制御装置に関するものである。
ッチング素子にそれぞれフリーホィールダイオードが並
列接続されたインバータに係り、特に、短絡防止期間を
設けたことに起因する電圧降下および波形歪を効果的に
抑制するインバータの制御装置に関するものである。
この種の電圧形パルス幅変調（以下、パルス幅変調をPW
Mと略記する）インバータは本来各相アームの正側、負
側のスイッチング素子のうちの一方をオンにし、他方を
オフにすることを原則とするが、実際には短絡防止期間
Tdを設け、この期間は正側、負側のスイッチング素子を
同時にオフすることにより、スイッチング遅れによるア
ーム短絡を防止している。しかし、この短絡防止期間Td
は正側、負側のスイッチング素子が共にオフしている無
制御期間であるため、出力端子の電位はフリーホィール
ダイオードを流れる出力電流の極性によって決定され
る。
Mと略記する）インバータは本来各相アームの正側、負
側のスイッチング素子のうちの一方をオンにし、他方を
オフにすることを原則とするが、実際には短絡防止期間
Tdを設け、この期間は正側、負側のスイッチング素子を
同時にオフすることにより、スイッチング遅れによるア
ーム短絡を防止している。しかし、この短絡防止期間Td
は正側、負側のスイッチング素子が共にオフしている無
制御期間であるため、出力端子の電位はフリーホィール
ダイオードを流れる出力電流の極性によって決定され
る。
第８図はこのことを示したもので、中点が接地された直
流電源の電圧Ｅを主回路アームの両端に印加し、出力電
流Ｉが正方向に流れている状態で正側、負側のスイッチ
ング素子を共にオフにするとその端子電圧は−E/2とな
り、反対に出力電流Ｉが負方向に流れている状態で正
側、負側のスイッチング素子を共にオフにするとその端
子電圧は＋E/2となる。
流電源の電圧Ｅを主回路アームの両端に印加し、出力電
流Ｉが正方向に流れている状態で正側、負側のスイッチ
ング素子を共にオフにするとその端子電圧は−E/2とな
り、反対に出力電流Ｉが負方向に流れている状態で正
側、負側のスイッチング素子を共にオフにするとその端
子電圧は＋E/2となる。
この場合，短絡防止期間Tdは一定に定められているた
め、矩形波状の固定電圧の成分が出力電圧に重畳され、
その分だけ出力電圧の低下および波形歪を招く。このこ
とを第９図を用いて説明する。
め、矩形波状の固定電圧の成分が出力電圧に重畳され、
その分だけ出力電圧の低下および波形歪を招く。このこ
とを第９図を用いて説明する。
すなわち、第９図（ａ）に示すように、Ｕ相の出力電圧
Vuに対して位相がαだけ遅れた電流Iuが負荷に流れてい
るものとし、電圧Vuとキヤリァ波とが比較され、同図
（ｂ）に示すように、正側、負側スイッチング素子に対
するPWMパルスU,が生成される。これらのPWMパルスU,
の各立ち上がりは、短絡防止期間Tdだけ遅延せしめら
れ、同図（ｃ）に示す実際のPWMパルスU,によってス
イッチング素子がオン、オフ制御される。従って、短絡
防止期間Tdを設けたことによって同図（ｅ）に示す電圧
が出力電圧波形に重畳され、実際の出力電圧は同図
（ｄ）に示すようになる。このことは、（ｅ）の破線で
示したように、出力電流Iuに同期した電圧が正弦波に重
畳したことに相当し、例えば、負荷が増加して力率が高
くなる程、またキャリア周波数が高い場合程出力電圧Vu
を減少させると共に、大きな波形歪をもたらすことにな
る。
Vuに対して位相がαだけ遅れた電流Iuが負荷に流れてい
るものとし、電圧Vuとキヤリァ波とが比較され、同図
（ｂ）に示すように、正側、負側スイッチング素子に対
するPWMパルスU,が生成される。これらのPWMパルスU,
の各立ち上がりは、短絡防止期間Tdだけ遅延せしめら
れ、同図（ｃ）に示す実際のPWMパルスU,によってス
イッチング素子がオン、オフ制御される。従って、短絡
防止期間Tdを設けたことによって同図（ｅ）に示す電圧
が出力電圧波形に重畳され、実際の出力電圧は同図
（ｄ）に示すようになる。このことは、（ｅ）の破線で
示したように、出力電流Iuに同期した電圧が正弦波に重
畳したことに相当し、例えば、負荷が増加して力率が高
くなる程、またキャリア周波数が高い場合程出力電圧Vu
を減少させると共に、大きな波形歪をもたらすことにな
る。
因みに、出力電圧レベルの低い低速領域でモータを運転
した場合、次のような影響が現れる。
した場合、次のような影響が現れる。
（１） 軽負荷時の不安定現象を助長する。
（２） 力率が高くなる程電圧が低下するため、出力ト
ルクが減少する。
ルクが減少する。
（３） 出力電圧波形歪が大きくなるため、回転リップ
ルが増大する。
ルが増大する。
かかる不具合を解消するものとし、例えば、特開昭63−
228971号公報に開示されたインバータ制御装置がある。
以下、この制御装置を第10図および第11図を用いて簡単
に説明する。なお、第10図には三相分の制御回路が示さ
れているが、ここでは説明の簡単化のためにＵ相に着目
して説明する。
228971号公報に開示されたインバータ制御装置がある。
以下、この制御装置を第10図および第11図を用いて簡単
に説明する。なお、第10図には三相分の制御回路が示さ
れているが、ここでは説明の簡単化のためにＵ相に着目
して説明する。
第10図において、１は直流電源、２はインバータ主回
路、2U,2V,2Wはアーム、３は負荷としての誘導電動機、
４は出力周波数設定器、５は三相正弦波発生回路、6U,6
V,6Wは比較器、７は三角波発生回路、８は同期信号発生
回路、9U,10U,11Uは遅延回路、12Uは論理回路、13Uは切
替回路、14は位相検出器、15は電流検出器である。
路、2U,2V,2Wはアーム、３は負荷としての誘導電動機、
４は出力周波数設定器、５は三相正弦波発生回路、6U,6
V,6Wは比較器、７は三角波発生回路、８は同期信号発生
回路、9U,10U,11Uは遅延回路、12Uは論理回路、13Uは切
替回路、14は位相検出器、15は電流検出器である。
ここで、短絡防止期間Tdが、第11図に示すように、スイ
ッチング素子のオフ遅れ時間Td1と回路設計上で表れて
しまうバラツキに対する余裕時間Td2とに分けられると
してその動作を説明する。
ッチング素子のオフ遅れ時間Td1と回路設計上で表れて
しまうバラツキに対する余裕時間Td2とに分けられると
してその動作を説明する。
遅延回路9Uは比較器6Uからの目標スイッチング信号A1U
を時間Td1だけ遅らせて信号A2Uを作る。同様に遅延回路
10Uは信号A2Uを時間Td1だけ遅らせて信号A3Uを作り、そ
して、遅延回路11Uは信号A3Uを時間Td2遅らせて信号A4U
を作る。論理回路12Uは信号A1U,A2U,A3U,A4Uを入力と
し、出力電流が正方向に流れているモード（以下Ｘモー
ドと言う）に用いるものとしてA2U＊A3Uの論理積をとり
正側スイッチング素子の駆動信号Ｕ（Ｂ＋）を作り、さ
らに、▲▼＊▲▼の論理積をとり負側のス
イッチング素子の駆動信号Ｕ（Ｂ−）を作って制御信号
XUとして出力する。また、出力電流が負方向に流れてい
るモード（以下Ｙモードと言う）に用いるものとしてA1
U＊A4Uの論理積をとり正側スイッチング素子の駆動信号
Ｕ（Ｂ＋）を作り、さらに、▲▼＊▲▼の
論理積をとり負側スイッチング素子の駆動信号Ｕ（Ｂ
−）を作って制御信号YUとして出力する。なお、第11図
にはＸモードについてのみ示している。切替回路13Uは
モード切替信号MUに応じて、制御信号XU、YUを交互に選
択して駆動信号Ｕととを交互に出力する。位相検出器
14は三相正弦波発生回路５から与えられるインバータの
出力位相に関する情報と、電流検出器15から与えられる
Ｕ相電流のゼロクロス点を表す情報に基づいて、前述の
モードＸとＹとの切替信号MUを発生する。
を時間Td1だけ遅らせて信号A2Uを作る。同様に遅延回路
10Uは信号A2Uを時間Td1だけ遅らせて信号A3Uを作り、そ
して、遅延回路11Uは信号A3Uを時間Td2遅らせて信号A4U
を作る。論理回路12Uは信号A1U,A2U,A3U,A4Uを入力と
し、出力電流が正方向に流れているモード（以下Ｘモー
ドと言う）に用いるものとしてA2U＊A3Uの論理積をとり
正側スイッチング素子の駆動信号Ｕ（Ｂ＋）を作り、さ
らに、▲▼＊▲▼の論理積をとり負側のス
イッチング素子の駆動信号Ｕ（Ｂ−）を作って制御信号
XUとして出力する。また、出力電流が負方向に流れてい
るモード（以下Ｙモードと言う）に用いるものとしてA1
U＊A4Uの論理積をとり正側スイッチング素子の駆動信号
Ｕ（Ｂ＋）を作り、さらに、▲▼＊▲▼の
論理積をとり負側スイッチング素子の駆動信号Ｕ（Ｂ
−）を作って制御信号YUとして出力する。なお、第11図
にはＸモードについてのみ示している。切替回路13Uは
モード切替信号MUに応じて、制御信号XU、YUを交互に選
択して駆動信号Ｕととを交互に出力する。位相検出器
14は三相正弦波発生回路５から与えられるインバータの
出力位相に関する情報と、電流検出器15から与えられる
Ｕ相電流のゼロクロス点を表す情報に基づいて、前述の
モードＸとＹとの切替信号MUを発生する。
この場合、Ｕ相アームの正側のトランジスタＵが駆動信
号Ｕ（Ｂ＋）に対して実際にTd1だけ遅れてオフするも
のとすると目標スイッチング信号A1Uと同じ時間だけオ
ンになり、出力電圧Vu-0もこれに追随して変化する。一
方、Ｕ相アームの負側のトランジスタに与えられる駆
動信号Ｕ（Ｂ−）はトランジスタＵに与えられる駆動信
号Ｕ（Ｂ＋）がオフしてから（Td1＋Td2）だけ遅れてか
らオンすることになり、アーム短絡のおそれが完全に抑
えられる。また、ここでは詳細な説明を省略するが、こ
れと同様な制御がモードＹについても行われる。
号Ｕ（Ｂ＋）に対して実際にTd1だけ遅れてオフするも
のとすると目標スイッチング信号A1Uと同じ時間だけオ
ンになり、出力電圧Vu-0もこれに追随して変化する。一
方、Ｕ相アームの負側のトランジスタに与えられる駆
動信号Ｕ（Ｂ−）はトランジスタＵに与えられる駆動信
号Ｕ（Ｂ＋）がオフしてから（Td1＋Td2）だけ遅れてか
らオンすることになり、アーム短絡のおそれが完全に抑
えられる。また、ここでは詳細な説明を省略するが、こ
れと同様な制御がモードＹについても行われる。
この結果、主回路アームの短絡を防止するに必要な短絡
防止期間の存在にもかかわらず、電圧の降下および波形
歪みを充分に低く抑えることができ、電動機駆動に使用
したときでも、トルク変動や騒音のない滑らかな制御が
可能になる。
防止期間の存在にもかかわらず、電圧の降下および波形
歪みを充分に低く抑えることができ、電動機駆動に使用
したときでも、トルク変動や騒音のない滑らかな制御が
可能になる。
（発明が解決しようとする課題） 上述したインバータの制御装置と同様の機能をCPUに持
たせれば、装置の構成を大幅に簡易化することができ
る。しかし、制御モードの割り付け等を含めた従来装置
の機能をそのまま実現するとすれば、処理量が著しく多
くなり、ディジタル的な方法ではなかなか実現し難いと
いう問題点があった。
たせれば、装置の構成を大幅に簡易化することができ
る。しかし、制御モードの割り付け等を含めた従来装置
の機能をそのまま実現するとすれば、処理量が著しく多
くなり、ディジタル的な方法ではなかなか実現し難いと
いう問題点があった。
この発明は上記の問題点を解決するためになされたもの
で、ディジタル的な方法によっても、短絡防止期間を設
けたことの影響を充分に低く抑えることのできるインバ
ータの制御装置を得ることを目的とする。
で、ディジタル的な方法によっても、短絡防止期間を設
けたことの影響を充分に低く抑えることのできるインバ
ータの制御装置を得ることを目的とする。
（課題を解決するための手段） この発明は、三相交流のゼロクロス点を検出するゼロク
ロス検出手段と、スイッチング素子のオン、オフに対応
してレベルが変化し、かつ、正側と負側とで互いに反転
したPWM波を主回路アーム毎に生成するPWM波生成手段
と、オフからオンへの前記PWM波のレベル変化タイミン
グを短絡防止期間だけ遅延させるオンディレイ回路と、
前記ゼロクロス点に基づき、他の二相とは逆極性の電流
が流れている一相分の前記PWM波の幅を、前記短絡防止
期間の２倍だけ伸縮して前記オンディレイ回路に加える
パルス幅補正手段とを備え、前記オンディレイ回路の出
力によって前記スイッチング素子を制御することを特徴
としている。
ロス検出手段と、スイッチング素子のオン、オフに対応
してレベルが変化し、かつ、正側と負側とで互いに反転
したPWM波を主回路アーム毎に生成するPWM波生成手段
と、オフからオンへの前記PWM波のレベル変化タイミン
グを短絡防止期間だけ遅延させるオンディレイ回路と、
前記ゼロクロス点に基づき、他の二相とは逆極性の電流
が流れている一相分の前記PWM波の幅を、前記短絡防止
期間の２倍だけ伸縮して前記オンディレイ回路に加える
パルス幅補正手段とを備え、前記オンディレイ回路の出
力によって前記スイッチング素子を制御することを特徴
としている。
（作 用） PWMインバータにおいてキャリア周波数が高くなると、
短絡防止期間を設けたことによって第４図に示すような
インパルスが発生する。ここでは、見易くするために、
各インパルスの幅を拡大して表してある。かかるインパ
ルスはそれぞれ各キャリア周期に属するが、全体として
は破線で示すように余計な矩形波電圧を出力電圧に重畳
することに相当する。この矩形波電圧は出力電流IUの瞬
時値iuが正になる間に負になり、瞬時値iuが負になる間
に正になっている。
短絡防止期間を設けたことによって第４図に示すような
インパルスが発生する。ここでは、見易くするために、
各インパルスの幅を拡大して表してある。かかるインパ
ルスはそれぞれ各キャリア周期に属するが、全体として
は破線で示すように余計な矩形波電圧を出力電圧に重畳
することに相当する。この矩形波電圧は出力電流IUの瞬
時値iuが正になる間に負になり、瞬時値iuが負になる間
に正になっている。
今、各キャリア周期に1Td幅の電圧パルスが欠けること
を“−”とし、余ることを“＋”として表したとする
と、三相交流電流iu,iv,iwの変化に対応して電圧パルス
の「欠け」および「余り」は第５図のように表される。
すなわち、０゜〜60゜の区間では、Ｕ相およびＷ相にそ
れぞれ1Td幅の電圧パルスが欠けるため“−−”と表さ
れ、Ｖ相に1Td幅の電圧パルスが余るので“＋”と表さ
れる。また、60゜〜120゜の区間では、Ｖ相およびＷ相
にそれぞれ1Td幅の電圧パルスが余るので“＋＋”と表
され、Ｕ相に1Td幅の電圧パルスが欠けるので“−”と
表される。以下、60゜毎に順次別の相に同様な電圧パル
スの「欠け」および「余り」が規則的に発生する。
を“−”とし、余ることを“＋”として表したとする
と、三相交流電流iu,iv,iwの変化に対応して電圧パルス
の「欠け」および「余り」は第５図のように表される。
すなわち、０゜〜60゜の区間では、Ｕ相およびＷ相にそ
れぞれ1Td幅の電圧パルスが欠けるため“−−”と表さ
れ、Ｖ相に1Td幅の電圧パルスが余るので“＋”と表さ
れる。また、60゜〜120゜の区間では、Ｖ相およびＷ相
にそれぞれ1Td幅の電圧パルスが余るので“＋＋”と表
され、Ｕ相に1Td幅の電圧パルスが欠けるので“−”と
表される。以下、60゜毎に順次別の相に同様な電圧パル
スの「欠け」および「余り」が規則的に発生する。
かかる、電圧パルスの「欠け」および「余り」は、例え
ば、第６図に示したインパルス列を加えたり、減じたり
（パルス幅の伸縮に相当する）すればその影響を除去で
きることになる。しかし、このインパルス列の加減を各
相毎に行ったのでは処理量の軽減にはそれ程役立たな
い。
ば、第６図に示したインパルス列を加えたり、減じたり
（パルス幅の伸縮に相当する）すればその影響を除去で
きることになる。しかし、このインパルス列の加減を各
相毎に行ったのでは処理量の軽減にはそれ程役立たな
い。
幸いなことに、三相交流のおいてはU,V,W各相の電圧を
ベクトル的に減算した値が線間電圧として負荷に加えら
れるので、三相全てに亘って電圧パルスが欠けるように
しても、あるいは、余るようにしても線間電圧に影響及
ぼさず、波形歪みも低く抑えられる。このためには、０
゜〜60゜の期間、Ｕ相およびＷ相の電圧パルスの「欠
け」をそのままにして、Ｖ相の電圧から幅が2Td分の電
圧パルスを積極的に削除したとすれば、Ｖ相の短絡防止
期間Tdの影響も第７図に示したように“−”となり。三
相分が共に電圧パルスが欠けた状態になる。また、60゜
〜120゜の間にＵ相の電圧に幅が2Td分の電圧パルスを積
極的に加えたとすれば、Ｕ相の短絡防止期間Tdの影響も
第７図に示したように“＋”となり。三相分が共に電圧
パルスが余った状態になる。このように、電気角の60゜
毎に、他の二相とは逆極性の電流が流れている一相分の
PWM波の幅を、電圧の絶対値が大きくなる方向に2Td分だ
け伸縮すれば、少ない処理量で線間電圧の低下および波
形歪を抑制することができる。
ベクトル的に減算した値が線間電圧として負荷に加えら
れるので、三相全てに亘って電圧パルスが欠けるように
しても、あるいは、余るようにしても線間電圧に影響及
ぼさず、波形歪みも低く抑えられる。このためには、０
゜〜60゜の期間、Ｕ相およびＷ相の電圧パルスの「欠
け」をそのままにして、Ｖ相の電圧から幅が2Td分の電
圧パルスを積極的に削除したとすれば、Ｖ相の短絡防止
期間Tdの影響も第７図に示したように“−”となり。三
相分が共に電圧パルスが欠けた状態になる。また、60゜
〜120゜の間にＵ相の電圧に幅が2Td分の電圧パルスを積
極的に加えたとすれば、Ｕ相の短絡防止期間Tdの影響も
第７図に示したように“＋”となり。三相分が共に電圧
パルスが余った状態になる。このように、電気角の60゜
毎に、他の二相とは逆極性の電流が流れている一相分の
PWM波の幅を、電圧の絶対値が大きくなる方向に2Td分だ
け伸縮すれば、少ない処理量で線間電圧の低下および波
形歪を抑制することができる。
本発明はこのことに着目したもので、PWM波生成手段のP
WM波に対して、他の二相とは逆極性の電流が流れている
一相分のPWM波の幅を、短絡防止期間の２倍だけ伸縮し
てオンディレイ回路に加えるパルス幅補正手段を備えて
いるので、ディジタル的な方法によっても、短絡防止期
間を設けたことの影響を充分に低く抑えることができ
る。
WM波に対して、他の二相とは逆極性の電流が流れている
一相分のPWM波の幅を、短絡防止期間の２倍だけ伸縮し
てオンディレイ回路に加えるパルス幅補正手段を備えて
いるので、ディジタル的な方法によっても、短絡防止期
間を設けたことの影響を充分に低く抑えることができ
る。
第１図はこの発明の一実施例の構成を示すブロック図で
あり、図中、第10図と同一の要素には同一の符号を付し
てその説明を省略する。ここでは、電流検出器15の出力
に基づいて、ゼロクロス検出器21がＵ相のゼロクロス点
を検出し、その検出信号をCPU22に加える。このCPU22は
ソフト的にPWM波を生成するPWM波生成手段23と、生成さ
れたPWM波に対して一相分のパルス幅を順次補正するパ
ルス幅補正手段24とを備えている。このCPU22には周知
のオンディレイ回路25が接続され、ここで、オフからオ
ンに変化するタイミングが短絡防止期間だけ遅延せしめ
られる。また、オンディレイ回路25の出力に従って、ド
ライバ26がインバータ主回路２の各スイッチング素子を
オン、オフ制御する構成になっている。
あり、図中、第10図と同一の要素には同一の符号を付し
てその説明を省略する。ここでは、電流検出器15の出力
に基づいて、ゼロクロス検出器21がＵ相のゼロクロス点
を検出し、その検出信号をCPU22に加える。このCPU22は
ソフト的にPWM波を生成するPWM波生成手段23と、生成さ
れたPWM波に対して一相分のパルス幅を順次補正するパ
ルス幅補正手段24とを備えている。このCPU22には周知
のオンディレイ回路25が接続され、ここで、オフからオ
ンに変化するタイミングが短絡防止期間だけ遅延せしめ
られる。また、オンディレイ回路25の出力に従って、ド
ライバ26がインバータ主回路２の各スイッチング素子を
オン、オフ制御する構成になっている。
上記のように構成された本実施例の動作を、第２図のフ
ローチャートをも参照して以下に説明する。
ローチャートをも参照して以下に説明する。
先ず、インバータ主回路２から出力されるＵ相電流が電
流検出器15によって検出され、ゼロクロス検出器21がそ
のゼロクロス点を検出してCPU22に割込みをかける。CPU
22においては、出力周波数設定器４の設定値に基づい
て、３個のアーム分のPWM波（第９図参照）を生成す
る。その詳細については、各種提案され周知であるので
省略する。一方、パルス幅補正手段24はPWM波とゼロク
ロス点とに基づいて力率角αを演算し、電流位相θを演
算する。そして、電流位相θに応じて、第２図のフロー
チャートに示した処理を実行する。すなわち、電流位相
θが第７図に示した０゜〜60゜の範囲にあると判定した
とき（ステップ101）、Ｖ相のPWM波の幅を2Tdだけ縮め
て（正側を縮め、負側を伸ばす）、三相の電圧不平衡分
を除去する（ステップ102）。また、電流位相θが第７
図に示した60゜〜120゜の範囲にあると判定したとき
（ステップ103）、Ｕ相のPWM波の幅を2Tdだけ伸ばして
（正側を伸ばし、負側を縮める）、三相の電圧不平衡分
を除去する（ステップ104）。また、これと同様な処理
を電流位相角の60゜毎に実行し（ステップ105〜111）、
以後、これと全く同様な処理を繰返す。
流検出器15によって検出され、ゼロクロス検出器21がそ
のゼロクロス点を検出してCPU22に割込みをかける。CPU
22においては、出力周波数設定器４の設定値に基づい
て、３個のアーム分のPWM波（第９図参照）を生成す
る。その詳細については、各種提案され周知であるので
省略する。一方、パルス幅補正手段24はPWM波とゼロク
ロス点とに基づいて力率角αを演算し、電流位相θを演
算する。そして、電流位相θに応じて、第２図のフロー
チャートに示した処理を実行する。すなわち、電流位相
θが第７図に示した０゜〜60゜の範囲にあると判定した
とき（ステップ101）、Ｖ相のPWM波の幅を2Tdだけ縮め
て（正側を縮め、負側を伸ばす）、三相の電圧不平衡分
を除去する（ステップ102）。また、電流位相θが第７
図に示した60゜〜120゜の範囲にあると判定したとき
（ステップ103）、Ｕ相のPWM波の幅を2Tdだけ伸ばして
（正側を伸ばし、負側を縮める）、三相の電圧不平衡分
を除去する（ステップ104）。また、これと同様な処理
を電流位相角の60゜毎に実行し（ステップ105〜111）、
以後、これと全く同様な処理を繰返す。
この結果、第７図に示したように相電圧が60゜毎に補正
され、短絡防止期間の悪影響が除去される。
され、短絡防止期間の悪影響が除去される。
第３図（ａ）は短絡防止期間の影響に対して積極的な対
策を講じなかった場合の出力電流波形を0.5Hz、5Hz、20
Hzについて示したものであり、第３図（ｂ）は本実施例
の出力電流波形を0.5Hz、5Hz、20Hzについて示したもの
である。この図から明らかなように、本実施例にあって
は出力周波数と関係なく、電流波形を正弦波に近付ける
ことができている。
策を講じなかった場合の出力電流波形を0.5Hz、5Hz、20
Hzについて示したものであり、第３図（ｂ）は本実施例
の出力電流波形を0.5Hz、5Hz、20Hzについて示したもの
である。この図から明らかなように、本実施例にあって
は出力周波数と関係なく、電流波形を正弦波に近付ける
ことができている。
また、本実施例にあっては、電流検出器として１相分あ
ればよく、また、電流検出器はゼロクロス点の検出に使
用されるだけとすれば、CTを用いた場合でも飽和型のも
ので済むことから装置の小型化が可能である。
ればよく、また、電流検出器はゼロクロス点の検出に使
用されるだけとすれば、CTを用いた場合でも飽和型のも
ので済むことから装置の小型化が可能である。
さらにまた、この実施例ではPWM波を三相同時に補償す
る必要はないので、例え、高キャリア周波数の場合でも
CPUのデータ処理が間に合わないというような従来装置
の問題点を解消することができる。
る必要はないので、例え、高キャリア周波数の場合でも
CPUのデータ処理が間に合わないというような従来装置
の問題点を解消することができる。
以上の説明によって明らかなようにこの発明によれば、
PWM波に対して他の二相とは逆極性の電流が流れている
一相分のPWM波の幅を、短絡防止期間の２倍だけ伸縮す
るパルス幅補正手段を備えているので、ディジタル的な
方法によっても、短絡防止期間を設けたことの影響を充
分に低く抑えることができるという効果がある。
PWM波に対して他の二相とは逆極性の電流が流れている
一相分のPWM波の幅を、短絡防止期間の２倍だけ伸縮す
るパルス幅補正手段を備えているので、ディジタル的な
方法によっても、短絡防止期間を設けたことの影響を充
分に低く抑えることができるという効果がある。
第１図はこの発明の一実施例の構成を示すブロック図、
第２図は同実施例の動作を説明するためのフローチャー
ト、第３図（ａ），（ｂ）は同実施例の動作を従来装置
のそれと比較するための波形図、第４図乃至第７図は本
発明の原理を説明するための波形図、第８図（ａ），
（ｂ）は一般的なPWMインバータの短絡防止期間の影響
を説明するための回路図、第９図は同じく短絡防止期間
の影響を説明するための波形図、第10図は従来のインバ
ータの制御装置の構成を示すブロック図、第11図はその
動作を説明するための波形図である。 ２……インバータ主回路、15……電流検出器、21……ゼ
ロクロス検出器、23……パルス幅変調波生成手段、24…
…パルス幅補正手段、25……オンディレイ回路、26……
ドライバ。
第２図は同実施例の動作を説明するためのフローチャー
ト、第３図（ａ），（ｂ）は同実施例の動作を従来装置
のそれと比較するための波形図、第４図乃至第７図は本
発明の原理を説明するための波形図、第８図（ａ），
（ｂ）は一般的なPWMインバータの短絡防止期間の影響
を説明するための回路図、第９図は同じく短絡防止期間
の影響を説明するための波形図、第10図は従来のインバ
ータの制御装置の構成を示すブロック図、第11図はその
動作を説明するための波形図である。 ２……インバータ主回路、15……電流検出器、21……ゼ
ロクロス検出器、23……パルス幅変調波生成手段、24…
…パルス幅補正手段、25……オンディレイ回路、26……
ドライバ。
Claims (1)
- 【請求項１】正側と負側のスイッチング素子にそれぞれ
フリーホィールダイオードが並列接続された３個の主回
路アームの両端に直流電圧を印加すると共に、前記スイ
ッチング素子をオン、オフ制御して前記主回路アームの
中間部から三相交流を取出すインバータにおいて、前記
三相交流のゼロクロス点を検出するゼロクロス検出手段
と、前記スイッチング素子のオン、オフに対応してレベ
ルが変化し、かつ、正側と負側とで互いに反転したパル
ス幅変調波を前記主回路アーム毎に生成するパルス幅変
調波生成手段と、オフからオンへの前記パルス幅変調波
のレベル変化タイミングを短絡防止期間だけ遅延させる
オンディレイ回路と、前記ゼロクロス点に基づき、他の
二相とは逆極性の電流が流れている一相分の前記パルス
幅変調波の幅を、前記短絡防止期間の２倍だけ伸縮して
前記オンディレイ回路に加えるパルス幅補正手段とを備
え、前記オンディレイ回路の出力によって前記スイッチ
ング素子を制御することを特徴とするインバータの制御
装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1129946A JPH078146B2 (ja) | 1989-05-23 | 1989-05-23 | インバータの制御装置 |
| KR1019890015625A KR920001946B1 (ko) | 1989-05-23 | 1989-10-30 | 인버터의 제어장치 |
| US07/515,564 US5099408A (en) | 1989-05-23 | 1990-04-27 | System for controlling a PWM inverter having delay time compensation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1129946A JPH078146B2 (ja) | 1989-05-23 | 1989-05-23 | インバータの制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02307373A JPH02307373A (ja) | 1990-12-20 |
| JPH078146B2 true JPH078146B2 (ja) | 1995-01-30 |
Family
ID=15022347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1129946A Expired - Lifetime JPH078146B2 (ja) | 1989-05-23 | 1989-05-23 | インバータの制御装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5099408A (ja) |
| JP (1) | JPH078146B2 (ja) |
| KR (1) | KR920001946B1 (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5418932A (en) * | 1990-02-01 | 1995-05-23 | Hitachi, Ltd. | Generation of width modulated pulses by relatively adjusting rising and falling edges upon comparison of counter with programmably stored values |
| US5206802A (en) * | 1991-09-17 | 1993-04-27 | Otis Elevator Company | Blanking interval voltage deviation compensator for inverters and converters |
| US5450306A (en) * | 1992-12-07 | 1995-09-12 | Square D Company | Closed loop pulse width modulator inverter with volt-seconds feedback control |
| US5625550A (en) * | 1994-09-27 | 1997-04-29 | Allen-Bradley Company, Inc. | Apparatus used with AC motors for compensating for turn on delay errors |
| TR199701200T1 (xx) * | 1995-04-21 | 1998-03-21 | Gec Alsthom Acec Transport S.A. | PWM dalgalar� i�in yeni metodlar ve aletler. |
| US5680302A (en) * | 1995-08-24 | 1997-10-21 | Nippon Steel Corporation | AC output control apparatus |
| US5850132A (en) * | 1997-07-02 | 1998-12-15 | Allin-Bradley Company, Llc | Apparatus used with AC motors for compensating for turn on delay errors |
| US6208121B1 (en) | 1998-01-20 | 2001-03-27 | Iap Research, Inc. | Switching power supply with AC waveform capability |
| US6169334B1 (en) | 1998-10-27 | 2001-01-02 | Capstone Turbine Corporation | Command and control system and method for multiple turbogenerators |
| US6629064B1 (en) | 1999-03-09 | 2003-09-30 | Capstone Turbine Corporation | Apparatus and method for distortion compensation |
| US6937090B2 (en) * | 2000-08-28 | 2005-08-30 | Jam Technologies, Llc | Charge injection reduction technique in single and multi-reference switching amplifiers |
| US6434020B1 (en) | 2001-04-09 | 2002-08-13 | Hydro-Quebec | Apparatus and method of operating two switches connecting respectively a load to power source terminals in response to a switch control signal |
| AT500546B1 (de) * | 2001-08-31 | 2009-01-15 | Kolar Johann W | Dreiphasiger hybrid-wechselspannungs- wechselspannungs-direktumrichter minimaler komplexität und hoher kommutierungssicherheit |
| US6714424B2 (en) | 2001-11-30 | 2004-03-30 | Ballard Power Systems Corporation | Dead-time compensation with narrow pulse elimination in solid- state switch devices |
| TW591873B (en) * | 2003-02-25 | 2004-06-11 | Datech Technology Co Ltd | Fan driving circuit using a PWM input signal |
| TWI226148B (en) * | 2003-07-04 | 2005-01-01 | Delta Electronics Inc | Phase and pulse width modulation fan speed control circuit |
| US7233121B2 (en) * | 2003-07-04 | 2007-06-19 | Delta Electronics, Inc. | Fan speed control circuit |
| TWI322561B (en) * | 2003-11-19 | 2010-03-21 | Delta Electronics Inc | Motor control circuit |
| JP4581574B2 (ja) * | 2004-09-08 | 2010-11-17 | 株式会社ジェイテクト | モータ制御装置及び電動パワーステアリング装置 |
| US7106025B1 (en) * | 2005-02-28 | 2006-09-12 | Rockwell Automation Technologies, Inc. | Cancellation of dead time effects for reducing common mode voltages |
| TWM290932U (en) * | 2005-11-22 | 2006-05-21 | Fego Prec Ind Co Ltd | Universal low-energy-consumption ceiling fan controller |
| US20090085572A1 (en) * | 2007-09-28 | 2009-04-02 | Mcguire Jeffrey D | Method and apparatus for diagnosing inverter linkages |
| EP2550734B1 (de) * | 2010-03-23 | 2019-05-08 | Continental Automotive GmbH | Verfahren zum betrieb eines bürstenlosen elektromotors |
| GB2604135B (en) * | 2021-02-25 | 2023-06-14 | Dyson Technology Ltd | A method of controlling a brushless permanent magnet motor |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5836177A (ja) * | 1981-08-26 | 1983-03-03 | Mitsubishi Electric Corp | インバ−タ制御装置 |
| DE3226001A1 (de) * | 1982-07-12 | 1984-01-12 | Siemens Ag | Verfahren zur erzeugung von ansteuerimpulsen fuer einen gleichstromsteller und schaltungsanordnung zur durchfuehrung des verfahrens |
| JPS5972991A (ja) * | 1982-10-19 | 1984-04-25 | Fanuc Ltd | モ−タの制御装置 |
| JP2585511B2 (ja) * | 1985-07-16 | 1997-02-26 | 株式会社豊田中央研究所 | インバ−タ駆動装置 |
| JPS646176A (en) * | 1987-06-25 | 1989-01-10 | Takemoto Oil & Fat Co Ltd | Treating agent for hydrophilizing cotton of polyolefinic fiber |
-
1989
- 1989-05-23 JP JP1129946A patent/JPH078146B2/ja not_active Expired - Lifetime
- 1989-10-30 KR KR1019890015625A patent/KR920001946B1/ko not_active IP Right Cessation
-
1990
- 1990-04-27 US US07/515,564 patent/US5099408A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02307373A (ja) | 1990-12-20 |
| US5099408A (en) | 1992-03-24 |
| KR920001946B1 (ko) | 1992-03-07 |
| KR900019323A (ko) | 1990-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH078146B2 (ja) | インバータの制御装置 | |
| JP2888104B2 (ja) | 電力変換装置 | |
| JP3666432B2 (ja) | 電力変換装置及び多相負荷の駆動制御方法 | |
| JP3685138B2 (ja) | モーター制御装置 | |
| JP4575547B2 (ja) | モータの制御装置 | |
| WO2018190076A1 (ja) | 電力変換回路の制御装置 | |
| JP6826928B2 (ja) | インバータ装置、空気調和機、インバータ装置の制御方法及びプログラム | |
| JP2012175866A (ja) | インバータ制御装置およびインバータ制御方法 | |
| WO2020059814A1 (ja) | モータ制御装置、モータシステム及びインバータ制御方法 | |
| JP3245989B2 (ja) | パルス幅変調制御インバータの制御回路 | |
| JP2011160529A (ja) | 回転電機制御装置 | |
| JP3788346B2 (ja) | 電圧形ｐｗｍインバータの制御装置 | |
| JP3760768B2 (ja) | 電力変換装置及び多相負荷の駆動制御方法 | |
| JP2943323B2 (ja) | Ｐｗｍインバータの出力電流検出方法 | |
| JP3248301B2 (ja) | Ｐｗｍ制御インバータの制御回路 | |
| JP3378209B2 (ja) | 電圧型３相用インバータ装置 | |
| JP3760774B2 (ja) | 電力変換装置及び多相負荷の駆動制御方法 | |
| JP2021064989A (ja) | Ｐｗｍ制御インバータ | |
| JP2004180444A (ja) | モーター制御装置 | |
| CN114175487A (zh) | 电力转换装置 | |
| JPH0824426B2 (ja) | パルス幅変調形インバ−タ装置 | |
| JPH09149658A (ja) | 直列多重型インバータ装置 | |
| JP3458539B2 (ja) | モータ用インバータ制御装置 | |
| JPH0783607B2 (ja) | 電力変換装置の制御装置 | |
| JPH02307070A (ja) | Ｐｗｍインバータの電流検出方法 |