JP2021064989A - Pwm制御インバータ - Google Patents
Pwm制御インバータ Download PDFInfo
- Publication number
- JP2021064989A JP2021064989A JP2019186756A JP2019186756A JP2021064989A JP 2021064989 A JP2021064989 A JP 2021064989A JP 2019186756 A JP2019186756 A JP 2019186756A JP 2019186756 A JP2019186756 A JP 2019186756A JP 2021064989 A JP2021064989 A JP 2021064989A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- pwm control
- voltage command
- command signal
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000630 rising effect Effects 0.000 claims abstract description 30
- 238000001514 detection method Methods 0.000 claims description 26
- 230000007935 neutral effect Effects 0.000 description 19
- 238000010586 diagram Methods 0.000 description 11
- 238000000034 method Methods 0.000 description 11
- 230000006870 function Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- 238000003079 width control Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
- H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
- H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
- H02P27/08—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters with pulse width modulation
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/539—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency
- H02M7/5395—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency by pulse-width modulation
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Abstract
Description
図1は、電気機器10のブロック図である。電気機器10は、インバータ100、直流電源110、及び負荷120を含む。電気機器10は、例えば、洗濯機、冷蔵庫のようなモータを含む機器である。この場合、負荷120は、モータであるが、これには限定されず、任意の適切な負荷であり得る。
零相重畳
実施形態1では、零相電圧重畳手段220及びパルスシフト手段250を含む制御器106を用いることによって、零相電圧重畳及びパルスシフトを実現する。
パルスシフト手段250は、搬送波の1周期内においてPWM制御信号の3相が同時にオン状態にならないように、PWM制御信号の3相のうちのいずれか2相の立ち上がりエッジと、立ち下がりエッジとが近接するようにPWM制御信号をシフトする。プロット330に示される実施形態によれば、パルスシフト手段250は、搬送波の1周期内においてPWM制御信号の2相が同時にオン状態になるようにPWM制御信号をシフトする。
図4A及び4Bは、3相変調波から、パルスシフトがなされた変形波形を作成する仕様を示す図である。パルスシフトにおいては、三角波搬送波と比較する電圧指令信号の値を三角波の立ち上がり及び立ち下がりで調整する。
実施形態2では、零相電圧重畳は行わずに、パルスシフトを行う。よって実施形態1の制御器106のうち、零相電圧重畳手段220は用いない。実施形態2を説明するにあたり、下張付け2相変調を例に挙げるが、これには限定されず、実施形態2では、上張付け2相変調を利用することもできる。
図6Aは、3相変調波から、パルスシフトがなされた変形波形を作成する仕様を示す図である。パルスシフトにおいては、三角波搬送波と比較する電圧指令信号の値を三角波の立ち上がり及び立ち下がりで調整する。
図7は、実施形態1において1シャント電流検出を適用する時に好ましいPWM制御信号を示す図である。期間p1は、3相のうちで電圧指令信号の大きさが最大の相(例えばU相)のPWM制御信号がオンであり、電圧指令信号の大きさが2番目に大きい相(例えばV相)及び最小の相(例えばW相)のPWM制御信号がオフである期間を示す。期間p2は、3相のうちで電圧指令信号の大きさが最大の相(例えばU相)及び2番目に大きい相(例えばV相)のPWM制御信号がオンであり、電圧指令信号の大きさが最小の相(例えばW相)のPWM制御信号がオフである期間を示す。実施形態1において1シャント電流検出を適用する時には、期間p1及びp2が1シャント電流検出に必要な所定の最小期間より大きくなるのが好ましい。よって実施形態1において1シャント電流検出を適用する時には、このような関係を満たすように、零相電圧重畳手段220が零相電圧を重畳し、パルスシフト手段250がパルスシフト量を調整すれば、電流検出に必要な最低のデューティ(例えば図4AのCの定数部分)を確保することができる。
図8は、搬送波の連続する複数周期について、デューティを変化させる例を示す図である。プロット810は、基本の3相変調波形である。プロット820は、プロット810と同じ電圧出力で、搬送波の連続する2周期においてデューティが同じ2相変調波形である。プロット830は、プロット810と同じ電圧出力で、搬送波の連続する2周期においてデューティが異なる2相変調波形である。
ある実施形態によれば、制御器106は、1シャント電流検出を行い、搬送波の連続するn周期(nは2以上の整数)のそれぞれについて電流検出を行い、n個の電流値の平均値を電流検出値として制御に利用する。これにより、電流検出の精度を向上させることができる。
ある実施形態によれば、パルスシフト手段250は、ランダムにパルスのシフトを省略する。これにより、騒音を低減できる。
ある実施形態によれば、変調率が小さいときに実施形態1(3相)の制御を行い、変調率が大きいときに実施形態2(2相)の制御を行う。実施形態2は、パルスシフト後のパルス幅が、電流検出の最低デューティより小さい値になる場合、確実な電流検出ができず、これに対しては効果的な対策が難しい。ここで効果的とは、シフトしたパルスで搬送波の周期ごとに電流を検出できないことをいう。電流検出自体を間引く等の対策を行うことができるが、理想的ではない。これに対して実施形態1の構成では、どんな小さいデューティでも電流検出の最低デューティを確保できる。したがって実施形態1の制御と、実施形態2の制御とを、変調率に基づいて切り替えることが好ましい。例えば、変調率が50%を超えるとき、パルスシフトを行わない(実施形態1も実施形態2も実行しない)。変調率が10〜50%のときは、実施形態2のパルスシフトを実行する。変調率が10%未満のときは、実施形態1のパルスシフトを実行する。この構成では、電流検出が可能な実施形態1の制御と、漏れ電流を低減する実施形態2の制御とを組み合わせることによって、電流検出を確実に行い、かつ漏れ電流の最小化も図ることができる。
ある実施形態によれば、電流検出が可能な実施形態1の制御と、従来の2相変調による制御とを組み合わせる。具体的には、電圧指令信号発生器210は、パルスシフトを省略するときに、3相のうち1相を休止させる下張付け2相変調信号又は上張付け2相変調信号を発生する。変調率が小さく、電流検出を行わない場合に限定して、従来の2相変調波形を用いれば、その時は電流リップルが低減される。実施形態1と、従来の2相変調との組み合わせによって、漏れ電流の低減と、制御安定性の向上とを実現できる。
ある実施形態によれば、所定の変調率より小さい場合にのみ、パルスシフト手段250は、PWM制御信号をシフトする。具体的には、位置決め、強制転流等の変調率が小さいときに、実施形態1及び2、及びそれらの変形例による変調方式を利用する。変調率が小さいときに、従来の3相変調や2相変調を用いると漏れ電流が増加する傾向がある。しかしこのような場合に、本開示によるさまざまな実施形態を用いることによって、漏れ電流を低減することができる。また、パルス幅を短くすることによって、騒音成分を高調波側に移動させ、搬送波基本波成分の騒音を低減できる。これにより位置決め時の騒音を低減できるという効果を有する。変調率が中程度から大きいときは、騒音に対する影響が少ないので、通常の2相変調や3相変調を用いることができる。
図10は、制御器106の構造を示すブロック図である。制御器106は、プロセッサ1010、メモリ1020、及び入出力部1030を含む。プロセッサ1010は、電圧指令信号及び搬送波を発生し、これらの比較に基づいてPWM制御信号を発生し、主回路101のスイッチング素子102a〜102c及び104a〜104cにそれぞれ出力する。メモリ1020は、プロセッサ1010によって実行される処理に用いられる命令及びパラメータを格納する。入出力部1030は、プロセッサ1010の出力に基づいて制御信号を生成し、主回路101の上アーム102及び下アーム104に出力する。入出力部1030は、プロセッサ1010の中に組み込まれていてもよい。
210 電圧指令信号発生器
220 零相電圧重畳手段
230 搬送波発生器
240 比較器
250 パルスシフト手段
Claims (14)
- 三相ブリッジ接続された上アーム中の3つのスイッチング素子と、下アーム中の3つのスイッチング素子とを備え、入力された直流電力を三相交流電力に変換し出力する主回路と、
3相の電圧指令信号を発生する電圧指令信号発生器と、前記電圧指令信号よりも周波数が充分に高い三角波又は鋸波の搬送波を発生する搬送波発生器と、前記電圧指令信号と前記搬送波との大小比較をして、前記主回路を駆動するためのPWM(パルス幅変調)制御信号を作る比較器とを有する制御回路と、
前記PWM制御信号の各相のパルス幅が所定の値以下に短縮されるように、前記電圧指令信号に零相電圧を重畳する零相電圧重畳手段と、
前記PWM制御信号を前記搬送波の1周期内でシフトするパルスシフト手段と
を備えるPWM制御インバータであって、
前記パルスシフト手段は、前記搬送波の1周期内において前記PWM制御信号の3相又は2相が同時にオン状態にならないように、前記PWM制御信号の3相のうちの少なくとも2相の立ち上がりエッジと、立ち下がりエッジとが近接するように前記PWM制御信号をシフトする
PWM制御インバータ。 - 前記パルスシフト手段は、前記搬送波の1周期内において前記PWM制御信号の2相が同時にオン状態になるように前記PWM制御信号をシフトする
請求項1に記載のPWM制御インバータ。 - 前記パルスシフト手段は、シフトの前後で出力線間電圧が同じになるよう前記PWM制御信号のパルス幅を調整する
請求項1に記載のPWM制御インバータ。 - 前記パルスシフト手段は、前記搬送波の1周期内において前記PWM制御信号の3相が同時にオン状態にならないように、
前記電圧指令信号の大きさが最大の相の前記PWM制御信号の立ち下がりエッジと、前記電圧指令信号の大きさが最小の相の前記PWM制御信号の立ち上がりエッジとが近接し、又は
前記電圧指令信号の大きさが最大の相の前記PWM制御信号の立ち上がりエッジと、前記電圧指令信号の大きさが最小の相の前記PWM制御信号の立ち下がりエッジとが近接するように
前記PWM制御信号をシフトする
請求項1に記載のPWM制御インバータ。 - 3相のうちで前記電圧指令信号の大きさが最大の相の前記PWM制御信号がオンであり、前記電圧指令信号の大きさが2番目に大きい相及び最小の相の前記PWM制御信号がオフである期間、及び
3相のうちで前記電圧指令信号の大きさが最大の相及び2番目に大きい相の前記PWM制御信号がオンであり、前記電圧指令信号の大きさが最小の相の前記PWM制御信号がオフである期間が1シャント電流検出に必要な所定の最小期間より大きくなるように、前記零相電圧重畳手段が零相電圧を重畳し、前記パルスシフト手段がパルスシフト量を調整する
請求項1〜4のいずれか1項に記載のPWM制御インバータ。 - 三相ブリッジ接続された上アーム中の3つのスイッチング素子と、下アーム中の3つのスイッチング素子とを備え、入力された直流電力を三相交流電力に変換し出力する主回路と、
3相のうち1相を休止させる下張付け2相変調信号を発生する電圧指令信号発生器と、電圧指令信号よりも周波数が充分に高い三角波又は鋸波の搬送波を発生する搬送波発生器と、前記電圧指令信号と前記搬送波との大小比較をして、前記主回路を駆動するためのPWM(パルス幅変調)制御信号を作る比較器とを有する制御回路と、
前記PWM制御信号を前記搬送波の1周期内でシフトするパルスシフト手段と
を備えるPWM制御インバータであって、
前記パルスシフト手段は、前記搬送波の1周期内において休止していない2相が同時にオンにならないよう、
前記電圧指令信号の大きさが最大の相の立ち下がりエッジと、前記電圧指令信号の大きさが最小の相の立ち上がりエッジとが近接し、又は
前記電圧指令信号の大きさが最大の相の立ち上がりエッジと、前記電圧指令信号の大きさが最小の相の立ち下がりエッジとが近接するように、
前記PWM制御信号をシフトする
PWM制御インバータ。 - 前記パルスシフト手段は、シフトの前後で出力線間電圧が同じになるよう前記PWM制御信号のパルス幅を調整する
請求項6に記載のPWM制御インバータ。 - 前記パルスシフト手段は、
搬送波の連続するn回(nは2以上の整数)の周期における、前記電圧指令信号の大きさが最大の相及び2番目に大きい相の前記PWM制御信号のオン期間の和が変わらないように、オン期間を調整する
請求項6又は7に記載のPWM制御インバータ。 - 前記制御回路は、1シャント電流検出を行い、搬送波の連続するn周期(nは2以上の整数)のそれぞれについて電流検出を行い、n個の電流値の平均値を電流検出値として制御に利用する
請求項6〜8のいずれか1項に記載のPWM制御インバータ。 - 前記パルスシフト手段は、ランダムにパルスのシフトを省略する
請求項1〜9のいずれか1項に記載のPWM制御インバータ。 - 三相ブリッジ接続された上アーム中の3つのスイッチング素子と、下アーム中の3つのスイッチング素子とを備え、入力された直流電力を三相交流電力に変換し出力する主回路と、
3相の電圧指令信号又は3相のうち1相を休止させる下張付け2相変調信号又は上張付け2相変調信号を発生する電圧指令信号発生器と、前記電圧指令信号よりも周波数が充分に高い三角波又は鋸波の搬送波を発生する搬送波発生器と、前記電圧指令信号と前記搬送波との大小比較をして、前記主回路を駆動するためのPWM(パルス幅変調)制御信号を作る比較器とを有する制御回路と、
前記PWM制御信号の各相のパルス幅が所定の値以下に短縮されるように、前記電圧指令信号に零相電圧を重畳する零相電圧重畳手段と、
前記PWM制御信号を前記搬送波の1周期内でシフトするパルスシフト手段と
を備えるPWM制御インバータであって、
(i)
3相のうちで前記電圧指令信号の大きさが最大の相の前記PWM制御信号がオンであり、前記電圧指令信号の大きさが2番目に大きい相及び最小の相の前記PWM制御信号がオフである期間、及び
3相のうちで前記電圧指令信号の大きさが最大の相及び2番目に大きい相の前記PWM制御信号がオンであり、前記電圧指令信号の大きさが最小の相の前記PWM制御信号がオフである期間
のうちの少なくとも1つが1シャント電流検出に必要な所定の最小期間より小さいときは、
前記パルスシフト手段は、前記搬送波の1周期内において前記PWM制御信号の3相が同時にオン状態にならないように、前記PWM制御信号の3相のうちのいずれか2相の立ち上がりエッジと、立ち下がりエッジとが近接するように前記PWM制御信号をシフトし、
(ii)
3相のうちで前記電圧指令信号の大きさが最大の相の前記PWM制御信号がオンであり、前記電圧指令信号の大きさが2番目に大きい相及び最小の相の前記PWM制御信号がオフである期間、及び
3相のうちで前記電圧指令信号の大きさが最大の相及び2番目に大きい相の前記PWM制御信号がオンであり、前記電圧指令信号の大きさが最小の相の前記PWM制御信号がオフである期間
が1シャント電流検出に必要な所定の最小期間より大きいときは、
前記パルスシフト手段は、前記搬送波の1周期内において休止していない2相が同時にオンにならないよう、
前記電圧指令信号の大きさが最大の相の立ち下がりエッジと、前記電圧指令信号の大きさが最小の相の立ち上がりエッジとが近接し、又は
前記電圧指令信号の大きさが最大の相の立ち上がりエッジと、前記電圧指令信号の大きさが最小の相の立ち下がりエッジとが近接するように、
前記PWM制御信号をシフトする
PWM制御インバータ。 - 前記パルスシフト手段は、シフトの前後で出力線間電圧が同じになるよう前記PWM制御信号のパルス幅を調整する
請求項11に記載のPWM制御インバータ。 - 前記電圧指令信号発生器は、パルスシフトを省略するときに、3相のうち1相を休止させる下張付け2相変調信号又は上張付け2相変調信号を発生する
請求項1−12のいずれか1項に記載のPWM制御インバータ。 - 所定の変調率より小さい場合にのみ、前記パルスシフト手段は、前記PWM制御信号をシフトする
請求項1−13のいずれか1項に記載のPWM制御インバータ。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019186756A JP7402009B2 (ja) | 2019-10-10 | 2019-10-10 | Pwm制御インバータ |
KR1020200071573A KR20210043419A (ko) | 2019-10-10 | 2020-06-12 | 인버터 및 그 제어방법 |
US17/034,641 US11329594B2 (en) | 2019-10-10 | 2020-09-28 | Apparatus and control method for reducing leakage current and noise |
PCT/KR2020/013583 WO2021071207A1 (en) | 2019-10-10 | 2020-10-06 | Apparatus and control method of the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019186756A JP7402009B2 (ja) | 2019-10-10 | 2019-10-10 | Pwm制御インバータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021064989A true JP2021064989A (ja) | 2021-04-22 |
JP7402009B2 JP7402009B2 (ja) | 2023-12-20 |
Family
ID=75486649
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019186756A Active JP7402009B2 (ja) | 2019-10-10 | 2019-10-10 | Pwm制御インバータ |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP7402009B2 (ja) |
KR (1) | KR20210043419A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024038748A1 (ja) * | 2022-08-19 | 2024-02-22 | サンデン株式会社 | 電力変換装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013066255A (ja) * | 2011-09-15 | 2013-04-11 | Toshiba Corp | モータ制御装置 |
WO2014073247A1 (ja) * | 2012-11-07 | 2014-05-15 | 三菱電機株式会社 | 電力変換装置 |
JP2018157651A (ja) * | 2017-03-16 | 2018-10-04 | 日産自動車株式会社 | インバータ制御装置及びインバータ制御方法 |
-
2019
- 2019-10-10 JP JP2019186756A patent/JP7402009B2/ja active Active
-
2020
- 2020-06-12 KR KR1020200071573A patent/KR20210043419A/ko unknown
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013066255A (ja) * | 2011-09-15 | 2013-04-11 | Toshiba Corp | モータ制御装置 |
WO2014073247A1 (ja) * | 2012-11-07 | 2014-05-15 | 三菱電機株式会社 | 電力変換装置 |
JP2018157651A (ja) * | 2017-03-16 | 2018-10-04 | 日産自動車株式会社 | インバータ制御装置及びインバータ制御方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024038748A1 (ja) * | 2022-08-19 | 2024-02-22 | サンデン株式会社 | 電力変換装置 |
Also Published As
Publication number | Publication date |
---|---|
JP7402009B2 (ja) | 2023-12-20 |
KR20210043419A (ko) | 2021-04-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5108995B2 (ja) | 電力変換装置 | |
US7034501B1 (en) | Adjusting gate pulse time intervals for reflected wave mitigation | |
US9001544B2 (en) | Inverter device | |
US7068526B2 (en) | PWM inverter device | |
US9520807B2 (en) | Power converter that delays state changes of on/off pulses and control method thereof | |
JP6206502B2 (ja) | 電力変換装置及び電力変換方法 | |
JP6731639B2 (ja) | 電力変換装置 | |
US9071166B2 (en) | Power converter with surge voltage suppression | |
US11218107B2 (en) | Control device for power converter | |
JPH078146B2 (ja) | インバータの制御装置 | |
JP6402828B2 (ja) | 充電共用インバータ | |
JP7402009B2 (ja) | Pwm制御インバータ | |
JP4873317B2 (ja) | インバータ装置 | |
US11329594B2 (en) | Apparatus and control method for reducing leakage current and noise | |
JP6559352B2 (ja) | 電力変換装置、モータ駆動制御装置、送風機、圧縮機および空気調和機 | |
JP2005051959A (ja) | 電力変換装置のノイズ低減方法および回路 | |
JP7236855B2 (ja) | 三相交流制御装置および三相交流制御システム | |
JP2003033042A (ja) | 二相変調制御式インバータ装置 | |
JP6311401B2 (ja) | Pwm信号発生装置 | |
JP6754022B1 (ja) | 電力変換装置 | |
WO2022059218A1 (ja) | モータ駆動回路およびモータモジュール | |
WO2022181037A1 (ja) | インバータ制御装置、インバータ回路、モータモジュールおよびインバータ制御方法 | |
JP2020108329A (ja) | インバータ | |
JP2015027219A (ja) | Pwmインバータ制御装置 | |
JP4483006B2 (ja) | インバータ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20221007 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20231102 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20231114 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231208 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7402009 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |