JP3730354B2 - 非可制御スイッチング手段 - Google Patents
非可制御スイッチング手段 Download PDFInfo
- Publication number
- JP3730354B2 JP3730354B2 JP05539197A JP5539197A JP3730354B2 JP 3730354 B2 JP3730354 B2 JP 3730354B2 JP 05539197 A JP05539197 A JP 05539197A JP 5539197 A JP5539197 A JP 5539197A JP 3730354 B2 JP3730354 B2 JP 3730354B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- switching means
- controllable switching
- terminal
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Description
【技術分野】
本発明は可制御スイッチング手段を使って構成した非可制御スイッチング手段に関する。尚、普通の非可制御スイッチング手段にはダイオード、PN接合、2端子のセレン整流器、2極真空管、そのコレクタとベースを接続したバイポーラ・トランジスタなどが有る。
【0002】
【背景技術】
可制御スイッチング手段を使って構成した従来の非可制御スイッチング手段を図2、図3に示す。これらではトランジスタ2のソースからドレインへ向かう方向が順方向であり、通常のトランジスタ動作の場合と逆になる。図2の非可制御スイッチング手段の場合トランジスタ7のオン・オフしきい値電圧(この非可制御スイッチング手段にとっては逆電圧)を基にトランジスタ2のソース・ドレイン間電圧を検出し、そのソース・ドレイン間電圧が「トランジスタ7のオン・オフしきい値電圧(マイナス電圧)より絶対値が大きい逆電圧」から「トランジスタ7のオン・オフしきい値電圧より絶対値が小さい逆電圧」になると、トランジスタ7はターン・オフし、トランジスタ2はオン制御される。
その結果、トランジスタ7のオン・オフしきい値電圧より絶対値が小さいマイナスの逆電圧、あるいは、電圧ゼロ、あるいは、プラスの順電圧がそのソース・ドレイン間に印加されると、トランジスタ2のチャネル抵抗はゼロに近い値になる。その順方向電流(ソースからドレインへ向かう電流)とそのチャネル抵抗値の積がトランジスタ2の内蔵ダイオードの順電圧より小さい限り、その順方向電流はそのチャネルを流れ、その内蔵ダイオードには流れない。
先行技術:特開昭63−190559号、特開平1−117660号、特開平2−211062号、特開平2−219467号、特開平2−228259号
【0003】
しかしながら、図2の非可制御スイッチング手段は構成が簡単であるが、前述した様に『前記オン・オフしきい値電圧より絶対値が小さい逆電圧に対して導通してしまう』という問題点が図2の非可制御スイッチング手段に有る。(第1の問題点)
【0004】
また、トランジスタ7の代わりに例えばNPN型トランジスタやノーマリィ・オフのSIT又はGTBT(接地した溝形電極を持つバイポーラ型FET)等を使うと、その入力側のPN接合(例:ベース・エミッタ間PN接合、ゲート・ソース間PN接合。)が逆方向電流を通してしまう。つまり、『入力インピーダンスの低い可制御スイッチング手段を電圧検出用に使うことができない』という問題点が図2の非可制御スイッチング手段に有る。 (第2の問題点)
【0005】
一方、図3の非可制御スイッチング手段ではトランジスタ2のソース・ドレイン間の順電圧、逆電圧をオペ・アンプ8で検出するので、その非可制御スイッチング手段は電圧ゼロを境にしてオン、オフし、しかも、その入力インピーダンスが高いため、その動作は理想的になると期待されるが、W構成部品が多く、構成が複雑で、コストの高いオペ・アンプを使わなければならない』という問題点が図3の非可制御スイッチング手段に有る。 (第3の問題点)
【0006】
また、図2、図3どちらの非可制御スイッチング手段もトランジスタの入力部で電圧検出するため『逆耐電圧を高くすることができない』という問題点が図2、図3どちらの非可制御スイッチング手段にも有る。 (第4の問題点)
【0007】
【発明の目的】
そこで、本発明は逆電圧に対して導通せず、入力インピーダンスの低い可制御スイッチング手段も電圧検出用に使用できて、オペ・アンプを使わずに済み、逆耐電圧を高くもできる非可制御スイッチング手段を提供することを目的とする。
【0008】
【発明の開示】
即ち、本発明は、
自己ターン・オフ機能を持つ第1の可制御スイッチング手段の制御端子と両主端子を制御端子ct1、主端子mt1a、主端子mt1bと呼び、その駆動信号入力用に制御端子ct1と主端子mt1aが対を成し、ノーマリィ・オフで、自己ターン・オフ機能を持つ第2の可制御スイッチング手段の制御端子と両主端子を制御端子ct2、主端子mt2a、主端子mt2bと呼び、その駆動信号入力用に制御端子ct2と主端子mt2aが対を成すとしたときに、
制御端子ct2・主端子mt2a間を順バイアスする順バイアス手段を設け、
その通流電流によって生じる電圧降下の大きさが制御端子ct2・主端子mt2a間のオン・オフしきい値電圧の大きさと同じである一方向性の電圧降下手段を制御端子ct2と主端子mt2aのうち一方にその逆バイアス方向に接続し、
他方と前記電圧降下手段の開放端の間と主端子mt1a・主端子mt1b間を、前記電圧降下手段の方向と前記第1の可制御スイッチング手段を導通させる方向を揃えて並列接続し、
前記第2の可制御スイッチング手段のオン、オフに従って前記第1の可制御スイッチング手段を正反対にオン、オフ駆動する駆動手段を設けた非可制御スイッチング手段である。
【0009】
このことによって、前記第2の可制御スイッチング手段、順バイアス手段および前記電圧降下手段が構成する電圧検出手段が主端子mt1a・主端子mt1b間電圧を検出し、その電圧が順電圧であれば前記第2の可制御スイッチング手段が前記駆動手段を通じて前記第1の可制御スイッチング手段をオン状態にし、その電圧が逆電圧であれば前記第2の可制御スイッチング手段が前記駆動手段を通じて前記第1の可制御スイッチング手段をオフ状態にする。その結果、逆電圧に対して導通しないし、オペ・アンプを使わずに済む。
(第1、第3の効果)
また、前記電圧降下手段が逆電圧を引き受けるので、電圧検出用に使う前記第2の可制御スイッチング手段の入力インピーダンスが低くても構わない。
(第2の効果)
さらに、逆電圧を引き受ける前記電圧降下手段の逆耐電圧と非導通方向の主端子mt1a・主端子mt1b間耐電圧を高くすれば、全体の逆耐電圧をいくらでも高くすることができる。 (第4の効果)
【0010】
【発明を実施するための最良の形態】
本発明をより詳細に説明するために以下添付図面に従ってこれを説明する。図1の実施例ではそれぞれが前述した各構成要素に以下の通り相当する。
a)トランジスタ2、3が前述した第1、第2の可制御スイッチング手段に。
b)トランジスタ2のゲート端子、ソース端子、ドレイン端子が前述した制御端子ct1、主端子mt1a、主端子mt1bに。
c)トランジスタ3のベース端子、エミッタ端子、コレクタ端子が前述した制御端子ct2、主端子mt2a、主端子mt2bに。
d)直流電源1と抵抗5が前述した順バイアス手段に。
e)ダイオード4が前述した電圧降下手段に。
f)トランジスタ3と抵抗6が前述した駆動手段に。
【0011】
トランジスタ3のエミッタ接合(ベース・エミッタ間PN接合)とダイオード4の両順電圧は同じである。その動作は次の通りである。逆電圧(端子t1側がプラスの時)がこの非可制御スイッチング手段に印加されると、ダイオード4はオフで、トランジスタ3はオンだから、トランジスタ2はオフのままである。一方、順電圧(ソース側がプラスの時)がこの非可制御スイッチング手段に印加されると、ダイオード4はオンで、トランジスタ3のベース順バイアス電流をバイパスするため、トランジスタ3はオフとなり、トランジスタ2はオンとなる。
【0012】
尚、上記バイバス電流は直流電源1から抵抗5、ダイオード4、端子t1、端子t1・端子t2間に接続される接続体(図示せず。)及び端子t2を経て流れる。また、その順方向電流(ソースからドレインへ向かう電流)とそのチャネル抵抗値の積がトランジスタ2の内蔵ダイオードの順電圧の大きさより小さい限り、その順方向電流はその内蔵ダイオードではなくそのチャネルを流れるから、内蔵ダイオードのオン、オフに伴う問題は無い。一方、その順方向電流とそのチャネル抵抗値の積がトランジスタ2の内蔵ダイオードの順電圧の大きさと同じか大きい場合、その順方向電流は内蔵ダイオードとチャネルの両方に流れるけれども、チャネルがその順電圧の増大を弱める。さらに、そのソースとバックゲート間に逆電圧を印加しっ放しにしても構わない。それから、もし、ダイオード4が高逆耐電圧で、トランジスタ3のエミッタ接合の順電圧よりダイオード4の順電圧の方が大きい時は抵抗5とそのアノードの接続点とトランジスタ3のベースの間にダイオードの様な定電圧手段など又は抵抗などの電圧降下手段を挿入接続する。この場合この電圧降下手段とトランジスタ3が前述した第2の可制御スイッチング手段に相当し、「その電圧降下手段の、ベースと反対側の端子」が前述した制御端子ct2に相当する。そして、トランジスタ3の代わりに後述する図4、図5、図12の各実施例の様に電界効果型のトランジスタ107又は7を使う場合そのオン・オフしきい値電圧に見合う電圧降下を得るためにダイオード4の代わりに「そのドレインとゲートを接続した電界効果型のトランジスタ104」もしくは「複数個のダイオード4を直列接続したもの」もしくは「ダイオード4とツェナー・ダイオードを逆向きに直列接続したもの」等を用いる必要がある。
【0013】
図4、図5の各実施例では電界効果型のトランジスタ107、104を前述した第2の可制御スイッチング手段と電圧降下手段としてそれぞれ使用している。図5の実施例では直流電源以外は全部MOS・FETで構成されているので、IC化するのに都合が良い。パワーMOS・FETのソース・バックゲート間にも逆バイアス電圧を印加した実施例(派生実施例)も可能である。
【0014】
図6〜図9の各実施例はターン・オンを速くするためその駆動手段を改良したもので、各トランジスタ19のベースに各図の様にツェナー・ダイオード20等を接続すれば、オン制御時にゲート電圧がゲート順バイアス電圧に達すると無駄な電流がゲート・ソース間のツェナー・ダイオード等に流れずに済む。この場合ゲート・ソース間ツェナー・ダイオードのツェナー電圧はゲート順バイアス電圧より大きく、ゲート・ソース間耐圧より小さく設定される。図9の実施例はさらにオフ制御時にゲート逆バイアス電圧を印加してターン・オフを速めている。図9の実施例においてトランジスタ2のバックゲートを直流電源13のマイナス端子に接続し直した実施例(派生実施例)も可能である。
【0015】
図10〜図11の各実施例ではダイオード4がトランジスタ2のソース側に接続されている。トランジスタ2のターン・オフを速めるためにゲート・ソース間抵抗の代わりにPNPトランジスタのベース・エミッタ間にダイオードを逆並列接続し、そのコレクタ・ベース間に抵抗を接続したものを後述する図16の実施例と同様にゲート・ソース間に接続した実施例(派生実施例)も可能である。
【0016】
図12の実施例ではトランジスタ7のオン・オフしきい値電圧と複数個のダイオード4の総順電圧の和は等しい。図13の実施例ではコレクタとエミッタの動作が入れ換わっており、逆電圧がトランジスタ21にとって順方向電圧となり、トランジスタ21に高耐電圧型を使えるため容易に全体の逆耐電圧を高くできる。図14、図15の各実施例では逆電圧がトランジスタ9のエミッタ接合(ベース・エミッタ間PN接合)を逆バイアスしてそれをオフ制御する。図15の実施例においてダイオード11が有ればトランジスタ10のコレクタ電位を上げられるので、トランジスタ9のオン電圧を小さくできる。図16の実施例ではトランジスタ12にノーマリィ・オンのSITを用いている。図17の実施例ではトランジスタ2のドレイン・ソース間にダイオード4、ツェナー・ダイオード14、トランジスタ3のエミッタ接合及び直流電源13が電圧検出手段として直列接続されており、ダイオード4以外の3つは同じ方向で、ダイオード4の順電圧と3つの電圧降下又は電圧上昇の総和は等しい。
【0017】
図18に図1の実施例を2つ使用した整流回路を示す。コンデンサ38が充分に充電されるまで各内蔵ダイオードの整流作用を利用しており、その間は各順電圧は大きい。同様に図4〜図17の実施例を2つ(同じ2つでも違う2つでも良い。)使用した整流回路(派生実施例)も可能である。(参考:特開昭55−109173〜4号、特開昭58−175972号、特開昭58−175975)
【0018】
図19に図8の実施例と「電圧極性もしくは電圧方向に関して図8の実施例と相補関係にある実施例」をクランプ・ダイオードの様に用いた共振型DC−DCコンバータ回路を示す。制御回路16を図20〜図23に4例示す。図中15はブリッジ接続型整流回路、100は電圧検出回路(例:シュミット・トリガー回路。)である。一番最初の起動はサイリスタ17とツェナー・ダイオード18等が構成する起動手段が行い、その後制御回路16が動作停止と起動を繰り返しながら出力電圧を制御する。コンデンサ38が充分に充電される前、コンデンサ38がブリッジ接続型整流回路15と変圧器31を介してトランジスタ22、23の両ゲート・ソース間を短絡して一番最初の起動をし難くするのを「図20〜図23の制御回路16中のトランジスタ24等が構成する起動援助手段」が阻止する。そして、トランジスタ49とダイオード59、60が電圧ゼロ・スイッチング手段を形成する。尚、図19の回路中に有る非可制御スイッチング手段の各実施例は入力側の電源コンデンサ37から直接電圧供給されているが、定電圧回路を介して供給されても良い。また、ブリッジ接続型整流回路15の各ダイオードの代わりに本発明の非可制御スイッチング手段を1つずつ用いた派生実施例もまた可能である。(参考:実開平7−27293号、特願平7−304947号)
【0019】
図24に図19の主回路を利用した点火回路の1例を示す。(参考:特開昭63−302217号、特開平2−1609号、特開平2−146265号)
【0020】
本実施例を用いたSR(Switched Reluctance)モーター等のモーター駆動回路の一部を示す。この回路をモーター駆動回路に限らず他の駆動回路に用いることもできる。また、図中のコイルに別のコイルを磁気結合して変圧器を構成した電力変換装置もまた可能である。
【0021】
最後に以下の事を補足する。
a)各実施例あるいはそれから派生する各派生実施例において各可制御スイッチング手段をそれと相補関係にある可制御スイッチング手段(例:Nチャネル型MOS・FETに対してPチャネル型MOS・FET。)で1つずつ置き換え、電圧極性もしくは電圧方向のある各構成要素(例:直流電源、ダイオード。)の向きを逆にした「元の実施例に対して電圧極性もしくは電圧方向に関して
対称的な関係にある実施例」もまた可能である。
b)本発明の非可制御スイッチング手段を普通のダイオードと同じ様に扱えるので、これを1つ又は複数個使って検波回路、ブリッジ接続型整流回路、センター・タップ型整流回路、倍電圧型整流回路などを形成することができる。整流回路の場合、図18の実施例の様に出力用の電源コンデンサ38をその駆動用電源にしても構わない。
c)一方向性の電圧降下手段には他に「コレクタとベースを接続したバイポーラ・トランジスタ」、「ダイオードと定電圧手段の直列回路」などがある。
【0022】
d)前述した第1の可制御スイッチング手段としてバイポーラ・トランジスタ等の代わりにGTBT、GTOサイリスタ、「ノーマリィ・オフのMOS・FET、SIT、IGBT、SIサイリスタ」、接合型FET、「ノーマリィ・オンのMOS・FET、SIT、IGBT、SIサイリスタ」等、ノーマリィ・オフ、ノーマリィ・オンの関係無く自己ターン・オフ機能(=自己消弧機能)
を持つ可制御スイッチング手段なら何でも使用することができる。
e)前述した第2の可制御スイッチング手段としてバイポーラ・トランジスタ等の代わりにGTBT、GTOサイリスタ、「ノーマリィ・オフのMOS・FET、SIT、IGBT、SIサイリスタ」等、ノーマリィ・オフで自己ターン・オフ機能を持つ可制御スイッチング手段なら何でも用いることができる。
【0023】
f)第1又は第2の可制御スイッチング手段に例えば4端子のGTOサイリスタの様に制御端子を複数個持つ可制御スイッチング手段を使用する場合そのうちの1つを使い、残りを使わずに利用することは当然できる。
g)本発明の非可制御スイッチング手段を特願平2−96579号の第1図(d)の電力変換回路や第16図の点火回路などの各回路における各ダイオードの代わりに1つずつ使用することもできる。
h)本発明の非可制御スイッチング手段を特願昭62−504708号、特開平4−117025号、特開平7−319464号それぞれに開示されている各回路における各ダイオードの代わりに1つずつ使用することもできる。
【0024】
【先行技術】
a)特開昭63−190559号 b)特開平1−117660号
c)特開平2−211062号 d)特開平2−219467号
e)特開平2−228259号
【0025】
【関連技術】
a)特公昭46−30729号 b)特公昭58−40915号
c)特公昭59−34066号 d)特開昭55−66281〜3号
e)特開昭55−109173〜4号 f)特開昭57−119674号
g)特開昭58−40915号 h)特開昭58−175975号
i)特開昭60−141173号 j)特開昭61−185074号
k)特開昭62−7374号 l)特開昭63−3655号
m)特開昭63−43567号 n)特開昭63−64572号
o)特開昭63−190560〜1号 p)特開平2−101963号
q)特開平2−219468号 r)実開昭55−117190号
s)実開昭56−171586号
【図面の簡単な説明】
【図1】本発明の1実施例を示す回路図である。
【図2〜図3】各図は従来の非可制御スイッチング手段を1つずつ示す回路図である。
【図4〜図17】各図は本発明の実施例を1つずつ示す回路図である。
【図18】本発明の実施例を用いた整流回路を示す回路図である。
【図19】実施例を用いた共振型DC−DCコンバータ回路の1例を示す回路図である。
【図20〜図23】各図は図19の共振型DC−DCコンバータ回路の制御回路を1つずつ示す回路図である。
【図24】実施例を用いた点火回路の1例を示す回路図である。
【図25】実施例を用いたモーター等の駆動回路の一部の1例を示す回路図である。
Claims (1)
- 自己ターン・オフ機能を持つ第1の可制御スイッチング手段の制御端子と両主端子を制御端子ct1、主端子mt1a、主端子mt1bと呼び、その駆動信号入力用に制御端子ct1と主端子mt1aが対を成し、ノーマリィ・オフで、自己ターン・オフ機能を持つ第2の可制御スイッチング手段の制御端子と両主端子を制御端子ct2、主端子mt2a、主端子mt2bと呼び、その駆動信号入力用に制御端子ct2と主端子mt2aが対を成すとしたときに制御端子ct2・主端子mt2a間を順バイアスする順バイアス手段を設け、その通流電流によって生じる電圧降下の大きさが制御端子ct2・主端子mt2a間のオン・オフしきい値電圧の大きさと同じである一方向性の電圧降下手段を制御端子ct2と主端子mt2aのうち一方にその逆バイアス方向に接続し、他方と前記電圧降下手段の開放端の間と主端子mt1a・主端子mt1b間を、前記電圧降下手段の方向と前記第1の可制御スイッチング手段を導通させる方向を揃えて並列接続し、前記第2の可制御スイッチング手段のオン、オフに従って前記第1の可制御スイッチング手段を正反対にオン、オフ駆動する駆動手段を設けたたことを特徴とする非可制御スイッチング手段。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05539197A JP3730354B2 (ja) | 1996-02-01 | 1997-02-03 | 非可制御スイッチング手段 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5072596 | 1996-02-01 | ||
JP8-50725 | 1996-02-01 | ||
JP05539197A JP3730354B2 (ja) | 1996-02-01 | 1997-02-03 | 非可制御スイッチング手段 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09270687A JPH09270687A (ja) | 1997-10-14 |
JP3730354B2 true JP3730354B2 (ja) | 2006-01-05 |
Family
ID=26391180
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP05539197A Expired - Fee Related JP3730354B2 (ja) | 1996-02-01 | 1997-02-03 | 非可制御スイッチング手段 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3730354B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008061413A (ja) * | 2006-08-31 | 2008-03-13 | Daikin Ind Ltd | ゲート駆動回路 |
CN204441129U (zh) * | 2015-01-26 | 2015-07-01 | 苏州宝时得电动工具有限公司 | 电动开关 |
-
1997
- 1997-02-03 JP JP05539197A patent/JP3730354B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH09270687A (ja) | 1997-10-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4356416A (en) | Voltage controlled non-saturating semiconductor switch and voltage converter circuit employing same | |
US4581542A (en) | Driver circuits for emitter switch gate turn-off SCR devices | |
US7782098B2 (en) | Drive circuit and inverter for voltage driving type semiconductor device | |
US4758941A (en) | MOSFET fullbridge switching regulator having transformer coupled MOSFET drive circuit | |
US6628532B1 (en) | Drive circuit for a voltage-controlled switch | |
JP2000312143A (ja) | スイッチング・デバイス | |
US4940906A (en) | Power switch driver | |
US10186859B2 (en) | Reverse current protection for a switching unit | |
US6683777B2 (en) | Semiconductor protective control unit for controlling output transistors connected to inductive load | |
JP3730354B2 (ja) | 非可制御スイッチング手段 | |
JPH08289538A (ja) | Dc−dcコンバータ | |
JPH0688194U (ja) | 同期整流回路 | |
JP2638625B2 (ja) | Mos−fetゲート駆動回路 | |
JPH1169778A (ja) | 電力変換器におけるゲート駆動回路 | |
JP3118424B2 (ja) | 自励式スイッチング電源 | |
US5440440A (en) | High current solid state AC relay with low EMI emission | |
JP3508965B2 (ja) | スイッチ素子の駆動回路 | |
JP3396605B2 (ja) | 同期整流回路の制限回路 | |
JP4581231B2 (ja) | 電圧駆動型半導体素子のゲート駆動回路 | |
WO2006106989A1 (ja) | 整流回路および電圧変換回路 | |
JP4112747B2 (ja) | 切換えスイッチング手段 | |
JP3350562B2 (ja) | 「オン・オフ検出機能と主電流検出機能を持つスイッチング回路」、「オン・オフ検出機能と自己保持機能と自己ターン・オフ機能を持つスイッチング回路」、「オン・オフ検出機能と主電流検出機能を持つスイッチング回路」及び「オン・オフ検出機能と自己保持機能と自己ターン・オフ機能を持つスイッチング回路」 | |
JP2805349B2 (ja) | スイッチング回路 | |
JPH01117660A (ja) | 整流回路 | |
JP2024049218A (ja) | 半導体駆動回路及び電力変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040126 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050826 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050906 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R154 | Certificate of patent or utility model (reissue) |
Free format text: JAPANESE INTERMEDIATE CODE: R154 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091014 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091014 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101014 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111014 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |