JP2003235167A - 過充電防止方法、充電回路、電子機器および時計 - Google Patents

Abstract

(57)【要約】 【課題】 簡易な構成で、確実に過充電を防止すること
が可能な過充電防止方法等を提供する。 【解決手段】 交流電圧が給電される各入力端子の一方
の端子電圧に応じて、他方の入力端子と第１の電源ライ
ンとを接続するか否かが制御される第１および第２のス
イッチユニットと、各入力端子と第２の電源ラインとの
間に各々接続された第１および第２のダイオードと、第
１および第２の電源ライン間に接続される充電素子とを
備え、交流電圧を整流して充電素子に電力を充電する充
電回路において、充電素子の充電電圧を検出し、検出さ
れた充電電圧を予め定められた基準電圧と比較し、充電
電圧が基準電圧を上回る場合には、一方の入力端子から
流れ込む発電電流を、第１および第２のダイオードを通
らない経路で他方の入力端子に供給するように構成して
いるので、複数のコンパレータを用いる必要なしに回路
を構成することが可能となり、回路規模を小さくするこ
とができ、しかも低消費電力を低減することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、過充電を防止する
のに好適な過充電防止方法、充電回路および過充電防止
方法および充電回路を用いた電子機器および時計に関す
る。

【０００２】

【従来の技術】発電機によって発電された交流電圧を大
容量コンデンサに充電する充電回路として、ダイオード
ブリッジ回路が知られている。ダイオードブリッジ回路
では、ダイオード２個分の電圧降下だけ損失が発生する
ので、小振幅の交流電圧を充電するのには向かない。

【０００３】このため、ダイオードの替わりにトランジ
スタを用いた充電回路が開発されている。例えば、図１
５は、従来の充電回路の回路図である。この充電回路に
おいては、発電機ＡＧの出力端子Ａ，Ｂの電圧と電源Vd
dの電圧とを比較するコンパレータCOM1，COM2、発電機
ＡＧの出力端子Ａ，Ｂの電圧とグランドGNDの電圧を比
較するコンパレータCOM3，COM4、および充電電流を蓄電
する大容量のコンデンサＣが各々設けらている。そし
て、各コンパレータCOM1〜COM4の出力によって、Ｐチャ
ンネルＦＥＴP1，P2およびＮチャンネルＦＥＴN1，N2の
オン・オフが制御される。

【０００４】ここで、出力端子Ａの電圧がグランドGND
の電圧以下になると、コンパレータCOM3によってＮチャ
ンネルＦＥＴN1がオン状態となり、出力端子Ａが接地さ
れる。また、出力端子Ｂの電圧が電源Vddの電圧を越え
ると、コンパレータCOM2によって、ＰチャンネルＦＥＴ
P2がオン状態となり、電荷が矢印の経路でコンデンサＣ
に充電される。この場合、出力端子Ｂの電圧が電源Vdd
の電圧を越えない限り、ＰチャンネルＦＥＴP2はオン状
態とならないので、矢印と逆の経路で電流が流れて、充
電効率が低下するといった不都合が生じないようになっ
ている。

【０００５】

【発明が解決しようとする課題】ところで、このような
充電回路にあっては、コンパレータCOM1〜COM4によって
各電界効果トランジスタのオン・オフを制御しているの
で、構成が複雑となり、回路規模が増大するとともに、
コンパレータCOM1〜COM4により消費電流が増大してしま
う。一方、大容量コンデンサには耐圧が存在し、充電電
圧が所定電圧を越えると、過充電の状態となり、大容量
コンデンサが劣化して却って充電効率が落ちてしまう。

【０００６】本発明の目的は、簡易な構成で、確実に過
充電を防止することが可能な過充電防止方法および確実
に過充電を防止することが可能な充電回路を提供するこ
とにある。また、本発明の他の目的は、この充電回路を
電子機器や腕時計に適用することにある。

【０００７】

【課題を解決するための手段】本発明は、複数の整流素
子を有し、一対の入力端子を介して外部の交流電源より
入力される交流を直流に変換して出力する整流回路を用
い、充電素子に電力を充電する充電回路に用いられる過
充電防止方法であって、前記充電素子の充電電圧を検出
し、検出された充電電圧が予め定めた所定の電圧を上回
る場合には、前記複数の整流素子を介さない経路で前記
一対の入力端子を短絡させることを特徴としている。

【０００８】また、本発明は、複数の整流素子を有し、
一対の入力端子を介して外部の交流電源より入力される
交流を直流に変換して出力する整流回路を用い、充電素
子に電力を充電する充電回路に用いられる過充電防止方
法であって、充電素子の充電電圧を検出し、検出された
充電電圧を予め定められた基準電圧と比較し、充電電圧
が基準電圧を上回る場合には、複数の整流素子を介さな
い経路で一対の入力端子を短絡させることを特徴として
いる。

【０００９】また、本発明は、交流電圧が給電される各
入力端子の一方の端子電圧に応じて、他方の入力端子と
第１の電源ラインとを接続するか否かが制御される第１
および第２のスイッチユニットと、各入力端子と第２の
電源ラインとの間に各々接続された第１および第２のダ
イオードと、第１および第２の電源ライン間に接続され
る充電素子とを備え、交流電圧を整流して充電素子に電
力を充電する充電回路に用いられる過充電防止方法であ
って、充電素子の充電電圧を検出し、検出された充電電
圧を予め定められた基準電圧と比較し、充電電圧が基準
電圧を上回る場合には、一方の入力端子から流れ込む発
電電流を、第１および第２のダイオードを通らない経路
で他方の入力端子に供給することを特徴としている。

【００１０】また、本発明は、充電電圧が基準電圧を上
回る場合には、両入力端子を短絡させることによって、
一方の入力端子から流れ込む発電電流を、第１および第
２のダイオードを通らない経路で他方の入力端子に供給
することを特徴としている。また、本発明は、複数の整
流素子を有し、一対の入力端子を介して外部の交流電源
より入力される交流を直流に変換して出力する整流回路
を用い、充電素子に電力を充電する充電回路において、
充電素子の充電電圧を検出する充電電圧検出ユニット
と、充電電圧検出ユニットにより検出された充電電圧が
予め定めた所定の電圧を上回る場合には、複数の整流素
子を介さない経路で一対の入力端子を短絡させる短絡ユ
ニットと、を備えたことを特徴としている。

【００１１】また、本発明は、複数の整流素子を有し、
一対の入力端子を介して外部の交流電源より入力される
交流を直流に変換して出力する整流回路を用い、充電素
子に電力を充電する充電回路において、充電素子の充電
電圧を検出する充電電圧検出ユニットと、充電電圧検出
ユニットにより検出された充電電圧を予め定められた基
準電圧と比較する比較ユニットと、比較ユニットの比較
結果に基づいて充電電圧が基準電圧を上回る場合には、
複数の整流素子を介さない経路で一対の入力端子を短絡
させる短絡ユニットと、を備えたことを特徴としてい
る。

【００１２】また、本発明は、第１および第２の入力端
子に給電される交流電圧を整流して第１および第２の電
源ラインの間に設けられた充電素子に電荷を充電する充
電回路において、第１の入力端子と第１の電源ラインと
の間に設けられ、第２の入力端子の電圧に基づいてオン
・オフが制御される第１のスイッチユニットと、第２の
入力端子と第１の電源ラインとの間に設けられ、第１入
力端子の電圧に基づいてオン・オフが制御される第２の
スイッチユニットと、第１の入力端子と第２の電源ライ
ンとの間に設けられる第１のダイオードと、第２の入力
端子と第２の電源ラインとの間に設けられる第２のダイ
オードと、充電素子の充電電圧を検出し、検出された充
電電圧と予め定められた基準電圧とを比較する比較ユニ
ットと、比較ユニットの比較結果に基づいて、一方の入
力端子から流れ込む発電電流を、第１および第２のダイ
オードを通らない経路で他方の入力端子に供給すること
によって、第１の入力端子と第２の入力端子とを短絡さ
せる短絡ユニットと、を備えたことを特徴としている。

【００１３】さらに、短絡ユニットは、第１の入力端子
と第２の入力端子との間に設けられたトランジスタであ
るようにしてもよい。さらにまた、短絡ユニットは、第
１の入力端子に一端が接続される第３のダイオードと、
第２の入力端子に一端が接続される第４のダイオード
と、第３および第４のダイオードの他端と接続されると
ともに第１または第２の電源ラインと接続されるトラン
ジスタとを備えて構成するようにしてもよい。

【００１４】また、本発明は、第１および第２の入力端
子に給電される交流電圧を整流して高電位側電源ライン
および低電位側電源ラインの間に設けられた充電素子に
電力を充電する充電回路において、第１の入力端子にア
ノードが接続され、高電位側電源ラインにカソードが接
続される第１のダイオードと、第２の入力端子にアノー
ドが接続され、高電位側電源ラインにカソードが接続さ
れる第２のダイオードと、第１の入力端子にドレインが
接続され、低電位側電源ラインにソースが接続され、第
２の入力端子にゲートが接続される第１のＮチャンネル
電界効果トランジスタと、第２の入力端子にドレインが
接続され、低電位側電源ラインにソースが接続され、第
１の入力端子にゲートが接続される第２のＮチャンネル
電界効果トランジスタと、充電素子の充電電圧と予め定
められた基準電圧とを比較するコンパレータと、 第１
および第２の入力端子の間に設けられ、コンパレータの
比較結果に基づいてオン・オフが制御されるトランスミ
ッションゲートと、を備えたことを特徴としている。

【００１５】また、本発明は、第１および第２の入力端
子に給電される交流電圧を整流して高電位側電源ライン
および低電位側電源ラインの間に設けられた充電素子に
電力を充電する充電回路において、第１の入力端子にカ
ソードが接続され、低電位側電源ラインにアノードが接
続される第１のダイオードと、第２の入力端子にカソー
ドが接続され、低電位側電源ラインにアノードが接続さ
れる第２のダイオードと、第１の入力端子にドレインが
接続され、高電位側電源ラインにソースが接続され、第
２の入力端子にゲートが接続される第１のＰチャンネル
電界効果トランジスタと、第２の入力端子にドレインが
接続され、高電位側電源ラインにソースが接続され、第
１の入力端子にゲートが接続される第２のＰチャンネル
電界効果トランジスタと、充電素子の充電電圧と予め定
められた基準電圧とを比較するコンパレータと、第１お
よび第２の入力端子の間に設けられ、コンパレータの比
較結果に基づいてオン・オフが制御されるトランスミッ
ションゲートと、を備えたことを特徴としている。

【００１６】また、本発明は、第１および第２の入力端
子に給電される交流電圧を整流して高電位側電源ライン
および低電位側電源ラインの間に設けられた充電素子に
電力を充電する充電回路において、第１の入力端子にア
ノードが接続され、高電位側電源ラインにカソードが接
続される第１のダイオードと、第２の入力端子にアノー
ドが接続され、高電位側電源ラインにカソードが接続さ
れる第２のダイオードと、第１の入力端子にドレインが
接続され、低電位側電源ラインにソースが接続され、第
２の入力端子にゲートが接続される第１のＮチャンネル
電界効果トランジスタと、第２の入力端子にドレインが
接続され、低電位側電源ラインにソースが接続され、第
１の入力端子にゲートが接続される第２のＮチャンネル
電界効果トランジスタと、充電素子の充電電圧と予め定
められた基準電圧とを比較するコンパレータと、第１の
入力端子にアノードが接続される第３のダイオードと、
第２の入力端子にアノードが接続される第４のダイオー
ドと、第３および第４のダイオードのカソードとドレイ
ンが接続され、低電位側電源ラインとソースが接続さ
れ、コンパレータの比較結果がゲートに供給される第３
のＮチャンネル電界効果トランジスタと、を備えたこと
を特徴としている。

【００１７】また、本発明は、第１および第２の入力端
子に給電される交流電圧を整流して高電位側電源ライン
および低電位側電源ラインの間に設けられた充電素子に
電力を充電する充電回路において、第１の入力端子にカ
ソードが接続され、低電位側電源ラインにアノードが接
続される第１のダイオードと、第２の入力端子にカソー
ドが接続され、低電位側電源ラインにアノードが接続さ
れる第２のダイオードと、第１の入力端子にドレインが
接続され、高電位側電源ラインにソースが接続され、第
２の入力端子にゲートが接続される第１のＰチャンネル
電界効果トランジスタと、第２の入力端子にドレインが
接続され、高電位側電源ラインにソースが接続され、第
１の入力端子にゲートが接続される第２のＰチャンネル
電界効果トランジスタと、充電素子の充電電圧と予め定
められた基準電圧とを比較するコンパレータと、第１の
入力端子にカソードが接続される第３のダイオードと、
第２の入力端子にカソードが接続される第４のダイオー
ドと、第３および第４のダイオードのアノードとドレイ
ンが接続され、高電位側電源ラインとソースが接続さ
れ、コンパレータの比較結果がゲートに供給される第３
のＰチャンネル電界効果トランジスタと、を備えたこと
を特徴としている。

【００１８】また、本発明は、第１および第２の入力端
子に給電される交流電圧を整流して高電位側電源ライン
および低電位側電源ラインの間に設けられた充電素子に
電力を充電する充電回路において、第１の入力端子にア
ノードが接続され、高電位側電源ラインにカソードが接
続される第１のダイオードと、第２の入力端子にアノー
ドが接続され、高電位側電源ラインにカソードが接続さ
れる第２のダイオードと、第１の入力端子にドレインが
接続され、低電位側電源ラインにソースが接続され、第
２の入力端子にゲートが接続される第１のＮチャンネル
電界効果トランジスタと、第２の入力端子にドレインが
接続され、低電位側電源ラインにソースが接続され、第
１の入力端子にゲートが接続される第２のＮチャンネル
電界効果トランジスタと、充電素子の充電電圧と予め定
められた基準電圧とを比較するコンパレータと、第１の
入力端子にドレインが接続され、低電位側電源ラインに
ソースが接続され、コンパレータの出力端子にゲートが
接続される第３のＮチャンネル電界効果トランジスタ
と、第２の入力端子にドレインが接続され、低電位側電
源ラインにソースが接続され、コンパレータの出力端子
にゲートが接続される第４のＮチャンネル電界効果トラ
ンジスタと、を備えたことを特徴としている。

【００１９】また、本発明の電子機器は、上記各態様の
充電回路を内蔵するとともに、充電回路から給電される
電力によって、動作することを特徴としている。また、
本発明の時計は、上記各態様の充電回路を内蔵するとと
もに、充電回路から給電される電力によって時刻を計測
する時計回路とを備えたことを特徴としている。

【００２０】

【発明の実施の形態】以下、本発明の実施の形態につい
て説明する。

【００２１】［１］ 本発明の原理 図１は、本発明の過充電防止方法を説明するための充電
回路の概要構成を示す回路図である。図２は、本発明に
よる過充電防止方法の基本的な動作を説明するためのタ
イミングチャートである。なお、図１では、一部構成要
件（コンパレータ）を省略しているが、前述した図２３
と同一の構成であり、対応する部分には同一の符号を付
けて説明を省略する。

【００２２】本発明による充電回路１００は、大容量コ
ンデンサＣへの過充電を防止するために、大容量コンデ
ンサＣへの充電電流ｉを所定の方法により遮断するリミ
ッタ回路を備える。すなわち、リミッタ回路は、大容量
コンデンサＣの充電電圧が所定のしきい値に達すると、
ＰチャンネルＦＥＴＭＰ１，ＭＰ２をオン状態とするこ
とにより、通常の充電経路とは異なる閉ループ経路（図
１を参照）を形成し、発電機ＡＧの交流電流を該矢印で
示す閉ループ経路を流すことにより、大容量コンデンサ
Ｃへの過充電を防止する。

【００２３】しかしながら、図１に示す構成において、
リミッタ回路によりＰチャンネルＦＥＴＭＰ１，ＭＰ２
をオン状態とさせた際に、図２に示すように、Ｎチャン
ネルＦＥＴＭＮ１またはＭＮ２がオン状態にあると（斜
線部）、大容量コンデンサＣが短絡し、該大容量コンデ
ンサＣからの逆流電流（ショート電流）が発生するた
め、大容量コンデンサＣに蓄えられた電力が無駄に消費
され、さらには大容量コンデンサＣ自体および回路部７
にダメージを与えてしまう。そこで、本発明では、Ｐチ
ャンネルＦＥＴＭＰ１またはＭＰ２のオン／オフ制御を
行うことにより大容量コンデンサＣの過充電を防止し、
さらに、ＮチャンネルＦＥＴＭＮ１，ＭＮ２をオン／オ
フ制御することにより、大容量コンデンサＣによるショ
ート電流の発生を防止するのである。

【００２４】Ａ．第１実施形態 １．第１実施形態の原理構成 図１は、第１実施形態に係わる腕時計に使用される充電
回路の原理説明図である。充電回路１００の主要部は、
交流発電機ＡＧの発電電圧を整流する整流部１０、充電
電流を蓄電する大容量コンデンサ２０、大容量コンデン
サ２０の充電電圧Ｖaを検出し、検出した充電電圧Ｖaに
基づいて入力端子AG1，AG2を短絡するか否かを制御する
ための制御信号CSを出力する電圧検出判別部３０Ａと、
検出結果に基づいて入力端子AG1，AG2を短絡する短絡部
４０から構成されている。なお、図中に示すｄは、寄生
ダイオードである。

【００２５】１−１：過充電防止動作 次に、過充電防止動作について、その概略を説明する。
充電が行われると、大容量コンデンサ２０に充電電流ｉ
が流れ込むので、その充電電圧Ｖaが次第に上昇する。
この場合において、電圧検出判別部３０Ａは、充電電圧
Ｖaが予め定めた電圧を超過した場合に、入力端子AG1，
AG2を短絡するための制御信号CSが出力されるように構
成され、あるいは、充電電圧Ｖaが予め定めた電圧を超
過したか否かを判別し、超過していると判別した場合に
入力端子AG1，AG2を短絡するための制御信号CSが出力さ
れるように構成されている。これにより、短絡部４０が
動作し、入力端子AG1，AG2が短絡され、例えば、端子電
圧AG1（Ｖ1）が上昇し、端子電圧AG2（Ｖ2）が下降した
場合は、図中の矢印Ｘで示す経路でリミッタ電流ILIMが
流れる。従って、大容量コンデンサ２０に充電電流ｉが
流れ込むことがなくなり、過充電を防止できるのであ
る。

【００２６】２．第１実施形態の構成 図２は、第１実施形態に係わる腕時計に使用される充電
回路の回路図である。充電回路１００の主要部は、交流
発電機ＡＧの発電電圧を整流する整流部１０、充電電流
を蓄電する大容量コンデンサ２０、および大容量コンデ
ンサ２０の充電電圧Ｖaを検出し、充電電圧Ｖaを基準電
圧Ｖrefと比較する比較部３０（＝電圧検出判別部）、
比較部３０の比較結果に基づいて入力端子AG1，AG2を短
絡する短絡部４０から構成されている。なお、図中に示
すｄは、寄生ダイオードである。まず、整流部１０は、
ブリッジ型の全波整流回路として構成されており、入力
端子AG1，AG2に交流発電機ＡＧの発電電圧が給電される
ようになっている。入力端子AG1，AG2は、カソードが高
電位側電源ラインＶDDに接続されるダイオードD1，D2の
アノードと各々接続されている。このため、入力端子AG
1，AG2の端子電圧Ｖ1，Ｖ2が、充電電圧Ｖaとダイオー
ドD1，D2の降下電圧Ｖfとの合計値を上回ると、ダイオ
ードD1，D2はオン状態になる。

【００２７】また、入力端子AG1，AG2と低電位側電源ラ
インＶSSの間には、エンハンスメント型のＮチャンネル
ＦＥＴN1，N2が設けられている。ここで、Ｎチャンネル
ＦＥＴN1のゲートは入力端子AG2に接続されており、一
方、ＮチャンネルＦＥＴN2のゲートは入力端子AG1に接
続されている。ＮチャンネルＦＥＴN1，N2は同一の電気
的特性を有しており、それらの閾値電圧はＶtとなって
いる。したがって、交流発電機ＡＧから発電電圧が給電
され、端子電圧Ｖ2が端子電圧Ｖ1を上回り、端子電圧Ｖ
2が閾値電圧Ｖtを越えると、ＮチャンネルＦＥＴN1がオ
ン状態になる。このとき、ＮチャンネルＦＥＴN2はオフ
状態である。また、発電電圧の振幅がごく小さければダ
イオードD2はオフ状態となっている。ここで、発電電圧
が次第に大きくなり、端子電圧Ｖ2が、充電電圧Ｖaとダ
イオードD2の降下電圧Ｖfとの合計値を上回ると、ダイ
オードD2がオン状態になる。すると、充電電流ｉが「入
力端子AG2→ダイオードD2→高電位側電源ラインＶDD→
大容量コンデンサ２０→低電位側電源ラインＶSS→Ｎチ
ャンネルＦＥＴN1→入力端子AG1」の経路で流れ、大容
量コンデンサ２０に電荷が充電される。また、逆に端子
電圧Ｖ1が端子電圧Ｖ2を上回る場合には、「入力端子AG
1→ダイオードD1→高電位側電源ラインＶDD→大容量コ
ンデンサ２０→低電位側電源ラインＶSS→Ｎチャンネル
ＦＥＴN2→入力端子AG2」の経路で充電電流ｉが流れ、
大容量コンデンサ２０に電荷が充電される。

【００２８】この整流部１０は、図１５に示す従来の充
電回路のようにコンパレータCOM1〜COM4を必要としない
ので、充電回路の回路規模が小さいという利点があり、
また、ダイオードブリッジ回路と比較して、電圧損失が
少ないので、発電電圧の振幅が小さくても効率良く充電
できるという利点がある。次に、大容量コンデンサ２０
は例えば充電可能な二次電池から構成されており、一定
の耐圧を有する。仮に、耐圧を越えて充電を行うと、過
充電の状態となり大容量コンデンサ２０が劣化して充電
効率が低下する。

【００２９】次に、比較部３０は、コンパレータCOM、
充電電圧Ｖaを分圧する抵抗Ｒ1，Ｒ2、および基準電圧
Ｖrefを発生する基準電圧発生回路３１から構成されて
いる。コンパレータCOMの正入力端子には基準電圧Ｖref
が供給され、一方、その負入力端子には、抵抗Ｒ1，Ｒ2
によって分圧された電圧Ｖa'（=Ｖa・Ｒ2／(Ｒ1+Ｒ2)）
が供給されている。コンパレータCOMは、基準電圧Ｖref
と電圧Ｖa'とを比較して制御信号CSを生成する。電圧Ｖ
a'が基準電圧Ｖrefを上回るならば制御信号CSはローレ
ベルになり、一方、電圧Ｖa'が基準電圧Ｖrefを下回る
ならば制御信号CSはハイレベルになる。ここで、基準電
圧Ｖrefは、大容量コンデンサ２０の耐圧を考慮して、
大容量コンデンサ２０が過充電にならないように設定す
る。なお、充電電圧Ｖaを基準電圧Ｖrefと直接比較せず
に、電圧Ｖa'と比較するようにしたのは基準電圧Ｖref
の作り易さを考慮したためである。

【００３０】次に、短絡部４０は、リミッタトランジス
タLIMTrで構成されている。リミッタトランジスタLIMTr
としては、Ｐチャンネルエンハスメント型のトランスミ
ッションゲートトランジスタが用いられ、入力端子AG
1，AG2に接続されている。トランスミッションゲートト
ランジスタは、そのゲート電圧によってオン・オフが制
御され入出力に双方向性がある。この例では、Ｐチャン
ネルで構成されているので、制御信号CSがローレベルの
ときオン状態（接続）、制御信号CSがハイレベルのとき
オフ状態（開放）となる。したがって、充電電圧Ｖａが
所定電圧を上回ると、入力端子AG1，AG2が接続されリミ
ッタ電流ILIMが流れ、大容量コンデンサ２０には充電電
流ｉが流れ込まないようになる。

【００３１】次に、交流発電機ＡＧとその周辺機構の構
成を説明する。図３は交流発電機ＡＧとその周辺機構の
構成を示す斜視図である。図示のように、交流発電機Ａ
Ｇは、ロータ１４とステータ１５を備えており、２極磁
化されたディスク状のロータ１４が回転するとステータ
１５の出力用コイル１６に起電力が発生し、交流出力が
取り出せるようになっている。また、図において、１３
は腕時計本体ケース内で旋回運動を行う回転錘であり、
１１は回転錘１３の回転運動を発電機ＡＧに伝達する輪
列機構である。回転錘１３は腕時計を装着した人の腕の
振りに応じて回転し、これに伴って交流発電機ＡＧから
起電力が得られるようになっている。交流発電機ＡＧか
ら出力された交流は、充電回路１００で整流され、処理
装置９に供給される。処理装置９は、充電回路１００か
ら放電される電力によって時計装置７を駆動する。な
お、交流発電機AGが非発電状態であっても、大容量コン
デンサ２０から供給される電力によって処理装置９およ
び時計装置７が駆動される。この時計装置７は、水晶発
振器やカウンタ回路等で構成されており、水晶発振器で
生成されるマスタクロック信号をカウンタ回路で分周
し、この分周結果に基づいて時刻を計測している。

【００３２】３．第１実施形態の動作 次に、第１実施形態に係わる腕時計の動作を図面を参照
しつつ説明する。 ３−１：充電動作 図４は、充電回路の充電動作を示すタイミングチャート
である。交流発電機ＡＧが発電を開始すると、発電電圧
が両入力端子AG1，AG2に給電される。この場合、入力端
子AG1の端子電圧Ｖ1と入力端子AG2の端子電圧Ｖ2は、図
４（ａ）、（ｂ）に示すように、位相が反転している。
なお、図中のＶtは、ＮチャンネルＦＥＴN1，N2の閾値
電圧である。

【００３３】図に示すように端子電圧Ｖ1が時刻Ｔ1で閾
値電圧Ｖtを越えると、ＮチャンネルＦＥＴN2がオン状
態となる。この後、端子電圧Ｖ1が上昇し、時刻Ｔ2で高
電位側電源ラインＶDDの電圧を越え、さらにダイオード
D1の降下電圧Ｖfだけ上昇すると(時刻Ｔ3)、ダイオード
D1がオン状態となる。このとき、端子電圧Ｖ2は閾値電
圧Ｖtを下回っているので、ＮチャンネルＦＥＴN1はオ
フ状態になっている。したがって、ダイオードD1がオン
状態となる期間Ｔa(Ｔ3〜Ｔ4)において、「入力端子AG1
→ダイオードD1→高電位側電源ラインＶDD→大容量コン
デンサ２０→低電位側電源ラインＶSS→ＮチャンネルＦ
ＥＴN2」の経路で充電電流ｉが流れ、大容量コンデンサ
２０に電荷が充電される。

【００３４】この後、端子電圧Ｖ1が下降すると逆に端
子電圧Ｖ2が上昇し、端子電圧Ｖ2は時刻Ｔ5において閾
値電圧Ｖtを越える。すると、ＮチャンネルＦＥＴN1が
オン状態となる。この後、端子電圧Ｖ2が上昇し、時刻
Ｔ6で高電位側電源ラインＶDDの電圧を越え、さらにダ
イオードD2の降下電圧Ｖfだけ上昇すると(時刻Ｔ7)、ダ
イオードD2がオン状態となる。このとき、端子電圧Ｖ1
は閾値電圧Ｖtを下回っているので、ＮチャンネルＦＥ
ＴN2はオフ状態になっている。したがって、ダイオード
D2がオン状態となる期間Ｔb(Ｔ7〜Ｔ8)において、「入
力端子AG2→ダイオードD2→高電位側電源ラインＶDD→
大容量コンデンサ２０→低電位側電源ラインＶSS→Ｎチ
ャンネルＦＥＴN1」の経路で充電電流ｉが流れ、大容量
コンデンサ２０に電荷が充電される。これにより、発電
電圧は全波整流され、図４（ｃ）に示す充電電流ｉが得
られることになる。

【００３５】３−２：過充電防止動作 次に、過充電防止動作について、図２および図５の処理
フローチャートを参照しつつ説明する。上述した充電が
行われると、大容量コンデンサ２０に充電電流ｉが流れ
込むので、その充電電圧Ｖaが次第に上昇する。比較部
３０のコンパレータCOMは、充電電圧Ｖaを抵抗Ｒ1，Ｒ2
で分圧した電圧Ｖa'（=Ｖa・Ｒ2／(Ｒ1+Ｒ2)）と基準電
圧Ｖrefとを比較して（ステップＳ１）、前者が後者を
上回ると制御信号CSをローレベルにする。

【００３６】これにより、リミッタトランジスタLIMTr
がオフ状態からオン状態に移行するため（ステップＳ
２）、入力端子AG1，AG2が短絡され、例えば、端子電圧
AG1（Ｖ1）が上昇し、端子電圧AG2（Ｖ2）が下降した場
合は、図中の矢印Ｘで示す経路でリミッタ電流ILIMが流
れる。過電圧検出は、常時検出していない場合であって
も、サンプリング的に検出動作を行っても良い。具体的
には、コンパレータＣＯＭおよび抵抗Ｒ1、Ｒ２はトラ
ンジスタスイッチで電源供給を停止するように構成し、
数秒周期でトランジスタスイッチをONしてコンパレータ
ＣＯＭと抵抗Ｒ１、Ｒ2に電源供給して過電圧検出を行
うことで検出動作に拘わる消費電流を削減することがで
きる。また、その場合は、サンプリング周期の間、コン
パレータ出力信号を保持しておくためにコンパレータ出
力にラッチ回路を設けておくと良い。

【００３７】リミッタ電流ILIMが交流発電機ＡＧに流れ
ると、そのロータ１４の回転に電磁ブレーキがかかる。
したがって、腕時計を激しく動かしてもロータ１４には
負荷がかかるので回転数が減少し、端子電圧Ｖ1，Ｖ2が
低下する。換言すれば、この充電回路１００は、短絡す
る経路を形成することによってリミッタ電流ILIMが小さ
くなるという自己制御特性を有している。ところで、過
充電を防止する方法としては、リミッタトランジスタLI
MTrを整流部１０と大容量コンデンサ２０との間に設
け、充電電圧Ｖaが所定の電圧を越える場合にリミッタ
トランジスタLIMTrをオフ状態にして、整流部１０と大
容量コンデンサ２０を切断することも考えられる。しか
しながら、そのように構成すると、入力端子AG1,AG2に
は大きな発電電圧が発生し、リミッタトランジスタLIMT
rの耐圧を大きくする必要があるが、腕時計のように小
型携帯機器の充電回路では、耐圧の小さいトランジスタ
を用いてＩＣ化するので、大きな耐圧のリミッタトラン
ジスタLIMTrはＩＣ化に適さない。この点、本実施形態
では充電電圧Ｖaが所定電圧を越えると入力端子AG1，AG
2を短絡するように構成したので、リミッタトランジス
タLIMTrとして耐圧の低いものを使用することができ、
容易にＩＣ化できるという利点がある。

【００３８】以上、説明したように第１実施形態によれ
ば、整流部１０をコンパレータを用いることなく構成し
たので、回路規模を小さくすることができ、しかも消費
電流を低減することができる。また、短絡部４０をトラ
ンスミッションゲートを用いて構成し、充電電圧Ｖaを
分圧した電圧Ｖa'が基準電圧Ｖrefを上回ると、トラン
スミッションゲートがオン状態になるように制御したの
で、充電電圧Ｖaが大容量コンデンサ２０の耐圧を越え
ることが無く、大容量コンデンサ２０の過充電を防止で
きる。この場合、短絡部４０は、整流部１０と大容量コ
ンデンサ２０を切断するのではなく、ダイオードD1，D2
を通らない経路で発電電流を流すようにしたので、短絡
部４０に用いられるトランジスタに耐圧の低いものを使
用でき、ＩＣ化が容易になる。また、入力端子AG1，AG2
を短絡した場合には、ショートブレーキが掛かるので、
端子電圧Ｖ1，Ｖ2の振幅を自動的に下げることができ
る。

【００３９】Ｂ．第２実施形態 上述した第１実施形態においては、発電時にリミッタト
ランジスタLIMTrのソース電位がボディ電位よりもダイ
オードD1，D2の降下電圧Ｖfだけ上がるので、リミッタ
トランジスタの閾値電圧Ｖtがバックゲート効果によっ
て低下する。例えば、図１６は一般的なエンハンスメン
ト型ＰチャネルＦＥＴのＩDS-ＶGS特性を示したもので
ある。この図から、ボディ電位Ｖsubがソース電位Ｖsに
対して低下するとＩDS-ＶGS特性が変化し、閾値電圧Ｖt
(ゲート・ソース間の絶対値）が下がることがわかる。
このため、充電電圧Ｖaが所定電圧に達しておらず、リ
ミッタトランジスタLIMTrが本来オフ状態にあるべき期
間において、リミッタトランジスタLIMTrのソース・ゲ
ート間の抵抗値が減少して、小さなリミッタ電流ILIMが
流れる場合がある。特に、発電電流が大きく降下電圧Ｖ
fが大きくなる場合に問題となる。また、時計用ＩＣで
は、ＭＯＳＦＥＴの閾値電圧Ｖtを０．５Ｖ程度と低電
圧に設定するため、バックゲート効果の影響が大きい。

【００４０】第２実施形態は、このような点に鑑みてな
されたものであり、充電電圧Ｖaが基準電圧Ｖrefに達し
ていない場合に、入力端子AG1，AG2の短絡経路を確実に
開放するものである。

【００４１】１．第２実施形態の構成 図６は、第２実施形態に係わる腕時計に使用される充電
回路の回路図である。充電回路１０１は、第１実施形態
の整流部１０の替わりに低電位側電源ラインＶSSと高電
位側電源ラインＶDDと逆転させた整流部１０’を用いる
点、短絡部４０’を用いる点を除いて、図２に示す第１
実施形態の充電回路１００と同様に構成されている。ま
た、交流発電機ＡＧとその周辺機構の構成も図３に示す
第１実施形態のものと同様である。

【００４２】まず、整流部１０’において、入力端子AG
1，AG2はダイオードD1，D2を介して低電位側電源ライン
ＶSSに接続されている。また、入力端子AG1，AG2と高電
位側電源ラインＶDDの間には、エンハンスメント型のＰ
チャンネルＦＥＴP1，P2が設けられている。ここで、Ｐ
チャンネルＦＥＴP1のゲートは入力端子AG2に接続され
ており、一方、ＰチャンネルＦＥＴP2のゲートは入力端
子AG1に接続されている。したがって、入力端子AG1の電
圧が入力端子AG2の電圧を下回り、ＰチャンネルＦＥＴP
2のゲートソース間電圧Ｖgsが一定値を越えると、Ｐチ
ャンネルＦＥＴP2がオン状態になる。さらに、入力端子
AG1の電圧が低下して低電位側電源ラインＶSSの電圧値
よりもダイオードD1の降下電圧Ｖfだけ下回ると、ダイ
オードD1がオン状態になる。すると、充電電流が、「入
力端子AG2→ＰチャンネルＦＥＴP2→高電位側電源ライ
ンＶDD→大容量コンデンサ２０→ダイオードD1→入力端
子AG1」の経路で流れ、大容量コンデンサ２０に電荷が
充電される。

【００４３】次に、短絡部４０’は、Ｐチャンネルエン
ハンスメント型のリミッタトランジスタLIMTrおよびダ
イオードD3,D4から構成されている。リミッタトランジ
スタLIMTrのソースとボディは高電位側電源ラインＶDD
に、また、そのドレインはダイオードD3,D4の各アノー
ドに接続されており、さらに、ゲートには制御信号CSが
供給されるようになっている。また、ダイオードD3,D4
のカソードは、入力端子AG1，AG2に接続されている。こ
こで、リミッタトランジスタLIMTrのボディはソースと
同電位になるので、バックゲート効果によって、オフ状
態における抵抗値が減少するといった不都合はない。し
たがって、短絡部４０’は、大容量コンデンサ２０に対
して充電を行う場合にリミッタ電流ILIMを流すことがな
いので、効率良く充電することが可能となる。

【００４４】この例の短絡部４０’にあっては、ダイオ
ードD3,D4が設けられているので、リミッタトランジス
タLIMTrがオン状態になったとしても直ちにリミッタ電
流ILIMが流れるのではなく、以下の式１、式２で与えら
れる条件を満たすことが必要とされる。ただし、リミッ
タトランジスタLIMTrのドレイン-ソース間電圧をＶds'
とし、ダイオードD3，D4の降下電圧をＶfとする。 Ｖ2＜Ｖa−Ｖds'−Ｖf …式１ Ｖ1＜Ｖa−Ｖds'−Ｖf …式２

【００４５】２．第２実施形態の動作 次に、第２実施形態に係わる腕時計の動作を図面を参照
しつつ説明する。 ２−１：充電動作 図７は、充電回路の充電動作を示すタイミングチャート
である。なお、図中のＶtは、ＰチャンネルＦＥＴP1，P
2の閾値電圧である。図に示すように端子電圧Ｖ1が時刻
Ｔ1で閾値電圧Ｖtを下回ると、ＰチャンネルＦＥＴP2が
オン状態となる。この後、端子電圧Ｖ1が下降し、時刻
Ｔ2で低電位側電源ラインＶSSを下回り、さらにダイオ
ードD1の降下電圧Ｖfだけ下降すると(時刻Ｔ3)、ダイオ
ードD1がオン状態となる。このとき、端子電圧Ｖ2は閾
値電圧Ｖtを上回っているので、ＰチャンネルＦＥＴP1
はオフ状態になっている。したがって、ダイオードD1が
オン状態となる期間Ｔa(Ｔ3〜Ｔ4)において、「入力端
子AG2→ＰチャンネルＦＥＴP2→高電位側電源ラインＶD
D→大容量コンデンサ２０→低電位側電源ラインＶSS→
ダイオードD1」の経路で充電電流が流れ、大容量コンデ
ンサ２０に電荷が充電される。

【００４６】この後、端子電圧Ｖ1が上昇すると逆に端
子電圧Ｖ2が下降し、端子電圧Ｖ2は時刻Ｔ5において閾
値電圧Ｖtを下回る。すると、ＰチャンネルＦＥＴP1が
オン状態となる。この後、端子電圧Ｖ2が下降し、時刻
Ｔ6で低電位側電源ラインＶSSの電圧を下回り、さらに
ダイオードD2の降下電圧Ｖfだけ下降すると(時刻Ｔ7)、
ダイオードD2がオン状態となる。このとき、端子電圧Ｖ
1は閾値電圧Ｖtを上回っているので、ＰチャンネルＦＥ
ＴP2はオフ状態になっている。したがって、ダイオード
D2がオン状態となる期間Ｔb(Ｔ7〜Ｔ8)において、「入
力端子AG1→ＰチャンネルＦＥＴP1→高電位側電源ライ
ンＶDD→大容量コンデンサ２０→低電位側電源ラインＶ
SS→ダイオードD2」の経路で充電電流が流れ、大容量コ
ンデンサ２０に電荷が充電される。これにより、発電電
圧は全波整流され、図４（ｃ）に示す充電電流が得られ
ることになる。

【００４７】２−２：過充電防止動作 次に、過充電防止動作について、図６を参照しつつ説明
する。上述した充電が行われると、大容量コンデンサ２
０に充電電流ｉが流れ込むので、その充電電圧Ｖaが次
第に上昇する。比較部３０のコンパレータCOMは、充電
電圧Ｖaを抵抗Ｒ1，Ｒ2で充電電圧Ｖaを分圧した電圧Ｖ
a'（=Ｖa・Ｒ2／(Ｒ1 +Ｒ2)）と基準電圧Ｖrefとを常時
比較して、前者が後者を上回ると制御信号CSをローレベ
ルにする。すると、リミッタトランジスタLIMTrがオフ
状態からオン状態に移行する。ここで、端子電圧Ｖ2が
下降して、閾値電圧Ｖtを下回るとＰチャンネルＦＥＴP
1がオン状態になり、さらに端子電圧Ｖ2が上述した式２
の条件を満たすと、図中の矢印Ｘ１に示す経路でリミッ
タ電流ILIMが流れる。一方、端子電圧Ｖ1が下降してＰ
チャンネルＦＥＴP2がオン状態となり、さらに端子電圧
Ｖ1が上述した式１の条件を満たすと、図中の矢印Ｘ２
に示す経路でリミッタ電流ILIMが流れる。これにより、
入力端子AG1，AG2が短絡され、端子電圧Ｖ1，Ｖ2が充電
電圧Ｖaを上回ったとしても大容量コンデンサ２０に充
電電流ｉが流れ込まなくなり、大容量コンデンサ２０の
過充電を回避することが可能となる。なお、この例にお
いても第１実施形態と同様に、リミッタ電流ILIMが交流
発電機ＡＧに流れるとロータ１４に電磁ブレーキがかか
るので、充電回路１０１は自己制御特性を有している。

【００４８】３．第２実施形態の効果 以上、説明したように第２実施形態によれば、リミッタ
トランジスタLIMTrのソースとボディは高電位側電源ラ
インＶDDに接続するので、ボディ電位がソース電位を上
回るといったことがないので、バックゲート効果に起因
して通常動作時にリミッタ電流ILIMが流れるといったこ
とがなくなる。この結果、充電効率をより一層高めるこ
とができる。

【００４９】Ｃ．第３実施形態 １．第３実施形態の構成 図８は、第３実施形態に係わる腕時計に使用される充電
回路の回路図である。図８において、図２と同様の部分
には同一の符号を付す。本第３実施形態の充電回路１０
０”が第１実施形態の充電回路１００と異なる点は、短
絡部４０として機能するリミッタトランジスタLIMTrに
代えて、入力端子AG1と低電位側電源ラインＶSSとの間
にＮチャンネルＦＥＴN1と並列に接続され、ゲート端子
がコンパレータＣＯＭの出力端子に接続されたエンハン
スメント型のＮチャンネルＦＥＴであるリミッタトラン
ジスタLIMTr1と、入力端子AG2と低電位側電源ラインＶS
Sとの間にＮチャンネルＦＥＴN2と並列に接続され、ゲ
ート端子がコンパレータＣＯＭの出力端子に接続された
エンハンスメント型のＮチャンネルＦＥＴであるリミッ
タトランジスタLIMTr2と、を備えた点である。

【００５０】リミッタトランジスタLIMTr1と、リミッタ
トランジスタLIMTr2とは、同一の電気的特性を有してお
り、この例では、Ｎチャンネルで構成されているので、
制御信号CSがローレベルのときオフ状態（開放）、制御
信号CSがハイレベルのときオン状態（接続）となる。し
たがって、充電電圧Ｖａが所定電圧を上回ると、入力端
子AG1，AG2が接続されリミッタ電流ILIMが流れ、大容量
コンデンサ２０には充電電流ｉが流れ込まないようにな
る。

【００５１】２．第３実施形態の動作 本第３実施形態の充電時の動作は、基本的に第１実施形
態と同様であるので、過充電防止動作について図８を参
照して説明する。充電が行われると、大容量コンデンサ
２０に充電電流ｉが流れ込むので、その充電電圧Ｖaが
次第に上昇する。比較部３０のコンパレータCOMは、充
電電圧Ｖaを抵抗Ｒ1，Ｒ2で分圧した電圧Ｖa'（=Ｖa・
Ｒ2／(Ｒ1+Ｒ2)）と基準電圧Ｖrefとを比較して、前者
が後者を上回ると制御信号CSをハイレベルにする。する
と、リミッタトランジスタLIMTr1およびリミッタトラン
ジスタLI MTr2が同時にオフ状態からオン状態に移行す
るため、入力端子AG1，AG2が短絡され、図中の矢印Ｘ’
で示す経路でリミッタ電流ILIMが流れる。

【００５２】なお、過電圧検出は、常時検出していない
場合であっても、サンプリング的に検出動作を行っても
良い。具体的には、コンパレータＣＯＭおよび抵抗Ｒ
1、Ｒ２はトランジスタスイッチで電源供給を停止する
ように構成し、数秒周期でトランジスタスイッチをONし
てコンパレータＣＯＭと抵抗Ｒ１、Ｒ2に電源供給して
過電圧検出を行うことで検出動作に拘わる消費電流を削
減することができる。また、その場合は、サンプリング
周期の間、コンパレータ出力信号を保持しておくために
コンパレータ出力にラッチ回路を設けておくと良い。

【００５３】リミッタ電流ILIMが交流発電機ＡＧに流れ
ると、そのロータ１４の回転に電磁ブレーキがかかる。
したがって、腕時計を激しく動かしてもロータ１４には
負荷がかかるので回転数が減少し、端子電圧Ｖ1，Ｖ2が
低下する。換言すれば、この充電回路１００”は、短絡
する経路を形成することによってリミッタ電流ILIMが小
さくなるという自己制御特性を有している。以上、説明
したように第３実施形態によれば、整流部１０をコンパ
レータを用いることなく構成したので、回路規模を小さ
くすることができ、しかも消費電流を低減することがで
きる。

【００５４】また、短絡部４０を二つのＮチャンネルＦ
ＥＴであるリミッタトランジスタLIMTr1およびリミッタ
トランジスタLIMTr2により構成し、充電電圧Ｖaを分圧
した電圧Ｖa'が基準電圧Ｖrefを上回ると、リミッタト
ランジスタLIMTr1およびリミッタトランジスタLIMTr2が
同時にオン状態になるように制御したので、充電電圧Ｖ
aが大容量コンデンサ２０の耐圧を越えることが無く、
大容量コンデンサ２０の過充電を防止できる。この場
合、短絡部４０は、整流部１０と大容量コンデンサ２０
を切断するのではなく、ダイオードD1，D2を通らない経
路で発電電流を流すようにしたので、短絡部４０に用い
られるトランジスタに耐圧の低いものを使用でき、ＩＣ
化が容易になる。また、入力端子AG1，AG2を短絡した場
合には、ショートブレーキが掛かるので、端子電圧Ｖ
1，Ｖ2の振幅を自動的に下げることができる。

【００５５】３．第３実施形態の効果 以上、説明したように第３実施形態によれば、リミッタ
トランジスタLIMTrのソースとボディは高電位側電源ラ
インＶDDに接続するので、ボディ電位がソース電位を上
回るといったことがないので、バックゲート効果に起因
して通常動作時にリミッタ電流ILIMが流れるといったこ
とがなくなる。この結果、充電効率をより一層高めるこ
とができる。さらに第２実施形態と比較して、外付け素
子であるリミッタ用のダイオードＤ３、Ｄ4を省くこと
が可能となり、集積回路内に回路を形成することが可能
となる。

【００５６】Ｄ．第４実施形態 １．第４実施形態の構成 図９は、第４実施形態に係わる腕時計に使用される充電
回路の回路図である。図９において、図２の第１実施形
態と同様の部分には同一の符号を付す。充電回路１０
０”’の主要部は、交流発電機ＡＧの発電電圧を整流す
る整流部１０、充電電流を蓄電する大容量コンデンサ２
０、および大容量コンデンサ２０の充電電圧Ｖaを検出
し、充電電圧Ｖaを基準電圧Ｖrefと比較する比較部３
０、比較部３０の比較結果に基づいて高電位側電源ライ
ンＶDDと低電位側電源ラインＶSSとを短絡する短絡部４
０と、逆電流を防止するための逆電流防止ダイオードＤ
RPと、から構成されている。なお、図中に示すｄは、寄
生ダイオードである。この場合において、整流部１０、
大容量コンデンサ２０及び比較部３０の構成は第１実施
形態と同様であるので、その詳細な説明を省略する。

【００５７】次に短絡部４０の構成について説明する。
短絡部４０は、リミッタトランジスタLIMTrで構成され
ている。リミッタトランジスタLIMTrとしては、Ｐチャ
ンネルエンハスメント型トランジスタが用いられ、電源
ラインＶDD，ＶSSに接続されている。この例では、Ｐチ
ャンネルで構成されているので、制御信号CSがローレベ
ルのときオン状態（接続）、制御信号CSがハイレベルの
ときオフ状態（開放）となる。したがって、充電電圧Ｖ
ａが所定電圧を上回ると、高電位側電源ラインＶDDと低
電位側電源ラインＶSSとを短絡させてリミッタ電流ILIM
が流れ、大容量コンデンサ２０には充電電流ｉが流れ込
まないようになる。このとき、逆電流防止ダイオードＤ
RPは、リミッタ電流ILIMが充電電流ｉとして大容量コン
デンサ２０に流れ込むのを防止している。

【００５８】２．第４実施形態の動作 次に、第４実施形態に係わる腕時計の動作を図４を参照
しつつ説明する。 ２−１：充電動作 交流発電機ＡＧが発電を開始すると、発電電圧が両入力
端子AG1，AG2に給電される。この場合、入力端子AG1の
端子電圧Ｖ1と入力端子AG2の端子電圧Ｖ2は、図４
（ａ）、（ｂ）に示すように、位相が反転している。な
お、図中のＶtは、ＮチャンネルＦＥＴN1，N2の閾値電
圧である。

【００５９】図に示すように端子電圧Ｖ1が時刻Ｔ1で閾
値電圧Ｖtを越えると、ＮチャンネルＦＥＴN2がオン状
態となる。この後、端子電圧Ｖ1が上昇し、時刻Ｔ2で高
電位側電源ラインＶDDの電圧を越え、さらにダイオード
D1の降下電圧Ｖfだけ上昇すると(時刻Ｔ3)、ダイオード
D1がオン状態となる。このとき、端子電圧Ｖ2は閾値電
圧Ｖtを下回っているので、ＮチャンネルＦＥＴN1はオ
フ状態になっている。したがって、ダイオードD1がオン
状態となる期間Ｔa(Ｔ3〜Ｔ4)において、「入力端子AG1
→ダイオードD1→高電位側電源ラインＶDD→大容量コン
デンサ２０→逆流防止ダイオードＤRP→低電位側電源ラ
インＶSS→ＮチャンネルＦＥＴN2」の経路で充電電流ｉ
が流れ、大容量コンデンサ２０に電荷が充電される。

【００６０】この後、端子電圧Ｖ1が下降すると逆に端
子電圧Ｖ2が上昇し、端子電圧Ｖ2は時刻Ｔ5において閾
値電圧Ｖtを越える。すると、ＮチャンネルＦＥＴN1が
オン状態となる。この後、端子電圧Ｖ2が上昇し、時刻
Ｔ6で高電位側電源ラインＶDDの電圧を越え、さらにダ
イオードD2の降下電圧Ｖfだけ上昇すると(時刻Ｔ7)、ダ
イオードD2がオン状態となる。このとき、端子電圧Ｖ1
は閾値電圧Ｖtを下回っているので、ＮチャンネルＦＥ
ＴN2はオフ状態になっている。したがって、ダイオード
D2がオン状態となる期間Ｔb (Ｔ7〜Ｔ8)において、「入
力端子AG2→ダイオードD2→高電位側電源ラインＶDD→
大容量コンデンサ２０→低電位側電源ラインＶSS→逆流
防止ダイオードＤRP→ＮチャンネルＦＥＴN1」の経路で
充電電流ｉが流れ、大容量コンデンサ２０に電荷が充電
される。これにより、発電電圧は全波整流され、図４
（ｃ）に示す充電電流ｉが得られることになる。

【００６１】２−２：過充電防止動作 次に、過充電防止動作について、再び図２および図５の
処理フローチャートを参照しつつ説明する。上述した充
電が行われると、大容量コンデンサ２０に充電電流ｉが
流れ込むので、その充電電圧Ｖaが次第に上昇する。比
較部３０のコンパレータCOMは、充電電圧Ｖaを抵抗Ｒ
1，Ｒ2で分圧した電圧Ｖa'（=Ｖa・Ｒ2／(Ｒ1+Ｒ2)）と
基準電圧Ｖrefとを比較して（ステップＳ１）、前者が
後者を上回ると制御信号CSをローレベルにする。

【００６２】これにより、リミッタトランジスタLIMTr
がオフ状態からオン状態に移行するため（ステップＳ
２）、高電位側電源ラインＶDDと低電位側電源ラインＶ
SSとが短絡され、例えば、端子電圧AG1（Ｖ1）が上昇
し、端子電圧AG2（Ｖ2）が下降した場合は、図中の矢印
Ｘで示す経路でリミッタ電流ILIMが流れる。リミッタ電
流ILIMが交流発電機ＡＧに流れると、そのロータ１４の
回転に電磁ブレーキがかかる。したがって、腕時計を激
しく動かしてもロータ１４には負荷がかかるので回転数
が減少し、端子電圧Ｖ1，Ｖ2が低下する。換言すれば、
この充電回路１００は、短絡する経路を形成することに
よってリミッタ電流ILIMが小さくなるという自己制御特
性を有している。

【００６３】以上、説明したように第４実施形態によれ
ば、整流部１０をコンパレータを用いることなく構成し
たので、回路規模を小さくすることができ、しかも消費
電流を低減することができる。また、短絡部４０を電界
効果トランジスタを用いて構成し、充電電圧Ｖaを分圧
した電圧Ｖa'が基準電圧Ｖrefを上回ると、リミッタト
ランジスタがオン状態になるように制御したので、充電
電圧Ｖaが大容量コンデンサ２０の耐圧を越えることが
無く、大容量コンデンサ２０の過充電を防止できる。

【００６４】Ｅ．第５実施形態 １．第５実施形態の構成 図１８は、第１実施形態の電圧検出判別部の他の実施形
態である電圧検出判別部の回路図である。図１８におい
て、図１の第１実施形態と同様の部分には同一の符号を
付す。

【００６５】電圧検出判別部３０Ａは、一端が電源ＶDD
に接続された定電流源ＣCNSTと、定電流源ＣCNSTの他端
にドレインＤ及びゲートＧが共通接続されたトランジス
タＱ1と、トランジスタＱ1のソースＳにドレインＤ及び
ゲートＧが共通接続されたトランジスタＱ2と、一端が
電源ＶDDに接続されたプルダウン抵抗ＲPDと、プルダウ
ン抵抗ＲPDの他端に入力端子が接続された第１インバー
タＩＮＶ1と、第１インバータＩＮＶ1の出力端子に入力
端子が接続され、制御信号CSを出力する第２インバータ
ＩＮＶ2と、トランジスタＱ2のソースＳ及びプルダウン
抵抗ＲPDの他端並びに電源ＶSSの間に接続されたカレン
トミラー回路ＣＭＣと、を備えて構成されている。

【００６６】カレントミラー回路ＣＭＣは、トランジス
タＱ2のソースＳにドレインＤ及びゲートＧが共通接続
され、ソースＳが電源ＶSSに接続されたトランジスタＱ
Dと、プルダウン抵抗ＲPDの他端にドレインＤが接続さ
れ、トランジスタＱDのゲートＧにゲートＧが接続さ
れ、ソースＳが電源ＶSSに接続されたトランジスタＱC
と、を備えて構成されている。

【００６７】２．第５実施形態の動作 次に第５実施形態の電圧検出判別部３０Ａの動作を図１
及び図１８を参照して説明する。電源電圧（ＶDD−ＶS
S）が低いうち、すなわち、図１８においては、トラン
ジスタＱ1、トランジスタＱ2及びトランジスタＱDのし
きい値電圧の合計電圧未満の場合には、定電流源ＣCNST
から電流は流れず、カレントミラー回路ＣＭＣのトラン
ジスタＱD及びトランジスタＱCはオフ状態であり、第１
インバータＩＮＶ1の入力端子には、電源ＶDDをプルダ
ウン抵抗ＲPDによりプルダウンした電圧Ｖ1（＝“Ｈ”
レベル相当）が印加され、第１インバータＩＮＶ1は、
“Ｌ”レベルの信号を出力する。

【００６８】これにより第２インバータＩＮＶ2は、制
御信号CSを“Ｈ”レベルとするので、リミッタトランジ
スタ４０は、オフ状態を保持する。一方、電源電圧（Ｖ
DD−ＶSS）が大きくなって、所定の電圧（図１８におい
ては、トランジスタＱ1、トランジスタＱ2及びトランジ
スタＱDのしきい値電圧の合計電圧）を超過すると、定
電流源ＣCNSTからトランジスタＱ1、Ｑ2、ＱDを介して
電源ＶSS側に電流が流れ、トランジスタＱDのドレイン
Ｄ−ソースＳ間の電流と同じ大きさの電流がトランジス
タＱCのドレインＤ−ソースＳ間を流れる。ここで、ト
ランジスタＱCに流れる電流はプルダウン抵抗ＲPDに流
れ得る電流よりも大きくなるように設定されており、こ
の結果、電圧Ｖ1は“Ｌ”レベルに相当する電圧とな
る。

【００６９】これにより、第１インバータＩＮＶ1は、
“Ｈ”レベルの信号を出力し、第２インバータＩＮＶ2
は、制御信号CSを“Ｌ”レベルとするので、リミッタト
ランジスタ４０は、オン状態となり、リミッタ電流が流
れることとなる。このように本第５実施形態の電圧検出
判別部３０Ａ’は、電源電圧が低い場合には、ほとんど
電流を消費することがなく、電池駆動されている携帯用
電子機器などにおいて、過電圧を防止する回路として好
適となっている。

【００７０】Ｅ．変形例 本発明は、上述した実施形態に限定されるものではな
く、例えば、以下に述べる各種の変形が可能である。

【００７１】（１）上述した第１実施形態の充電回路１
００は、高電位側電源ラインＶDDと低電位側電源ライン
ＶSSを逆転させ充電回路１００’として構成してもよ
い。図１０に充電回路１００’の構成を示す。この場
合、充電回路１００’は、整流部１０の替わりに第２実
施形態で説明した整流部１０’を用いる点を除いて、第
１実施形態の充電回路１００と同様である。

【００７２】（２）上述した第２実施形態の充電回路１
０１は、高電位側電源ラインＶDDと低電位側電源ライン
ＶSSを逆転させ充電回路１０１’として構成してもよ
い。この場合、単に整流部１０’の替わりに第１実施形
態で説明した整流部１０を適用すると、図１１に示す回
路となる。ここで、端子電圧Ｖ1が端子電圧Ｖ2よりも大
きくなると、矢印Ｙの経路でリミッタ電流ILIMが流れ
る。しかし、端子電圧Ｖ1の上昇に伴って、Ｎチャンネ
ルＦＥＴN2がオン状態となるので、大容量コンデンサ２
０が短絡され矢印Ｚの経路で短絡電流が流れるという問
題がある。

【００７３】そこで、充電回路１０１’は、図１２に示
すように構成する必要がある。この充電回路１０１’
は、整流部１０’の替わりに第１実施形態で説明した整
流部１０を用い、リミッタトランジスタLIMTrとしてエ
ンハンスメント型のＮチャンネルＦＥＴを用い、コンパ
レータCOMの正入力端子と負入力端子を逆転させた点を
除いて、第２実施形態の充電回路１０１と同様である。
つまり、発電電流を短絡させることにより得られるリミ
ッタ電流を整流用のダイオードＤ1およびダイオードＤ2
に流さないようにする必要がある。

【００７４】この場合、充電電圧Ｖaを分圧した電圧Ｖ
a'が基準電圧Ｖrefが上回ると、コンパレータCOMは制御
信号CSをハイレベルにするので、リミッタトランジスタ
LIMTrはオン状態になる。ここで、端子電圧Ｖ1が上昇す
ると、図中、矢印Ｙ’で示す経路でリミッタ電流ILIMが
流れ、大容量コンデンサ２０の過充電が回避される。こ
こで、充電回路１０１’の過充電防止動作を図１７に示
すタイミングチャートを用いて説明する。

【００７５】図において制御信号CSがローレベルの期間
（〜Ｔ10,Ｔ20〜）においては、リミッタトランジスタL
IMTrはオフ状態になっているので、整流部１０は、図４
と同様に通常の整流動作を行い、図１７（ｄ）に示す充
電電流ｉが大容量コンデンサ２０に流れ込む。ここで、
図１７（ａ）に示すように制御信号CSがハイレベルにな
ると、リミッタトランジスタLIMTrがオン状態になる。

【００７６】この場合、入力端子AG1の端子電圧Ｖ1が、
図１７（ｂ）に示すようにダイオードＤ3の降下電圧Ｖf
とリミッタトランジスタLIMTrのドレイン・ソース間電
圧Ｖdsの合計だけ上昇すると、ダイオードＤ3がオン状
態になる。すると、「入力端子AG1→ダイオードＤ3→リ
ミッタトランジスタLIMTr→低電位側電源ラインＶSS→
ＮチャンネルＦＥＴN2→入力端子AG2」の経路で、図１
７（ｅ）に示すリミッタ電流ILIMが流れる。一方、入力
端子AG2の端子電圧Ｖ2が、図１７（ｃ）に示すように上
昇すると、ダイオードＤ4がオン状態となり、「入力端
子AG2→ダイオードＤ4→リミッタトランジスタLIMTr→
低電位側電源ラインＶSS→ＮチャンネルＦＥＴN1→入力
端子AG1」の経路でリミッタ電流ILIMが流れる。したが
って、端子電圧Ｖ1,Ｖ2が上昇しても、ダイオードＤ1,
Ｄ2がオン状態になる前にダイオードＤ3,Ｄ4がオン状態
になるので、大容量コンデンサ２０に充電電流ｉが流れ
込むことはなく、過充電を防止することができる。

【００７７】（３）上述した各実施形態および変形例に
おいては、充電回路１００，１０１を用いた電子機器の
一例として腕時計を取り上げ説明したが、本発明はこれ
に限定されるものではなく、例えば、置き時計、クロッ
ク等の時計、携帯型の血圧計、携帯電話機、ページャ、
万歩計、電卓、携帯用パーソナルコンピュータ、電子手
帳、携帯ラジオ等に適用することができる。要は電力を
消費する電子機器であればどのようなものに適用しても
よい。このような電子機器においては、電池がなくても
そこに内蔵される電子回路や機構系を継続して動作させ
ることができるので、何時でも電子機器を使用すること
ができ、また、煩わしい電池の交換を不要にできる。さ
らには、電池の廃棄に伴う問題が生ずることもない。

【００７８】なお、蓄電作用のない電池と充電回路１０
０，１０１とを兼用してもよく、この場合は、電子機器
を長時間持ち歩かなっかった場合に、電池からの電力に
より即座に電子機器を動作させることができ、その後、
使用者が電子機器を持ち歩くことによって、発電された
電力によって電子機器を動作させることができる。

【００７９】（４）上述した各実施形態および変形例に
おいては、スイッチ手段の一例とし、ＰチャンネルＦＥ
ＴP1，P2、ＮチャンネルＦＥＴN1，N2といったユニポー
ラトランジスタを例示したが、ＰチャンネルＦＥＴP1，
P2の替わりにＰＮＰ型のトランジスタ、ＮチャンネルＦ
ＥＴN1，N2の替わりにＮＰＮ型のバイポーラトランジス
タを使用してもよい。ただし、これらのバイポーラトラ
ンジスタにあっては、エミッタ・コレクタ間の飽和電圧
が０．３Ｖ程度あるのが通常であるから、交流発電機Ａ
Ｇの起電圧が小さい場合には、上述した実施形態のよう
にＦＥＴを使用することが望ましい。

【００８０】（５）上述した各実施形態および変形例に
おいて、コンパレータCOMをＦＥＴを使用して構成し、
充電回路１００、１０１全体を１チップのＩＣに内蔵す
るようにしてもよい。また、ダイオードD1〜D4は、一方
向に電流を流す一方向性素子であればどのようなもので
あってもよく、その種類は問わない。例えば、ゲルマニ
ウムダイオードの他、ショットキーダイオードを使用し
てもよい。特に、ショットキーダイオードは、降下電圧
が０．３Ｖと小さいので、交流発電機ＡＧの起電圧が小
さい場合に好適である。

【００８１】（６）上述した各実施形態に係わる充電回
路１００，１０１および変形例に係わる充電回路１０
０’，１０１’は、ゼンマイ式発電機を備えた電子制御
機械時計に応用してもよい。図１３は、電子制御機械時
計の機械構造を示す斜視図である。この腕時計におい
て、ゼンマイ１１０はリューズ（図示せず）に連結され
ており、リューズを巻くことによって、ゼンマイ１１０
に機械エネルギが蓄積されるようになっている。ゼンマ
イ１１０と発電機１３０のロータ１３１の間には、増速
輪列１２０が設けられている。増速輪列１２０は、分針
１２４が固定されている二番車１２１、三番車１２２、
および秒針１２５が固定されている四番車１２３等から
構成されている。そして、この増速輪列１２０によって
ゼンマイ１１０の運動が発電機１３０のロータ１３１に
伝達され、発電が行われるようになっている。ここで、
発電機１３０は電磁ブレーキとしても作用し、増速輪列
１２０に固定された指針を定速で回転させている。この
意味において、発電機１３０は調速機としても機能す
る。

【００８２】次に、図１４は、第１実施形態の充電回路
１００を適用した電子制御機械時計の電気的構成を示す
ブロック図である。図において、充電回路１００は、発
電機１３０と整流回路１４０とによって構成されてい
る。発振回路１６０は水晶振動子１６１を用いてクロッ
ク信号C LKを生成している。調速回路１７０において、
検出回路１０２が発電機１３０の発電周波数を検出する
と、制御回路１０３は、この検出結果に基づいて、ロー
タ１３１の回転周期がクロック信号CLKの周期と合うよ
うに電磁ブレーキを調整してロータ１３１の回転速度を
一定にするように短絡部４０を制御している。

【００８３】ここで、発電機１３０の回転制御は、交流
発電機ＡＧのコイル両端を短絡可能な短絡部４０でオン
・オフすることで行っている。このスイッチは、上述し
た実施形態におけるリミッタトランジスタLIMTrが相当
する。このチョッパリングによって、スイッチをオンし
た時には、交流発電機ＡＧにショートブレーキが掛か
り、かつ交流発電機ＡＧのコイルに電気エネルギが蓄積
される。一方、スイッチをオフすると、交流発電機ＡＧ
が動作し、コイルに蓄積されていた電気エネルギが開放
され起電圧が生じる。この時の起電圧には、スイッチを
オフしていた時の電気エネルギが加わるので、その値を
高めることができる。このため、交流発電機ＡＧをチョ
ッパリングで制御すると、ブレーキ時の発電電力の低下
をスイッチオフ時の起電圧の高まり分で補填でき、発電
電力を一定以上に保ちながら、制動トルクを増加でき、
持続時間の長い電子制御式機械時計を構成することがで
きる。この場合、チョッパリングに用いるスイッチと過
充電防止のために用いるリミッタトランジスタLIMTrと
を兼用することができるので、構成を簡易にすることが
できる。

【００８４】（７）また、上述した各実施形態および変
形例における比較部３０における比較動作は、常時行う
ものであったが、本発明はこれに限定されるものではな
く、サンプル周期毎に比較動作を実行するようにしても
よいし、あるいは、交流発電機ＡＧの発電状態を検出
し、交流発電機ＡＧが発電状態にある時のみ比較動作を
行うようにしてもよい。

【００８５】

【発明の効果】上述したように本発明によれば、充電電
圧が所定の電圧を越えると、一方の入力端子から出力さ
れる発電電流を第１および第２のダイオードを通らない
経路で他方の入力端子に供給するようにしたので、充電
素子の過充電を防止することができる。また、スイッチ
手段を制御するためにコンパレータを用いないので、回
路規模を小さくすることができ、しかも低消費電力を低
減することができる。

【００８６】また、トランスミッションゲートを用いる
場合には、これにより両入力端子を短絡するので、簡易
な構成で充電素子の過充電を防止することができる。こ
の結果、製造コストを削減でき、さらに、省スペースの
要求が厳しい腕時計等の電子機器に充電回路を組み込む
ことが容易になる。

【００８７】また、Ｎチャンネル電界効果トランジス
タ、あるいはＰチャンネル電界効果トランジスタとダイ
オードを介して短絡経路を形成する場合には、バックゲ
ート効果によってオフ抵抗が低下しないので、充電電圧
が所定の電圧未満の場合にリミッタ電流が流れて充電効
率が下がるといったことがなく、確実に充電回路を動作
させることができるという利点がある。

【図面の簡単な説明】

【図１】 本発明の第１実施形態の原理説明図である。

【図２】 本発明の第１実施形態に係わる腕時計に使用
される充電回路の回路図である。

【図３】 同実施形態に係わる交流発電機とその周辺機
構の構成を示す斜視図である。

【図４】 同実施形態に係わる充電回路の充電動作を示
すタイミングチャートである。

【図５】 同実施形態に係わるリミッタトランジスタの
動作説明のための処理フローチャートである。

【図６】 本発明の第２実施形態に係わる腕時計に使用
される充電回路の回路図である。

【図７】 同実施形態に係わる充電回路の充電動作を示
すタイミングチャートである。

【図８】 本発明の第３実施形態に係わる腕時計に使用
される充電回路の回路図である。

【図９】 本発明の第４実施形態に係わる腕時計に使用
される充電回路の回路図である。

【図１０】 第１実施形態の変形例に係わる充電回路の
構成を示す回路図である。

【図１１】 第２実施形態の変形例に対する比較例に係
わる充電回路の構成を示す回路図である。

【図１２】 第２実施形態の変形例に係わる充電回路の
構成を示す回路図である。

【図１３】 変形例に係わる電子制御機械時計の機械構
造を示す斜視図である。

【図１４】 変形例に係わる電子制御機械時計の電気的
構成を示すブロック図である。

【図１５】 従来の充電回路の回路図である。

【図１６】 バックゲート効果を説明するための図であ
る。

【図１７】 第２実施形態の変形例に係わる充電回路の
タイミングチャートである。

【図１８】 第５実施形態の電圧検出判別部を示す回路
図である。

【符号の説明】

１００・・・充電回路、１０・・・整流部、２０・・・
大容量コンデンサ、３０・・・比較部、４０・・・短絡
部、AG1、AG2・・・入力端子、ＡＧ・・・交流発電機、
D1、D2・・・ダイオード、N1、N2・・・ＮチャンネルＦ
ＥＴ。

Claims (4)

【特許請求の範囲】
1. 【請求項１】 交流電圧が給電される各入力端子の一方
   の端子電圧に応じて、他方の入力端子と第１の電源ライ
   ンとを接続するか否かが制御される第１および第２のＮ
   チャンネル電界効果トランジスタと、各入力端子と第２
   の電源ラインとの間に各々接続された第１および第２の
   ダイオードと、前記第１および第２の電源ライン間に接
   続される充電素子とを備え、前記交流電圧を整流して前
   記充電素子に電力を充電する充電回路に用いられる過充
   電防止方法であって、前記充電回路には、前記各入力端
   子を短絡させる短絡経路が形成され、前記短絡経路上に
   は、該短絡経路をオン・オフするためのリミッタトラン
   ジスタが設けられ、 前記充電素子の充電電圧を検出し、検出された充電電圧
   が予め定めた所定の電圧を上回る場合には、前記リミッ
   タトランジスタによって前記短絡経路をオンとすること
   により、該短絡経路を介して前記一対の入力端子を短絡
   させることを特徴とする過充電防止方法。
2. 【請求項２】 第１および第２の入力端子に給電される
   交流電圧を整流して第１および第２の電源ラインの間に
   設けられた充電素子に電荷を充電する充電回路におい
   て、当該充電回路には、前記第１及び第２の入力端子を
   短絡させる短絡経路が形成され、 前記第１の入力端子と前記第１の電源ラインとの間に設
   けられ、前記第２の入力端子の電圧に基づいてオン・オ
   フが制御される第１のＮチャンネル電界効果トランジス
   タと、 前記第２の入力端子と前記第１の電源ラインとの間に設
   けられ、前記第１入力端子の電圧に基づいてオン・オフ
   が制御される第２のＮチャンネル電界効果トランジスタ
   と、 前記第１の入力端子と前記第２の電源ラインとの間に設
   けられる第１のダイオードと、 前記第２の入力端子と前記第２の電源ラインとの間に設
   けられる第２のダイオードと、 前記充電素子の充電電圧を検出する充電電圧検出手段
   と、 前記短絡経路上に設けられ、該短絡経路をオン・オフす
   るためのリミッタトランジスタと、検出された充電電圧
   が予め定めた所定の電圧を上回る場合には、前記リミッ
   タトランジによって前記短絡経路をオンすることによ
   り、前記短絡経路を介して前記一対の入力端子を短絡さ
   せる短絡手段と、 を備えたことを特徴とする充電回路。
3. 【請求項３】 請求項２に記載の充電回路を内蔵すると
   ともに、前記充電回路から給電される電力によって、動
   作することを特徴とする電子機器。
4. 【請求項４】 請求項２に記載の充電回路を内蔵すると
   ともに、前記充電回路から給電される電力によって時刻
   を計測する時計回路とを備えたことを特徴とする時計。