JP2000284841A - 電位固定回路及びこの回路を用いた電子機器、電子時計 - Google Patents

Abstract

(57)【要約】 【課題】 電源電圧が少なくとも低下したときに、信号
ラインの電位を基準ラインの電位に対応した所定の電位
に固定して回路の誤動作を防止する。 【解決手段】 アナログ電子時計のモータ４３を駆動す
るモータ駆動部１００は、モータドライバ制御回路１１
０Ａ，１１０Ｂ、モータドライバ回路１２０Ａ，１２０
Ｂ、電位固定回路１３０Ａ，１３０Ｂからなる。そし
て、電位固定回路１３０Ａ，１３０Ｂは定電流源１３１
Ａ，１３１Ｂを備えているから、給電ライン１４４と基
準ライン１４１との間の電源電圧が少なくとも低下した
ときに、この電位固定回路１３０Ａ，１３０Ｂによっ
て、一方の信号ライン１４２Ａ，１４２Ｂの電位を低電
位Ｖssに対応した所定の電位にプルダウンすることがで
き、信号ライン１４２Ａ，１４２Ｂにおける電位の変動
を抑える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば電源電圧が
少なくとも低下したときに信号ラインの電位を所定の電
位に固定する電位固定回路及びこの回路を用いた電子機
器、電子時計に関する。

【０００２】

【従来の技術】従来、腕時計のような電子機器にあって
は、煩わしい電池交換を不要にするため、当該腕時計内
に発電機を内蔵したものが知られている。また、この種
の腕時計には時計ユニットが設けられ、該時計ユニット
は、表示板と、該表示板上に設けられた指針と、該指針
を動かす駆動用のモータとによって構成されている。そ
して、電子時計は、このモータに駆動信号を印加するこ
とにより指針を運針させて時刻を表示するようにしてい
る。

【０００３】また、モータを駆動するための電源は、交
流起電力を発生する発電コイルと、該発電コイルから発
生する交流起電力を整流する整流手段と、該整流手段に
よって整流化された電力を蓄える蓄電手段（電池）とに
よって構成されている。そして、ユーザが腕時計を腕に
付けて行動することによって、発電コイルからは交流起
電力が発生し、整流手段を介して蓄電手段に電荷が貯ま
るようになっている。

【０００４】さらに、蓄電手段の出力側には、指令信号
を受けて制御信号を出力するモータドライバ制御回路
と、該モータドライバ制御回路から出力される制御信号
を受けて前記モータを駆動するための駆動信号を出力す
るモータドライバ回路とが接続されている。そして、こ
れらの回路は蓄電手段から印加される電源電圧によって
起動される。また、モータドライバ制御回路とモータド
ライバ回路は、スイッチング素子によって大略構成さ
れ、モータドライバ回路側のスイッチング素子は、モー
タを駆動するために比較的駆動能力の高いスイッチング
素子が用いられている。

【０００５】

【発明が解決しようとする課題】ところで、前述した如
く、従来技術による発電機能を備えた電子機器には多く
のＦＥＴが用いられ、これらのＦＥＴは、図８に示すよ
うに、ＦＥＴのしきい値電圧Ｖthよりも電源電圧（電圧
Ｖds）が低くなると、各信号線の電位が安定できず、Ｆ
ＥＴの制御が不安定状態になる虞れがある。このため、
ＦＥＴがオンぎみとなっ確実にオフすることができず、
オン電流が増加することがあり、この場合蓄電手段に蓄
えておいた電力を無駄に消費してしまう。

【０００６】一方、信号線の途中にＭＯＳトランジスタ
（ＭＯＳＦＥＴ）を飽和結線したものを接続し、信号線
にプルダウン抵抗を設けたものもある。ここで、この飽
和結線を施したＦＥＴについて説明するに、このＦＥＴ
は、例えば図９の（ａ）に示すように、ゲートとドレイ
ンとを接続したＮチャネルのＦＥＴによって構成され、
例えば高電位Ｖddと低電位Ｖssとの間に、ＦＥＴを接続
した場合には、信号線の電位をプルアップさせて高電位
Ｖddに設定していた。これにより、信号線の電位を固定
してスイッチング素子を正確にオン・オフさせていた。
また、このＦＥＴでは、ドレイン，ソース間に流れる電
流Ｉdsは、下記の数１によって設定されている。

【０００７】

【数１】 但し、β ：ゲイン定数 Ｗ ：チャネル幅 Ｌ ：チャネル長 Ｖgs：ゲート，ソース間電圧 Ｖth：しきい値電圧 さらに、ＦＥＴに発生する抵抗値は、電圧Ｖdsをこの電
流Ｉdsで割った値となる。

【０００８】このため、従来技術では、図９の（ｂ）に
示すように、電圧Ｖdsが低下するとＦＥＴの抵抗値が急
激に高くなってしまうため、高電位Ｖddと低電位Ｖssと
の間の電圧が小さくなり、ＦＥＴによる電圧のプルアッ
プまたはプルダウンが容易にできなくなり、信号線の電
位が不安定になってしまう虞れがある。

【０００９】このように、従来技術による電子機器のよ
うに、信号線にこの種のＦＥＴを用いた場合には、蓄電
手段から出力される電源電圧が低下した場合、モータド
ライバ制御回路の信号線の電位が固定されず、モータド
ライバ回路のＦＥＴが完全にオフ状態にならなくなる問
題がある。特に、モータドライバ回路のＦＥＴは、比較
的駆動能力の高いものが用いられているから、ゲート電
圧のわずかな浮きであってもドレイン電流が流れてしま
い、図８に示すように、電源電圧が低下した場合に、オ
フ電流が急激に上昇して流れてしまい、電力を無駄に消
費してしまうという問題がある。

【００１０】本発明は、上述した事情に鑑みてなされた
もので、本発明は電源電圧が少なくとも低下したときに
信号ラインの電位を所定の電位に固定することのできる
電位固定回路及びこの回路を用いた電子機器、電子時計
を提供することを目的としている。

【００１１】

【課題を解決するための手段】上記課題を解決するた
め、請求項１記載の発明は、電源から出力される電源電
圧が少なくとも低下したときに信号ラインの電位を固定
する電位固定回路であって、第１の電位を有する基準ラ
インと、第２の電位を有する信号ラインと、基準ライン
と信号ラインとの間に接続され、前記信号ラインの第２
の電位を前記第１の電位に対応する所定の電位に固定す
る定電流源とを具備することを特徴としている。

【００１２】請求項２記載の発明は、請求項１記載の電
位固定回路において、前記定電流源は、前記基準ライン
と信号ラインとの間にドレインとソースとが接続され、
ゲートがソースに接地されたデプレッショントランジス
タであることを特徴としている。

【００１３】請求項３記載の発明は、請求項１記載の電
位固定回路において、前記定電流源はダイオードであ
り、前記定電流源の電流として該ダイオードの逆方向電
流を用いることを特徴としている。

【００１４】請求項４記載の発明は、請求項１，２また
は３記載の電位固定回路において、該電位固定回路には
基準ラインと信号ラインとを介して制御回路が接続され
ると共に、該制御回路には、前記第１の電位よりも第２
の電位が高い場合、前記第２の電位よりも高い第３の電
位を有する給電ラインを接続することを特徴としてい
る。

【００１５】請求項５記載の発明は、請求項１，２また
は３記載の電位固定回路において、該電位固定回路には
基準ラインと信号ラインとを介して制御回路が接続され
ると共に、該制御回路には、前記第１の電位よりも第２
の電位が低い場合、前記第２の電位よりも低い第３の電
位を有する給電ラインを接続することを特徴としてい
る。

【００１６】請求項６記載の発明は、請求項４または５
記載の電位固定回路において、前記定電流源は前記基準
ラインと給電ラインとの間に、デプレッショントランジ
スタとカレントミラー回路をなす一方のトランジスタと
を直列接続し、該カレントミラー回路をなす他方のトラ
ンジスタを基準ラインと信号ラインとの間に接続する構
成とすることを特徴としている。

【００１７】請求項７記載の発明は、請求項４または５
記載の電位固定回路において、前記制御回路は基準ライ
ンと給電ラインとの間に接続された２個のスイッチング
手段によって構成し、該各スイッチング手段の接続点に
信号ラインを接続することを特徴としている。

【００１８】請求項８記載の発明は、請求項４または５
記載の電位固定回路において、スイッチング手段はスイ
ッチングトランジスタによって構成することを特徴とし
ている。

【００１９】請求項９記載の発明は、請求項４または５
記載の電位固定回路において、前記制御回路は被駆動ユ
ニットを駆動する駆動回路、または該駆動回路を制御す
る駆動制御回路によって構成することを特徴としてい
る。

【００２０】請求項１０記載の発明は、請求項４または
５記載の電位固定回路において、前記基準ラインと給電
ラインとの間には、電源電圧を印加する前記電源を接続
することを特徴としている。

【００２１】請求項１１記載の発明は、請求項１０記載
の電位固定回路において、前記電源は外部からのエネル
ギを電気エネルギに変換することにより発電を行う発電
装置と、該発電装置から出力される電力を蓄える蓄電手
段とを備えることを特徴としている。

【００２２】請求項１２記載の発明は、請求項１０記載
の電位固定回路において、前記電源は交流起電力を発生
する発電コイルと、該発電コイルから発生する交流起電
力を整流する整流手段と、該整流手段によって整流化さ
れた電力を蓄える蓄電手段とを備えることを特徴として
いる。

【００２３】請求項１３記載の発明は、請求項１記載の
電位固定回路と、該電位固定回路の入力側に接続された
駆動制御回路と、前記電位固定回路の出力側に接続され
た駆動回路と、該駆動回路によって駆動される被駆動ユ
ニットとを具備することを特徴としている。

【００２４】請求項１４記載の発明は、請求項１３記載
の電子機器において、前記被駆動ユニットはモータによ
って構成することを特徴としている。

【００２５】請求項１５記載の発明は、請求項１４記載
の電子機器において、前記駆動制御回路は指令信号を受
けて制御信号を出力するモータドライバ制御回路とし、
前記駆動回路は該モータドライバ制御回路から出力され
る制御信号を受けて前記モータを駆動するモータドライ
バ回路とすることを特徴としている。

【００２６】請求項１６記載の発明は、請求項１記載の
電位固定回路と、該電位固定回路の入力側に接続された
駆動制御回路と、前記電位固定回路の出力側に接続され
た駆動回路と、該駆動回路によって駆動される時計ユニ
ットとを具備することを特徴としている。

【００２７】請求項１７記載の発明は、請求項１６記載
の電子時計において、前記時計ユニットは指針と、該指
針を駆動するモータとによって構成することを特徴とし
ている。

【００２８】請求項１８記載の発明は、請求項１７記載
の電子時計において、前記駆動制御回路は指令信号を受
けて制御信号を出力するモータドライバ制御回路とし、
駆動回路は該モータドライバ制御回路から出力される制
御信号を受けて前記モータを駆動するモータドライバ回
路とすることを特徴としている。

【００２９】

【発明の実施の形態】次に本発明の好適な実施形態につ
いて図１ないし図７を参照して説明する。まず、本実施
の形態では、図１に示すように、電子機器として発電機
能を内蔵したアナログ電子時計を例示して説明するが、
本発明はこれらに限定する趣旨ではなく、電力によって
駆動するものであれば、本発明の適用が可能である。

【００３０】〔１〕 アナログ電子時計の概要構成 まず、図１を参照しつつ、発電機能を有する腕時計型の
アナログ電子時計の概要構成について説明する。

【００３１】１０は電子機器としてのアナログ電子時計
で、該アナログ電子時計１０は、後述する電源部２０
と、該電源部２０から出力される電源電圧が印加される
と共に、種々のデータから指令信号を出力する時計表示
制御部３０と、前記電源部２０から供給される電源電圧
が印加されると共に、該時計表示制御部３０からの指令
信号を受けて駆動信号を出力するモータ駆動部１００
と、該モータ駆動部１００からの駆動信号を受けて時刻
表示を行う時計ユニット４０とによって大略構成されて
いる。

【００３２】（１−１） 電源部２０の構成 ２０は電源部で、該電源部２０は、発電コイル２１を備
えた発電機２２と、該発電機２２から出力される交流起
電力を全波整流または半波整流する整流回路２３と、該
整流回路２３によって整流化された電力を蓄える大容量
コンデンサ（または二次電池等）２４によって構成され
ている。ここで、発電機２２は、ロータ２５とステータ
２６とを備えており、２極磁化されたディスク状のロー
タ２５が回転するとステータ２６の発電コイル２１に交
流起電力が発生し、交流出力が取り出されるようになっ
ている。また、２７は腕時計の本体ケース内で旋回運動
を行う回転錘、２８は該回転錘２７の旋回運動をロータ
２５に伝達する輪列機構である。そして、回転錘２８で
は、電子時計１０を装着した人の腕の振りに応じて回転
し、これに伴って発電機２２から交流起電力が発生す
る。そして、整流回路２３では、この交流起電力を整流
化して大容量コンデンサ２４に蓄え、該大容量コンデン
サ２４からは電源電圧を出力する。

【００３３】（１−２） 時計表示制御部３０の構成 ３０は時計表示制御部で、該時計表示制御部３０は、基
準発振信号を生成する発振回路と、該発振回路から出力
される基準発振信号を分周する分周回路と、該分周回路
で分周された信号を受けてモータ駆動部１００を介して
時計ユニット４０を駆動させる指令信号を出力する制御
回路（いずれも図示せず）とによって構成されている。
そして、これらの回路は電源部２０から出力される電源
電圧によって起動される。

【００３４】（１−３） 時計ユニット４０の構成 ４０は時計ユニットで、該時計ユニット４０は、表示板
４１と、該表示板４１上に設けられた指針４２と、該指
針４２を動かすモータ４３とによって構成され、該モー
タ４３は、モータ駆動部１００から出力される駆動信号
を受けて表示板４１上の指針４２を時刻に対応した位置
に動かすものである。

【００３５】（１−４） モータ駆動部１００の構成 （１−４−１） モータ駆動部１００の概略構成 １００は時計ユニット４０のモータ４３を駆動するモー
タ駆動部で、該モータ駆動部１００は、モータドライバ
制御回路１１０と、モータドライバ回路１２０と、モー
タドライバ制御回路１１０とモータドライバ回路１２０
との間に接続された電位固定回路１３０とを具備してい
る。

【００３６】ここで、図２および図３を参照しつつモー
タドライバ制御回路１１０、モータドライバ回路１２
０、電位固定回路１３０の回路構成について述べる。こ
こでは、図２中のモータ４３に対して左側に位置した回
路には添字Ａを付し、右側に位置した回路には添字Ｂを
付して説明する。

【００３７】１４１は低電位Ｖss（アース）を有する基
準ライン、１４２Ａ，１４２Ｂ，１４３Ａ，１４３Ｂは
制御信号が出力される信号ライン、１４４は高電位Ｖdd
を有する給電ラインをそれぞれ示している。また、基準
ライン１４１と給電ライン１４４との間には電源部２０
からの電源電圧が印加される。なお、便宜上、信号ライ
ン１４２Ａ，１４２Ｂを合わせて信号ライン１４２と呼
ぶ。

【００３８】また、回路１１０，１２０，１３０は、図
２のブロック図に示すように、モータ４３を正転・逆転
させるために、該モータ４３に対して、モータドライバ
制御回路１１０Ａ，１１０Ｂ、モータドライバ回路１２
０Ａ，１２０Ｂ、電位固定回路１３０Ａ，１３０Ｂが左
右に分かれてそれぞれ配置されている。そして、モータ
ドライバ制御回路１１０Ａ，１１０Ｂおよびモータドラ
イバ回路１２０Ａ，１２０Ｂは、基準ライン１４１と給
電ライン１４４との間に接続され、電位固定回路１３０
Ａ，１３０Ｂは、基準ライン１４１と一方の信号ライン
１４２Ａ，１４２Ｂとの間にそれぞれ接続されている。

【００３９】さらに、モータドライバ制御回路１１０
Ａ，１１０Ｂには時計表示制御部３０から指令信号が入
力され、該制御回路１１０Ａ，１１０Ｂは、この指令信
号を受けて信号ライン１４２Ａ，１４２Ｂに制御信号を
出力するものである。さらに、モータドライバ回路１２
０Ａ,１２０Ｂは、この制御信号を受けて、モータ４３
を駆動するための駆動信号を出力するものである。

【００４０】（１−４−２） モータドライバ制御回路
１１０の構成 まず、モータドライバ制御回路１１０は、図２に示すよ
うに、モータ４３を中心として左右対象に配置されてい
る。そこで、本実施の形態では、左側のモータドライバ
制御回路１１０Ａを説明することにより、右側のモータ
ドライバ制御回路１１０Ｂの説明を省略するものとす
る。

【００４１】ここで、モータドライバ制御回路１１０Ａ
は、図３に示すように、給電ライン１４４と基準ライン
１４１との間に、Ｐ形チャネルの電界効果型トランジス
タ（以下、ＦＥＴという）１１１ＡとＮ形チャネルの電
界効果型トランジスタ１１２Ａとの直列回路と、ＦＥＴ
１１３ＡとＦＥＴ１１４Ａとの直列回路とが並列にそれ
ぞれ接続されている。そして、ＦＥＴ１１１Ａ，１１２
Ａのゲートには時計表示制御部３０から同一の指令信号
Ｎが入力され、ＦＥＴ１１３Ａ，１１４Ａのゲートには
同一の指令信号Ｐが入力される。また、ＦＥＴ１１１Ａ
のドレインとＦＥＴ１１２Ａのソースとの接続点１１５
Ａには一方の信号ライン１４２Ａが接続され、該一方の
信号ライン１４２Ａは後述するＦＥＴ１２２Ａのゲート
に接続されている。さらに、ＦＥＴ１１３Ａのドレイン
とＦＥＴ１１４Ａのソースとの接続点１１６Ａには他方
の信号ライン１４３Ａが接続され、該他方の信号ライン
１４３ＡはＦＥＴ１２１Ａのゲートに接続されている。

【００４２】そして、Ｐ形チャネルのＦＥＴ１１１Ａ，
１１３Ａは、ゲートに“Ｌ”となる指令信号が入力され
るとドレイン，ソース間を閉成してオン状態とし、
“Ｈ”となる指令信号が入力されるとドレイン，ソース
間を開成してオフ状態となる特性を有する。一方、Ｎ形
チャネルのＦＥＴ１１２Ａ，１１４Ａは、ゲートに
“Ｌ”となる指令信号が入力されるとドレイン，ソース
間を開成してオフ状態とし、“Ｈ”となる指令信号が入
力されるとドレイン，ソース間を閉成してオン状態とな
る特性を有する。

【００４３】このため、モータドライバ制御回路１１０
Ａは、入力される指令信号によって、ＦＥＴ１１１Ａ，
１１２Ａ，１１３Ａ，１１４Ａのオン・オフを交互に切
り換え、接続点１１５Ａ，１１６Ａからは制御信号をモ
ータドライバ回路１２０Ａに向けて出力するものであ
る。

【００４４】（１−４−３） モータドライバ回路１２
０の構成 モータドライバ回路１２０は、図２に示すように、左側
に位置したモータドライバ回路１２０Ａと右側に位置し
たモータドライバ回路１２０Ｂとからなる。ここで、左
側に位置したモータドライバ回路１２０Ａは、給電ライ
ン１４４と基準ライン１４１との間に、Ｐ形チャネルの
ＦＥＴ１２１ＡとＮ形チャネルのＦＥＴ１２２Ａとが直
列接続され、各ＦＥＴ１２１Ａ，１２２Ａのゲートには
信号ライン１４２Ａ，１４３Ａとがそれぞれ接続されて
いる。また、ＦＥＴ１２１ＡのドレインとＦＥＴ１２２
Ａのソースとの接続点１２３Ａはモータ４３の一方に接
続されている。また、右側に位置したモータドライバ回
路１２０Ｂは、給電ライン１４４と基準ライン１４１と
の間に、Ｐ形チャネルのＦＥＴ１２１ＢとＮ形チャネル
のＦＥＴ１２２Ｂとが直列接続され、各ＦＥＴ１２１
Ｂ，１２２Ｂのゲートには信号ライン１４２Ｂ，１４３
Ｂとがそれぞれ接続されている。また、ＦＥＴ１２１Ｂ
のドレインとＦＥＴ１２２Ｂのソースとの接続点１２３
Ｂはモータ４３の他方に接続されている。なお、モータ
ドライバ回路１２０を構成するＦＥＴ１２１Ａ〜１２２
Ｂは、モータ４３を駆動するために大電流を流す必要が
あるため、駆動能力の高いトランジスタが用いられてい
る。

【００４５】そして、モータドライバ回路１２０は、モ
ータドライバ制御回路１１０Ａ，１１０Ｂからそれぞれ
入力される制御信号によって、ＦＥＴ１２１Ａ，１２２
Ａ，１２１Ｂ，１２２Ｂのオン・オフを切り換えること
により、モータ４３に矢印Ａまたは矢印Ｂの電流を流
し、該モータ４３を回転させるようにしている。

【００４６】（１−４−４） 電位固定回路１３０の構
成 電位固定回路１３０は、モータ４３に対して左側に位置
した電位固定回路１３０Ａと、右側に位置した電位固定
回路１３０Ｂとからなる。ここで、電位固定回路１３０
Ａは、低電位Ｖssを有する基準ライン１４１と、一方の
信号ライン１４２Ａと、該基準ライン１４１と一方の信
号ライン１４２Ａとの間に接続された定電流源１３１Ａ
とを具備している。また、電位固定回路１３０Ｂは、基
準ライン１４１と、一方の信号ライン１４２Ｂと、基準
ライン１４１と一方の信号ライン１４２Ｂとの間に接続
された定電流源１３１Ｂとを具備している。

【００４７】そして、定電流源１３１の電流値は、通常
動作時にＦＥＴ１１１Ａがオン状態になった場合、定電
流源１３１を介して給電ライン１４４から基準ライン１
４１に向けて大きな電流が流れてしまうのを防止できる
程度の微小な値（例えば、数ｎＡ〜十ｎＡ）に設定され
ている。

【００４８】［２］ 実施の形態の動作 （２−１）通常の動作 まず、通常の動作モードでは、時計表示制御部３０から
出力される指令信号Ｎ，Ｐをモータドライバ制御回路１
１０で受けて、該モータドライバ制御回路１１０からは
制御信号がモータドライバ回路１２０に出力される。

【００４９】例えば、図３に示すように、モータドライ
バ制御回路１１０Ａに入力される指令信号Ｎ，Ｐが
“Ｌ”の場合には、ＦＥＴ１１１Ａ，１１３Ａはオン、
ＦＥＴ１１２Ａ，１１４Ａはオフとなるから、信号ライ
ン１４２Ａ，１４３Ａを介して“Ｈ”となる制御信号を
モータドライバ回路１２０Ａに出力する。また、モータ
ドライバ制御回路１１０Ａに入力される指令信号Ｎ，Ｐ
が“Ｈ”の場合には、ＦＥＴ１１１Ａ，１１３Ａはオ
フ、ＦＥＴ１１２Ａ，１１４Ａはオンとなるから、信号
ライン１４２Ａを介して“Ｌ”となる制御信号を出力す
る。なお、モータドライバ制御回路１１０では、モータ
ドライバ回路１２０に出力される制御信号をそれぞれ別
々に出力することにより、モータドライバ回路１２０を
構成するＦＥＴ１２１Ａ，１２２Ａ，１２１Ｂ，１２２
Ｂを個々に制御している。

【００５０】一方、モータドライバ制御回路１１０Ａに
対向してモータ４３に接続されたモータドライバ制御回
路１１０Ｂでは、モータドライバ制御回路１１０Ａと同
様に、該モータドライバ制御回路１１０Ｂに入力される
指令信号Ｎ，Ｐが“Ｌ”の場合には、信号ライン１４２
Ｂを介して“Ｈ”となる制御信号がモータドライバ回路
１２０Ｂに出力され、入力される指令信号Ｎ，Ｐが
“Ｈ”の場合には、“Ｌ”となる制御信号が出力され
る。

【００５１】そして、時計表示制御部３０からモータド
ライバ制御回路１１０Ａ，１１０Ｂに出力される指令信
号は、互いに異なった信号となっているから、モータド
ライバ回路１２０Ａ，１２０Ｂに入力される制御信号
は、互いに異なった信号となる。

【００５２】ここで、モータドライブ回路１２０では、
図２に示すように、モータドライバ制御回路１１０Ａか
らモータドライバ回路１２０Ａに“Ｈ”となる制御信号
が入力された場合には、ＦＥＴ１２１Ａがオフ、ＦＥＴ
１２２Ａがオンとなる。また、このときモータドライバ
制御回路１１０Ｂからモータドライバ回路１２０Ｂには
“Ｌ”となる制御信号が入力されるから、ＦＥＴ１２１
Ｂがオン、ＦＥＴ１２２Ｂがオフとなる。これにより、
モータ４３には矢印Ａの電流が流れ、モータ４３を回転
させる。一方、モータドライバ制御回路１１０Ａからモ
ータドライバ回路１２０Ａに“Ｌ”となる制御信号が入
力された場合には、ＦＥＴ１２１Ａがオン、ＦＥＴ１２
２Ａがオフとなる。また、このときモータドライバ制御
回路１１０Ｂからモータドライバ回路１２０Ｂには
“Ｈ”となる制御信号が入力されるから、ＦＥＴ１２１
Ｂがオフ、ＦＥＴ１２２Ｂがオンとなる。これにより、
モータ４３には矢印Ｂの電流が流れ、モータ４３を回転
させる。

【００５３】このように、モータ駆動部１００は、時計
表示制御部３０から出力される指令信号Ｎ，Ｐを受けて
モータ４３を駆動させることにより、時計ユニット４０
の指針４２を運針して時刻を表示するようにしている。

【００５４】（２−２）電源電圧が低下した場合の動作 次に、電源部２０の大容量コンデンサ２４に蓄えられた
電荷が放電して、当該電源部２０から印加される電源電
圧が低下した場合について述べる。電源部２０から出力
される電源電圧は、基準ライン１４１と給電ライン１４
４との間に印加されているから、この電源電圧が低下す
ると、ライン１４１，１４４間の電圧が低下する。

【００５５】しかし、本実施の形態では、基準ライン１
４１と一方の信号ライン１４２との間に電位固定回路１
３０を接続している。例えば、図３に示すように、ＦＥ
Ｔ１１２Ａの電流Ｉdsが小さくなって抵抗値が急激に大
きくなった場合でも、電位固定回路１３０Ａの微小電流
によって、信号ライン１４２Ａの電位を低電位Ｖssに対
応する所定の電位にプルダウンさせて固定する。これに
より、電源電圧が低下した場合に発生していた信号ライ
ン１４２Ａの変動をなくすことができる。しかも、定電
流源１３１の電流値は、通常動作時には無視できる程の
微小な値に設定されている。

【００５６】［３］ 実施の形態の効果 以上、上述したように、本実施の形態によれば、基準ラ
イン１４１と一方の信号ライン１４２との間に電位固定
回路１３０を接続しているから、電源電圧が少なくとも
低下した場合に、信号ライン１４２の電位を低電位Ｖss
に対応した所定の電位に固定することができる。

【００５７】また、本実施の形態では、モータドライバ
制御回路１１０とモータドライバ回路１２０との間に接
続した電位固定回路１３０によって、モータドライバ回
路１２０に入力される制御信号の電位が変動するのを抑
えることができ、モータドライバ回路１２０を構成する
ＦＥＴ１２１Ａ〜１２２Ｂのドレインに大きな電流が流
れるのを防止することができる。

【００５８】この結果、電源電圧が低下した場合であっ
ても信号ライン１４２の電位を固定することができ、モ
ータドライバ回路１２０の誤動作をなくすことができ
る。さらに、モータドライバ回路１２０のＦＥＴ１２１
Ａ〜１２２Ｂに発生するオフ電流を低減でき、電力の無
駄をなくすことができる。

【００５９】［４］ 実施の形態の変形例 図４ないし図７を参照しつつ変形例について説明する
に、各変形例は電位固定回路の定電流源を各種素子に代
えて構成したものである。

【００６０】（４−１） 第１の変形例 まず、第１の変形例を図４に基づいて説明するに、この
変形例による電位固定回路２００は、定電流源にＮ形チ
ャネルのデプレッショントランジスタ２０１を用いたも
のである。そして、このデプレッショントランジスタ２
０１は、基準ライン１４１，一方の信号ライン１４２Ａ
間にソース，ドレインが接続され、ゲートがソースに接
地されている。ここで、デプレッショントランジスタ２
０１はゲート電圧を加えなくてもチャネルができるもの
で、Ｖgs＝０であってもＩdsが流れるものである。この
ため、デプレッショントランジスタ２０１は、基準ライ
ン１４１と給電ライン１４４との間に印加される電源電
圧が低下した場合でも、信号ライン１４２Ａを低電位Ｖ
ssに対応した所定の電位にプルダウンさせる電流を供給
している。

【００６１】（４−２） 第２の変形例 次に、第２の変形例を図５に基づいて説明するに、この
変形例による電位固定回路３００は、アノード側が基準
ライン１４１に、カソード側が一方の信号ライン１４２
Ａに接続されたダイオード３０１によって構成されてい
る。この場合、ダイオード３０１の逆方向電流を用いる
ことによって、基準ライン１４１と信号ライン１４２Ａ
との間を、０．１Ｖ程度の低電圧状態に保つことができ
る。これにより、電源電圧が少なくとも低下した場合
に、信号ライン１４２Ａを低電位Ｖssに対応した所定の
電位にプルダウンさせる電流を供給している。

【００６２】（４−３） 第３の変形例 図６に示す第３の変形例による電位固定回路４００は、
定電流源に、Ｐ形チャネルのデプレッショントランジス
タ４０１とカレントミラー回路４０２とを直列接続した
ものである。また、カレントミラー回路４０２は２個の
Ｎ形チャネルのＦＥＴ４０３Ａ，４０４Ａからなり、ゲ
ート同士を接続したものである。ここで、デプレッショ
ントランジスタ４０１とカレントミラー回路４０２をな
す一方のＦＥＴ４０３Ａとの直列接続は、基準ライン１
４１と給電ライン１４４との間に接続され、カレントミ
ラー回路４０２をなす他方のＦＥＴ４０４Ａのドレイン
は一方の信号ライン１４２Ａに接続されている。そし
て、この電位固定回路４００では、デプレッショントラ
ンジスタ４０１を定電流源とし、カレントミラー回路４
０２を介して信号ライン１４２Ａを低電位Ｖssに対応し
た所定の電位にプルダウンさせることができる。また、
カレントミラー回路４０２を構成するＦＥＴ４０３Ａ，
４０４Ａの比率を変えることにより、デプレッショント
ランジスタ４０１で作られる定電流の値をさらに小さい
値に設定することも可能である。さらに、低電源電圧領
域まで安定して電位固定回路４００を動作させるために
は、カレントミラー回路４０２を構成するＦＥＴ４０３
Ａ，４０４Ａのしきい値電圧Ｖthは低い方が望ましい。

【００６３】（４−４） 第４の変形例 図７に示す第４の変形例では、電位固定回路１３０を一
方の信号ライン１４２Ａと給電ライン１４４との間に接
続したものである。この接続によって、電源電圧が低下
した場合でも、信号ライン１４２Ａを高電位Ｖddに対応
した所定の電位にプルアップすることができ、信号ライ
ン１４２Ａを安定させることができる。

【００６４】（４−５） 第５の変形例 第５の変形例は、第４の変形例で示したように、電位固
定回路１３０を一方の信号ライン１４２Ａと給電ライン
１４４との間に接続したが、この定電流源１３１に第１
〜第３の変形例による各素子を用いてもよい。また、電
位固定回路は、他方の信号ライン１４３と基準ライン１
４１との間、他方の信号ライン１４３と給電ライン１４
４との間に接続するようにしてもよい。

【００６５】（４−６） 第６の変形例 第６の変形例では、電位固定回路をＮチャネルのＦＥＴ
１２２Ａ，１２２Ｂのゲート信号の入力となる一方の信
号ライン１４２と基準ライン１４１との間に接続した場
合について述べたが、ＦＥＴ１２２Ａ，１２２ＢをＰチ
ャネルのＦＥＴによって構成し、このＦＥＴ１２２Ａ，
１２２Ｂのゲート信号ラインと給電ライン１４４（高電
位Ｖdd）との間に接続してもよい。

【００６６】（４−７） 第７の変形例 実施の形態では、電源を構成する蓄電手段に大容量コン
デンサを用いた場合について述べたが、これに限らず、
電源は一次電池、または蓄電手段に充電可能な二次電池
を用いてもよく、要は電源電圧が低下する可能性のある
電源であれば、本発明による電位固定回路の効果を充分
に発揮することができる。

【００６７】（４−８） 第８の変形例 前述した実施の形態では、電子機器としてアナログ電子
時計を例に挙げて説明したが、本発明はこれに限らず、
電卓、携帯電話、携帯用パソコン、ＰＤＡ、液晶テレ
ビ、携帯型ＶＴＲ等の各種電気回路に広く適用すること
ができる。さらに、発電機としては、本実施の形態のよ
うに、回転錘を用いて回転エネルギを電気エネルギに変
換するものの他に、ゼンマイのほどける力でロータを回
す電磁発電機、太陽電池、熱伝対等の熱変換素子を用い
た熱発電、圧電発電等で発電するものでもよい。

【００６８】

【発明の効果】本発明によれば、電源から出力される電
源電圧が少なくとも低下したときに信号ラインの電位
を、基準ラインの電位に対応した所定の電位に固定する
ことにより、回路の誤動作を防止し、消費電力の増加を
抑えることができる。特に、電位固定回路は駆動能力の
高いトランジスタのゲート信号線に接続すると、該ゲー
ト信号を安定できトランジスタのオフ電流を抑え、確実
に動作させることができる。

【図面の簡単な説明】

【図１】 実施の形態によるアナログ電子時計の概要構
成を示すブロック図である。

【図２】 図１中のモータ駆動部を示す回路構成図であ
る。

【図３】 図３中のモータドライバ制御回路、モータド
ライバ回路、電位固定回路を示す回路図である。

【図４】 第１の変形例によるモータドライバ制御回
路、モータドライバ回路、電位固定回路を示す回路図で
ある。

【図５】 第２の変形例によるモータドライバ制御回
路、モータドライバ回路、電位固定回路を示す回路図で
ある。

【図６】 第３の変形例によるモータドライバ制御回
路、モータドライバ回路、電位固定回路を示す回路図で
ある。

【図７】 第４の変形例によるモータドライバ制御回
路、モータドライバ回路、電位固定回路を示す回路図で
ある。

【図８】 ＦＥＴにおける電源電圧（電圧Ｖds）に対す
るオフ電流を示す特性線図である。

【図９】 従来技術による飽和結線のＦＥＴと、そのＦ
ＥＴの電圧Ｖdsに対する抵抗値の特性を示す説明図であ
る。

【符号の説明】

１０……アナログ電子時計 ２０……電源部 ２１……発電コイル ２２……発電機 ２３……整流回路 ２４……大容量コンデンサ ４０……時計ユニット ４１……表示板 ４２……指針 ４３……モータ １００……モータ駆動部 １１０，１１０Ａ，１１０Ｂ……モータドライバ制御回
路（駆動制御回路） １２０，１２０Ａ，１２０Ｂ……モータドライバ回路
（駆動回路） １３０，１３０Ａ，１３０Ｂ，２００，３００，４００
……電位固定回路 １４１……基準ライン １４２Ａ，１４２Ｂ，１４２……一方の信号ライン １４４……給電ライン １１１Ａ，１１２Ａ，１２１Ａ，１２１Ｂ，１２２Ａ，
１２２Ｂ，４０３Ａ，４０４Ａ……電界効果型トランジ
スタ（ＦＥＴ） ２０１，４０１……デプレッショントランジスタ ３０１……ダイオード ４０２……カレントミラー回路

Claims (18)

【特許請求の範囲】
1. 【請求項１】 電源から出力される電源電圧が少なくと
   も低下したときに信号ラインの電位を固定する電位固定
   回路であって、 第１の電位を有する基準ラインと、第２の電位を有する
   信号ラインと、基準ラインと信号ラインとの間に接続さ
   れ、前記信号ラインの第２の電位を前記第１の電位に対
   応する所定の電位に固定する定電流源とを具備すること
   を特徴とする電位固定回路。
2. 【請求項２】 請求項１記載の電位固定回路において、
   前記定電流源は、前記基準ラインと信号ラインとの間に
   ドレインとソースとが接続され、ゲートがソースに接地
   されたデプレッショントランジスタであることを特徴と
   する電位固定回路。
3. 【請求項３】 請求項１記載の電位固定回路において、
   前記定電流源はダイオードであり、前記定電流源の電流
   として該ダイオードの逆方向電流を用いることを特徴と
   する電位固定回路。
4. 【請求項４】 請求項１，２または３記載の電位固定回
   路において、該電位固定回路には基準ラインと信号ライ
   ンとを介して制御回路が接続されると共に、該制御回路
   には、前記第１の電位よりも第２の電位が高い場合、前
   記第２の電位よりも高い第３の電位を有する給電ライン
   を接続することを特徴とする電位固定回路。
5. 【請求項５】 請求項１，２または３記載の電位固定回
   路において、該電位固定回路には基準ラインと信号ライ
   ンとを介して制御回路が接続されると共に、該制御回路
   には、前記第１の電位よりも第２の電位が低い場合、前
   記第２の電位よりも低い第３の電位を有する給電ライン
   を接続することを特徴とする電位固定回路。
6. 【請求項６】 請求項４または５記載の電位固定回路に
   おいて、前記定電流源は前記基準ラインと給電ラインと
   の間に、デプレッショントランジスタとカレントミラー
   回路をなす一方のトランジスタとを直列接続し、該カレ
   ントミラー回路をなす他方のトランジスタを基準ライン
   と信号ラインとの間に接続する構成とすることを特徴と
   する電位固定回路。
7. 【請求項７】 請求項４または５記載の電位固定回路に
   おいて、前記制御回路は基準ラインと給電ラインとの間
   に接続された２個のスイッチング手段によって構成し、
   該各スイッチング手段の接続点に信号ラインを接続する
   ことを特徴とする電位固定回路。
8. 【請求項８】 請求項４または５記載の電位固定回路に
   おいて、スイッチング手段はスイッチングトランジスタ
   によって構成することを特徴とする電位固定回路。
9. 【請求項９】 請求項４または５記載の電位固定回路に
   おいて、前記制御回路は被駆動ユニットを駆動する駆動
   回路、または該駆動回路を制御する駆動制御回路によっ
   て構成することを特徴とする電位固定回路
10. 【請求項１０】 請求項４または５記載の電位固定回路
    において、前記基準ラインと給電ラインとの間には、電
    源電圧を印加する前記電源を接続することを特徴とする
    電位固定回路。
11. 【請求項１１】 請求項１０記載の電位固定回路におい
    て、前記電源は外部からのエネルギを電気エネルギに変
    換することにより発電を行う発電装置と、該発電装置か
    ら出力される電力を蓄える蓄電手段とを備えることを特
    徴とする電位固定回路。
12. 【請求項１２】 請求項１０記載の電位固定回路におい
    て、前記電源は交流起電力を発生する発電コイルと、該
    発電コイルから発生する交流起電力を整流する整流手段
    と、該整流手段によって整流化された電力を蓄える蓄電
    手段とを備えることを特徴とする電位固定回路。
13. 【請求項１３】 請求項１記載の電位固定回路と、該電
    位固定回路の入力側に接続された駆動制御回路と、前記
    電位固定回路の出力側に接続された駆動回路と、該駆動
    回路によって駆動される被駆動ユニットとを具備するこ
    とを特徴とする電子機器。
14. 【請求項１４】 請求項１３記載の電子機器において、
    前記被駆動ユニットはモータによって構成することを特
    徴とする電子機器。
15. 【請求項１５】 請求項１４記載の電子機器において、
    前記駆動制御回路は指令信号を受けて制御信号を出力す
    るモータドライバ制御回路とし、前記駆動回路は該モー
    タドライバ制御回路から出力される制御信号を受けて前
    記モータを駆動するモータドライバ回路とすることを特
    徴とする電子機器。
16. 【請求項１６】 請求項１記載の電位固定回路と、該電
    位固定回路の入力側に接続された駆動制御回路と、前記
    電位固定回路の出力側に接続された駆動回路と、該駆動
    回路によって駆動される時計ユニットとを具備すること
    を特徴とする電子時計。
17. 【請求項１７】 請求項１６記載の電子時計において、
    前記時計ユニットは指針と、該指針を駆動するモータと
    によって構成することを特徴とする電子時計。
18. 【請求項１８】 請求項１７記載の電子時計において、
    前記駆動制御回路は指令信号を受けて制御信号を出力す
    るモータドライバ制御回路とし、駆動回路は該モータド
    ライバ制御回路から出力される制御信号を受けて前記モ
    ータを駆動するモータドライバ回路とすることを特徴と
    する電子時計。