JPH11187666A - チョッパ回路、チョッパ式充電回路、電子機器および腕時計 - Google Patents
チョッパ回路、チョッパ式充電回路、電子機器および腕時計Info
- Publication number
- JPH11187666A JPH11187666A JP34830897A JP34830897A JPH11187666A JP H11187666 A JPH11187666 A JP H11187666A JP 34830897 A JP34830897 A JP 34830897A JP 34830897 A JP34830897 A JP 34830897A JP H11187666 A JPH11187666 A JP H11187666A
- Authority
- JP
- Japan
- Prior art keywords
- chopper
- turned
- voltage
- switch means
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electromechanical Clocks (AREA)
- Rectifiers (AREA)
Abstract
(57)【要約】
【課題】 チョッパ式充電回路の制御に消費される電流
を削減する。 【解決手段】 コンパレータCOM1は、交流発電機ＡＧの
出力端子ＡＧ１の電圧が電源Vddの電圧を上回ると、Ｐ
チャンネルＦＥＴP1をオンにするように信号φP1を生成
する。コンパレータCOM4は出力端子ＡＧ１の電圧が基準
電圧Vrefを上回ると、ハイレベルになる信号CN2を生成
する。ＮチャンネルＦＥＴN2は論理回路OR2によってオ
ン・オフが制御される。クロック信号CLKがローレベル
の期間にあっては、信号CN2または反転回路CN2の出力信
号のうちいずれか一方がハイレベルになると、Ｎチャン
ネルＦＥＴN2がオンになる。したがって、コンパレータ
COM4の動作速度が遅くても、ＰチャンネルＦＥＴP1がオ
ンになると、直ちにＮチャンネルＦＥＴN2がオンにな
り、電流ｉを充電することが可能となる。
を削減する。 【解決手段】 コンパレータCOM1は、交流発電機ＡＧの
出力端子ＡＧ１の電圧が電源Vddの電圧を上回ると、Ｐ
チャンネルＦＥＴP1をオンにするように信号φP1を生成
する。コンパレータCOM4は出力端子ＡＧ１の電圧が基準
電圧Vrefを上回ると、ハイレベルになる信号CN2を生成
する。ＮチャンネルＦＥＴN2は論理回路OR2によってオ
ン・オフが制御される。クロック信号CLKがローレベル
の期間にあっては、信号CN2または反転回路CN2の出力信
号のうちいずれか一方がハイレベルになると、Ｎチャン
ネルＦＥＴN2がオンになる。したがって、コンパレータ
COM4の動作速度が遅くても、ＰチャンネルＦＥＴP1がオ
ンになると、直ちにＮチャンネルＦＥＴN2がオンにな
り、電流ｉを充電することが可能となる。
Description
【０００１】
【発明の属する技術分野】本発明は、充電する際の制御
に要する消費電流を低減するのに好適なチョッパ回路、
チョッパ式充電回路およびこれらを用いた電子機器およ
び腕時計に関する。
に要する消費電流を低減するのに好適なチョッパ回路、
チョッパ式充電回路およびこれらを用いた電子機器およ
び腕時計に関する。
【０００２】
【従来の技術】発電機によって発電された交流電圧をコ
ンデンサや電池に充電する充電回路として、ブリッジ型
の充電回路が知られている。図４は、従来の充電回路の
回路図である。この充電回路においては、発電機ＡＧの
出力端子Ａ，Ｂの電圧と電源Vddの電圧とを比較するコ
ンパレータCOM1，COM2、発電機ＡＧの出力端子Ａ，Ｂの
電圧とグランドGNDの電圧を比較するコンパレータCOM
3，COM4、および充電電流を蓄電する大容量のコンデン
サＣが各々設けらている。そして、各コンパレータCOM1
〜COM4の出力によって、ＰチャンネルＦＥＴP1，P2，N
1，N2のオン・オフが制御される。
ンデンサや電池に充電する充電回路として、ブリッジ型
の充電回路が知られている。図４は、従来の充電回路の
回路図である。この充電回路においては、発電機ＡＧの
出力端子Ａ，Ｂの電圧と電源Vddの電圧とを比較するコ
ンパレータCOM1，COM2、発電機ＡＧの出力端子Ａ，Ｂの
電圧とグランドGNDの電圧を比較するコンパレータCOM
3，COM4、および充電電流を蓄電する大容量のコンデン
サＣが各々設けらている。そして、各コンパレータCOM1
〜COM4の出力によって、ＰチャンネルＦＥＴP1，P2，N
1，N2のオン・オフが制御される。
【０００３】ここで、出力端子Ａの電圧がグランドGND
の電圧以下になると、コンパレータCOM3によってＮチャ
ンネルＦＥＴN1がオン状態となり、出力端子Ａが接地さ
れる。また、出力端子Ｂの電圧が電源Vddの電圧を越え
ると、コンパレータCOM2によって、ＰチャンネルＦＥＴ
P2がオンとなり、電荷が矢印の経路でコンデンサＣに充
電される。この場合、出力端子Ｂの電圧が電源Vddの電
圧を越えない限り、ＰチャンネルＦＥＴP2はオンとなら
いので、矢印と逆の経路で電流が流れて、充電効率が低
下するといった不都合が生じないようになっている。
の電圧以下になると、コンパレータCOM3によってＮチャ
ンネルＦＥＴN1がオン状態となり、出力端子Ａが接地さ
れる。また、出力端子Ｂの電圧が電源Vddの電圧を越え
ると、コンパレータCOM2によって、ＰチャンネルＦＥＴ
P2がオンとなり、電荷が矢印の経路でコンデンサＣに充
電される。この場合、出力端子Ｂの電圧が電源Vddの電
圧を越えない限り、ＰチャンネルＦＥＴP2はオンとなら
いので、矢印と逆の経路で電流が流れて、充電効率が低
下するといった不都合が生じないようになっている。
【０００４】このように、従来の充電回路にあっては、
電界効果トランジスタとコンパレータを組み合わせて、
一定の条件の下に一方向に電流を流す一方向性ユニット
を構成し、これによって、充電効率を高めている。とこ
ろで、一方向性ユニットを用いた充電回路にあっては、
コンパレータによって、各電界効果トランジスタのオン
・オフを制御している。このため、充電回路の充電効率
を検討する場合には、コンパレータの消費電流を考慮す
る必要がある。コンパレータは、電界効果トランジスタ
を用いた差動増幅器で構成することができ、その動作速
度は電界効果トランジスタの速度に左右される。一般
に、電界効果トランジスタの動作速度は、消費電流が大
きくなるほど高速なるから、高速のコンパレータほど、
消費電流が大きくなる。
電界効果トランジスタとコンパレータを組み合わせて、
一定の条件の下に一方向に電流を流す一方向性ユニット
を構成し、これによって、充電効率を高めている。とこ
ろで、一方向性ユニットを用いた充電回路にあっては、
コンパレータによって、各電界効果トランジスタのオン
・オフを制御している。このため、充電回路の充電効率
を検討する場合には、コンパレータの消費電流を考慮す
る必要がある。コンパレータは、電界効果トランジスタ
を用いた差動増幅器で構成することができ、その動作速
度は電界効果トランジスタの速度に左右される。一般
に、電界効果トランジスタの動作速度は、消費電流が大
きくなるほど高速なるから、高速のコンパレータほど、
消費電流が大きくなる。
【０００５】従来の充電回路において、コンパレータCO
M2は、コンデンサＣにできるだけ多くの電荷を充電する
ため、発電機ＡＧの出力端子Ｂの電圧が電源Vddの電圧
を越えると、直ちにＰチャンネルＦＥＴP2をオン状態に
する必要がある。このため、コンパレータCOM2としては
高速のものを使用する必要がある。一方、Ｎチャンネル
ＦＥＴN1を制御するコンパレータCOM3は、コンパレータ
COM2がＰチャンネルＦＥＴP2をオンするまでに、Ｎチャ
ンネルＦＥＴN1をオンにすればよい。ここで、発電機Ａ
Ｇの出力端子Ａ，Ｂ間に生じる起電圧は、正弦波状に変
動するから、出力端子Ａの電圧がグランドGNDの電圧を
下回ってから、出力端子Ｂの電圧が電源Vddの電圧を上
回るまでには、時間的余裕がある。したがって、コンパ
レータCOM3としては、応答速度が低速ものを使用するこ
とができる。
M2は、コンデンサＣにできるだけ多くの電荷を充電する
ため、発電機ＡＧの出力端子Ｂの電圧が電源Vddの電圧
を越えると、直ちにＰチャンネルＦＥＴP2をオン状態に
する必要がある。このため、コンパレータCOM2としては
高速のものを使用する必要がある。一方、Ｎチャンネル
ＦＥＴN1を制御するコンパレータCOM3は、コンパレータ
COM2がＰチャンネルＦＥＴP2をオンするまでに、Ｎチャ
ンネルＦＥＴN1をオンにすればよい。ここで、発電機Ａ
Ｇの出力端子Ａ，Ｂ間に生じる起電圧は、正弦波状に変
動するから、出力端子Ａの電圧がグランドGNDの電圧を
下回ってから、出力端子Ｂの電圧が電源Vddの電圧を上
回るまでには、時間的余裕がある。したがって、コンパ
レータCOM3としては、応答速度が低速ものを使用するこ
とができる。
【０００６】
【発明が解決しようとする課題】ところで、発電機ＡＧ
の出力端子Ａ，Ｂ間に発生する起電圧よりも高い電圧を
得る技術として、チョッパ式の昇圧回路が知られてお
り、そこでは、高い周波数で起電圧をスイッチングする
必要がある。上述した充電回路をチョッパ式で構成する
と、起電圧の波形がスパイク状に変化する。このため、
グランドGNDの電圧との比較を行うコンパレータCOM3，C
OM4を高速のものにする必要がある。したがって、従来
の充電回路をチョッパ式の充電回路に適用した場合、コ
ンパレータCOM3，COM4の消費電流の低減を図るはことが
できず、充電効率が低下してしまうといった問題があっ
た。
の出力端子Ａ，Ｂ間に発生する起電圧よりも高い電圧を
得る技術として、チョッパ式の昇圧回路が知られてお
り、そこでは、高い周波数で起電圧をスイッチングする
必要がある。上述した充電回路をチョッパ式で構成する
と、起電圧の波形がスパイク状に変化する。このため、
グランドGNDの電圧との比較を行うコンパレータCOM3，C
OM4を高速のものにする必要がある。したがって、従来
の充電回路をチョッパ式の充電回路に適用した場合、コ
ンパレータCOM3，COM4の消費電流の低減を図るはことが
できず、充電効率が低下してしまうといった問題があっ
た。
【０００７】本発明は上述した事情に鑑みてなされたも
のであり、一方向性ユニットを用いたチョッパ式充電回
路において、簡易な構成で充電効率を高めることを目的
とする。また、他の目的は、このチョッパ式充電回路を
電子機器や腕時計に適用することにある。
のであり、一方向性ユニットを用いたチョッパ式充電回
路において、簡易な構成で充電効率を高めることを目的
とする。また、他の目的は、このチョッパ式充電回路を
電子機器や腕時計に適用することにある。
【０００８】
【課題を解決するための手段】上記課題を解決するた
め、請求項１に記載の発明にあっては、交流発電機の一
方の出力端子と第１のラインとの間に設けられる第１の
スイッチ手段と、前記交流発電機の他方の出力端子と前
記第１のラインとの間に設けられる第２のスイッチ手段
と、前記一方の出力端子と第２のラインとの間に設けら
れる第３のスイッチ手段と、前記他方の出力端子と前記
第２のラインとの間に設けられる第４のスイッチ手段と
を備え、前記交流発電機によって発電される起電力をク
ロック信号に同期したチョッパ電圧に変換して前記第１
のラインと前記第２のラインとの間に発生させるチョッ
パ回路において、前記一方の出力端子の電圧と第１のラ
インの電圧とを比較し、比較結果に応じて前記第１のス
イッチ手段のオン・オフを制御する第１の比較手段と、
前記他方の出力端子の電圧と前記第１のラインの電圧と
を比較し、比較結果に応じて前記第２のスイッチ手段の
オン・オフを制御する第２の比較手段と、前記交流発電
機の端子電圧を検出することにより、前記クロック信号
に同期したチョッパ動作を行うように前記第３のスイッ
チ手段と前記第４のスイッチ手段とを制御するととも
に、前記第１の比較手段によって前記第１のスイッチ手
段がオンされた場合には前記第４のスイッチ手段をオン
にし、前記第２の比較手段によって前記第２のスイッチ
手段がオンされた場合には前記第３のスイッチ手段をオ
ンするように制御する制御手段とを備えたことを特徴と
する。
め、請求項１に記載の発明にあっては、交流発電機の一
方の出力端子と第１のラインとの間に設けられる第１の
スイッチ手段と、前記交流発電機の他方の出力端子と前
記第１のラインとの間に設けられる第２のスイッチ手段
と、前記一方の出力端子と第２のラインとの間に設けら
れる第３のスイッチ手段と、前記他方の出力端子と前記
第２のラインとの間に設けられる第４のスイッチ手段と
を備え、前記交流発電機によって発電される起電力をク
ロック信号に同期したチョッパ電圧に変換して前記第１
のラインと前記第２のラインとの間に発生させるチョッ
パ回路において、前記一方の出力端子の電圧と第１のラ
インの電圧とを比較し、比較結果に応じて前記第１のス
イッチ手段のオン・オフを制御する第１の比較手段と、
前記他方の出力端子の電圧と前記第１のラインの電圧と
を比較し、比較結果に応じて前記第２のスイッチ手段の
オン・オフを制御する第２の比較手段と、前記交流発電
機の端子電圧を検出することにより、前記クロック信号
に同期したチョッパ動作を行うように前記第３のスイッ
チ手段と前記第４のスイッチ手段とを制御するととも
に、前記第１の比較手段によって前記第１のスイッチ手
段がオンされた場合には前記第４のスイッチ手段をオン
にし、前記第２の比較手段によって前記第２のスイッチ
手段がオンされた場合には前記第３のスイッチ手段をオ
ンするように制御する制御手段とを備えたことを特徴と
する。
【０００９】また、請求項２に記載の発明にあっては、
前記制御手段は、前記第２のラインと前記他方の出力端
子との電位差を予め定められた第１の電位差とを比較す
る第３の比較手段と、前記第２のラインと前記一方の出
力端子との電位差を予め定められた第２の電位差とを比
較する第４の比較手段とを備え、前記第３の比較手段と
前記第４の比較手段との比較結果に基づいて、前記クロ
ック信号に同期したチョッパ動作を行うように前記第３
のスイッチ手段と前記第４のスイッチ手段とを制御する
とともに、前記第１の比較手段によって前記第１のスイ
ッチ手段がオンされた場合には前記第４のスイッチ手段
をオンにし、前記第２の比較手段によって前記第２のス
イッチ手段がオンされた場合には前記第３のスイッチ手
段をオンするように制御することを特徴とする。
前記制御手段は、前記第２のラインと前記他方の出力端
子との電位差を予め定められた第１の電位差とを比較す
る第３の比較手段と、前記第２のラインと前記一方の出
力端子との電位差を予め定められた第２の電位差とを比
較する第４の比較手段とを備え、前記第３の比較手段と
前記第４の比較手段との比較結果に基づいて、前記クロ
ック信号に同期したチョッパ動作を行うように前記第３
のスイッチ手段と前記第４のスイッチ手段とを制御する
とともに、前記第１の比較手段によって前記第１のスイ
ッチ手段がオンされた場合には前記第４のスイッチ手段
をオンにし、前記第２の比較手段によって前記第２のス
イッチ手段がオンされた場合には前記第３のスイッチ手
段をオンするように制御することを特徴とする。
【００１０】また、請求項３に記載の発明にあっては、
前記制御手段は、前記第３の比較手段によって前記第２
のラインと前記他方の出力端子との電位差が前記第１の
電位差を越えることが検出された期間、または、前記第
２の比較手段によって前記第２のスイッチ手段がオンに
される期間において前記第３のスイッチ手段をオンに
し、他の期間においては前記クロック信号に基づいて前
記第３のスイッチ手段のオン・オフを制御し、前記第４
の比較手段によって前記第２のラインと前記他方の出力
端子との電位差が前記第２の電位差を越えることが検出
された期間、または、前記第１の比較手段によって前記
第１のスイッチ手段がオンにされる期間において前記第
４のスイッチ手段をオンにし、他の期間においては前記
クロック信号に基づいて前記第４のスイッチ手段のオン
・オフを制御することを特徴とする。
前記制御手段は、前記第３の比較手段によって前記第２
のラインと前記他方の出力端子との電位差が前記第１の
電位差を越えることが検出された期間、または、前記第
２の比較手段によって前記第２のスイッチ手段がオンに
される期間において前記第３のスイッチ手段をオンに
し、他の期間においては前記クロック信号に基づいて前
記第３のスイッチ手段のオン・オフを制御し、前記第４
の比較手段によって前記第２のラインと前記他方の出力
端子との電位差が前記第２の電位差を越えることが検出
された期間、または、前記第１の比較手段によって前記
第１のスイッチ手段がオンにされる期間において前記第
４のスイッチ手段をオンにし、他の期間においては前記
クロック信号に基づいて前記第４のスイッチ手段のオン
・オフを制御することを特徴とする。
【００１１】また、請求項４に記載の発明にあっては、
前記第１のラインは電源ラインであり、前記第２のライ
ンはグランドであることを特徴とする。また、請求項５
に記載の発明の発明にあっては、前記第１のラインはグ
ランドであり、前記第２のラインは電源ラインであるこ
とを特徴とする。また、請求項６に記載の発明にあって
は、前記第３の比較手段および前記第４の比較手段の消
費電流を、前記第１の比較手段および前記第２の比較手
段の消費電流よりも低く設定したことを特徴とする。
前記第１のラインは電源ラインであり、前記第２のライ
ンはグランドであることを特徴とする。また、請求項５
に記載の発明の発明にあっては、前記第１のラインはグ
ランドであり、前記第２のラインは電源ラインであるこ
とを特徴とする。また、請求項６に記載の発明にあって
は、前記第３の比較手段および前記第４の比較手段の消
費電流を、前記第１の比較手段および前記第２の比較手
段の消費電流よりも低く設定したことを特徴とする。
【００１２】また、請求項７に記載の発明にあっては、
前記チョッパ回路を用いたチョッパ式充電回路であっ
て、前記チョッパ回路の前記電源ラインと前記グランド
とに接続され、前記チョッパ電圧を昇圧するとともに昇
圧した電圧を蓄電する昇圧回路とを備えたことを特徴と
する。また、請求項８に記載の発明にあっては、前記チ
ョッパ式充電回路を内蔵する電子機器であって、前記チ
ョッパ式充電回路から給電される電力によって、動作す
ることを特徴とする。また、請求項９に記載の発明にあ
っては、前記チョッパ式充電回路と、前記チョッパ式充
電回路から給電され、時刻を計測する時計回路とを備
え、前記時計回路から前記クロック信号を前記チョッパ
式充電回路に供給することを特徴とする。
前記チョッパ回路を用いたチョッパ式充電回路であっ
て、前記チョッパ回路の前記電源ラインと前記グランド
とに接続され、前記チョッパ電圧を昇圧するとともに昇
圧した電圧を蓄電する昇圧回路とを備えたことを特徴と
する。また、請求項８に記載の発明にあっては、前記チ
ョッパ式充電回路を内蔵する電子機器であって、前記チ
ョッパ式充電回路から給電される電力によって、動作す
ることを特徴とする。また、請求項９に記載の発明にあ
っては、前記チョッパ式充電回路と、前記チョッパ式充
電回路から給電され、時刻を計測する時計回路とを備
え、前記時計回路から前記クロック信号を前記チョッパ
式充電回路に供給することを特徴とする。
【００１３】
【発明の実施の形態】以下、チョッパ式充電回路を適用
した腕時計を本発明の一実施形態として説明する。 １．実施形態の構成 図１は、本実施形態に係わる腕時計に使用されるチョッ
パ式充電回路の回路図である。図において、交流発電機
ＡＧの出力端子ＡＧ１，ＡＧ２は抵抗R1，R2を介してグ
ランドGNDに接続されている。このため、交流発電機Ａ
Ｇが非発電状態にあるならば、出力端子ＡＧ１，ＡＧ２
はプルダウンされている。なお、この抵抗R1，R2の値
は、各ＦＥＴのオン抵抗値よりはるかに大きい略２００
ＫΩに設定されている。次に、一方向性ユニット１は、
ＰチャンネルＦＥＴP1とコンパレータCOM1から構成され
る。コンパレータCOM1の正入力端子は電源Vddに接続さ
れ、その負入力端子は交流発電機ＡＧの出力端子ＡＧ１
に接続されている。このため、電源Vddの電圧が出力端
子ＡＧ１の電圧を越えると、信号φP1がロ−レベルとな
り、ＰチャンネルＦＥＴP1がオンとなる。一方、電源Vd
dの電圧が出力端子ＡＧ１の電圧を下回ると、信号φP1
がハイレベルとなり、ＰチャンネルＦＥＴP1がオフとな
る。したがって、一方向性ユニット１は、出力端子ＡＧ
１の電圧が電源Vddの電圧を上回った場合にのみ電流を
出力端子ＡＧ１から電源Vddに供給する。
した腕時計を本発明の一実施形態として説明する。 １．実施形態の構成 図１は、本実施形態に係わる腕時計に使用されるチョッ
パ式充電回路の回路図である。図において、交流発電機
ＡＧの出力端子ＡＧ１，ＡＧ２は抵抗R1，R2を介してグ
ランドGNDに接続されている。このため、交流発電機Ａ
Ｇが非発電状態にあるならば、出力端子ＡＧ１，ＡＧ２
はプルダウンされている。なお、この抵抗R1，R2の値
は、各ＦＥＴのオン抵抗値よりはるかに大きい略２００
ＫΩに設定されている。次に、一方向性ユニット１は、
ＰチャンネルＦＥＴP1とコンパレータCOM1から構成され
る。コンパレータCOM1の正入力端子は電源Vddに接続さ
れ、その負入力端子は交流発電機ＡＧの出力端子ＡＧ１
に接続されている。このため、電源Vddの電圧が出力端
子ＡＧ１の電圧を越えると、信号φP1がロ−レベルとな
り、ＰチャンネルＦＥＴP1がオンとなる。一方、電源Vd
dの電圧が出力端子ＡＧ１の電圧を下回ると、信号φP1
がハイレベルとなり、ＰチャンネルＦＥＴP1がオフとな
る。したがって、一方向性ユニット１は、出力端子ＡＧ
１の電圧が電源Vddの電圧を上回った場合にのみ電流を
出力端子ＡＧ１から電源Vddに供給する。
【００１４】また、一方向性ユニット２は、交流発電機
ＡＧの出力端子ＡＧ２に接続されており、上記した一方
向性ユニット１と同様に構成されている。この場合、一
方向性ユニット２は、出力端子ＡＧ２の電圧が電源Vdd
の電圧を上回った場合にのみ電流を出力端子ＡＧ２から
電源Vddに供給する。
ＡＧの出力端子ＡＧ２に接続されており、上記した一方
向性ユニット１と同様に構成されている。この場合、一
方向性ユニット２は、出力端子ＡＧ２の電圧が電源Vdd
の電圧を上回った場合にのみ電流を出力端子ＡＧ２から
電源Vddに供給する。
【００１５】ここで、充電効率を考慮すれば、交流発電
機ＡＧの出力端子ＡＧ１の電圧が電源Vddの電圧を上回
れば、直ちにＰチャンネルＦＥＴP1をオンにすることが
望ましい。このため、コンパレータCOM1の消費電流は、
比較的大きく、高速動作に対応できるようになってい
る。また、同様にコンパレータCOM2の消費電流も比較的
大きな値に設定しているので、高速動作に対応できる。
機ＡＧの出力端子ＡＧ１の電圧が電源Vddの電圧を上回
れば、直ちにＰチャンネルＦＥＴP1をオンにすることが
望ましい。このため、コンパレータCOM1の消費電流は、
比較的大きく、高速動作に対応できるようになってい
る。また、同様にコンパレータCOM2の消費電流も比較的
大きな値に設定しているので、高速動作に対応できる。
【００１６】ところで、腕時計にような小型で軽量の装
置において、交流発電機ＡＧを内蔵しようとすると、交
流発電機ＡＧは非常に小型のものとなるので、交流発電
機ＡＧを構成する出力用コイルの大きさには一定の限度
がある。交流発電機ＡＧの起電圧は出力用コイルの巻線
数に比例するから、このような交流発電機ＡＧによって
高い電圧を発生させることは難しい。このため、交流発
電機ＡＧの起電圧を整流しても、腕時計に内蔵される各
構成を安定して動作させるのに十分な電圧を得ることが
できない。そこで、本実施形態にあっては、一方向性ユ
ニット３，４をチョッパ動作させて、交流発電機ＡＧの
起電圧をスパイク状のチョッパ電圧に変換し、これを昇
圧部５で昇圧して所望の電圧を得るようにしている。な
お、昇圧部５としては、いわゆる倍電圧回路等の周知な
構成を用いればよく、例えば、コンデンサと一方向性ユ
ニットを組み合わせて構成すればよい。
置において、交流発電機ＡＧを内蔵しようとすると、交
流発電機ＡＧは非常に小型のものとなるので、交流発電
機ＡＧを構成する出力用コイルの大きさには一定の限度
がある。交流発電機ＡＧの起電圧は出力用コイルの巻線
数に比例するから、このような交流発電機ＡＧによって
高い電圧を発生させることは難しい。このため、交流発
電機ＡＧの起電圧を整流しても、腕時計に内蔵される各
構成を安定して動作させるのに十分な電圧を得ることが
できない。そこで、本実施形態にあっては、一方向性ユ
ニット３，４をチョッパ動作させて、交流発電機ＡＧの
起電圧をスパイク状のチョッパ電圧に変換し、これを昇
圧部５で昇圧して所望の電圧を得るようにしている。な
お、昇圧部５としては、いわゆる倍電圧回路等の周知な
構成を用いればよく、例えば、コンデンサと一方向性ユ
ニットを組み合わせて構成すればよい。
【００１７】次に、一方向性ユニット４は、Ｎチャンネ
ルＦＥＴN2、論理和回路OR2およびコンパレータCOM4か
ら構成される。コンパレータCOM4の負入力端子は交流発
電機ＡＧの出力端子ＡＧ１に接続され、その正入力端子
には基準電圧Vref1が供給される。なお、基準電圧Vref1
は、グランドGNDの電圧をわずかに上回る電圧に設定さ
れている。この場合、出力端子ＡＧ１の電圧が基準電圧
Vref1を越えると、信号CN2がハイレベルとなり、出力端
子ＡＧ１の電圧が基準電圧Vref1を下回ると、信号CN2が
ローレベルとなる。ところで、各ＦＥＴにはごく小さな
漏れ電流が流れるが、上述したように出力端子ＡＧ１，
ＡＧ２は抵抗R1，R2によってグランドGNDに接続されて
いるので、交流発電機ＡＧが非発電状態にあると、出力
端子ＡＧ１，ＡＧ２の電圧はグランドGNDにプルダウン
される。したがって、基準電圧Vref1をグランドGNDに対
して与えることにより、発電極性を確実に検出すること
ができる。
ルＦＥＴN2、論理和回路OR2およびコンパレータCOM4か
ら構成される。コンパレータCOM4の負入力端子は交流発
電機ＡＧの出力端子ＡＧ１に接続され、その正入力端子
には基準電圧Vref1が供給される。なお、基準電圧Vref1
は、グランドGNDの電圧をわずかに上回る電圧に設定さ
れている。この場合、出力端子ＡＧ１の電圧が基準電圧
Vref1を越えると、信号CN2がハイレベルとなり、出力端
子ＡＧ１の電圧が基準電圧Vref1を下回ると、信号CN2が
ローレベルとなる。ところで、各ＦＥＴにはごく小さな
漏れ電流が流れるが、上述したように出力端子ＡＧ１，
ＡＧ２は抵抗R1，R2によってグランドGNDに接続されて
いるので、交流発電機ＡＧが非発電状態にあると、出力
端子ＡＧ１，ＡＧ２の電圧はグランドGNDにプルダウン
される。したがって、基準電圧Vref1をグランドGNDに対
して与えることにより、発電極性を確実に検出すること
ができる。
【００１８】また、論理和回路OR2には、信号CN2、反転
回路IN1によって信号φP1が反転された信号、および後
述する時計装置７で生成された高速のクロック信号CLK
が供給される。論理和回路OR2は、これらの論理和を演
算し、信号φN2としてＮチャンネルＦＥＴN2のゲートに
供給する。したがって、ＮチャンネルＦＥＴN2は、これ
らの信号のいずれかがハイレベルとなればオンとなり、
これらの信号のすべてがローレベルとなればオフとな
る。なお、一方向性ユニット３も一方向性ユニット４と
同様に構成されている。
回路IN1によって信号φP1が反転された信号、および後
述する時計装置７で生成された高速のクロック信号CLK
が供給される。論理和回路OR2は、これらの論理和を演
算し、信号φN2としてＮチャンネルＦＥＴN2のゲートに
供給する。したがって、ＮチャンネルＦＥＴN2は、これ
らの信号のいずれかがハイレベルとなればオンとなり、
これらの信号のすべてがローレベルとなればオフとな
る。なお、一方向性ユニット３も一方向性ユニット４と
同様に構成されている。
【００１９】このような構成によれば、信号φP1がロー
レベル、すなわち、ＰチャンネルＦＥＴP1がオンになる
と、信号φN2が直ちにハイレベルとなり、Ｎチャンネル
ＦＥＴN2をオンすることができる。したがって、たとえ
コンパレータCOM4の動作速度が遅くとも、Ｎチャンネル
ＦＥＴN2を確実にオンすることができ、図中矢印の経
路で電流ｉを充電することができる。したがって、コン
パレータCOM3，COM4に応答速度が遅いものを使用するこ
とができる。
レベル、すなわち、ＰチャンネルＦＥＴP1がオンになる
と、信号φN2が直ちにハイレベルとなり、Ｎチャンネル
ＦＥＴN2をオンすることができる。したがって、たとえ
コンパレータCOM4の動作速度が遅くとも、Ｎチャンネル
ＦＥＴN2を確実にオンすることができ、図中矢印の経
路で電流ｉを充電することができる。したがって、コン
パレータCOM3，COM4に応答速度が遅いものを使用するこ
とができる。
【００２０】ここで、図２は交流発電機ＡＧとその周辺
機構の構成を示す斜視図である。図示のように、交流発
電機ＡＧは、ロータ１４とステータ１５を備えており、
２極磁化されたディスク状のロータ１４が回転するとス
テータ１５の出力用コイル１６に起電力が発生し、交流
出力が取り出せるようになっている。また、図におい
て、１３は腕時計本体ケース内で旋回運動を行う回転錘
であり、１１は回転錘１３の回転運動を発電機ＡＧに伝
達する輪列機構である。回転錘１３は腕時計を装着した
人の腕の振りに応じて回転し、これに伴って交流発電機
ＡＧから起電力が得られるようになっている。
機構の構成を示す斜視図である。図示のように、交流発
電機ＡＧは、ロータ１４とステータ１５を備えており、
２極磁化されたディスク状のロータ１４が回転するとス
テータ１５の出力用コイル１６に起電力が発生し、交流
出力が取り出せるようになっている。また、図におい
て、１３は腕時計本体ケース内で旋回運動を行う回転錘
であり、１１は回転錘１３の回転運動を発電機ＡＧに伝
達する輪列機構である。回転錘１３は腕時計を装着した
人の腕の振りに応じて回転し、これに伴って交流発電機
ＡＧから起電力が得られるようになっている。
【００２１】交流発電機ＡＧから出力された交流は、本
実施形態であるチョッパ式充電回路１００で整流され、
処理装置９に供給される。処理装置９は、チョッパ式充
電回路１００から放電される電力によって時計装置７を
駆動する。この時計装置７は、水晶発振器やカウンタ回
路等で構成されており、水晶発振器で生成されるマスタ
クロック信号をカウンタ回路で分周し、この分周結果に
基づいて時刻を計測している。この例にあっては、マス
タクロック信号あるいはこれを分周した信号を、クロッ
ク信号CLKとして、上述したチョッパ式充電回路１００
に供給している。したがって、クロック信号CLKを生成
する回路をチョッパ式充電回路７と時計装置１００とで
兼用することができる。この結果、回路構成を簡易にす
るとともに、腕時計全体として消費電流を削減すること
ができる。
実施形態であるチョッパ式充電回路１００で整流され、
処理装置９に供給される。処理装置９は、チョッパ式充
電回路１００から放電される電力によって時計装置７を
駆動する。この時計装置７は、水晶発振器やカウンタ回
路等で構成されており、水晶発振器で生成されるマスタ
クロック信号をカウンタ回路で分周し、この分周結果に
基づいて時刻を計測している。この例にあっては、マス
タクロック信号あるいはこれを分周した信号を、クロッ
ク信号CLKとして、上述したチョッパ式充電回路１００
に供給している。したがって、クロック信号CLKを生成
する回路をチョッパ式充電回路７と時計装置１００とで
兼用することができる。この結果、回路構成を簡易にす
るとともに、腕時計全体として消費電流を削減すること
ができる。
【００２２】２．実施形態の動作 次に、本実施形態の動作を図面を参照しつつ説明する。
図３は、本実施形態に係わるチョッパ式充電回路１００
のタイミングチャートである。なお、この例では、交流
発電機ＡＧの出力端子ＡＧ１の電圧が出力端子ＡＧ２の
電圧よりも高いものとする。
図３は、本実施形態に係わるチョッパ式充電回路１００
のタイミングチャートである。なお、この例では、交流
発電機ＡＧの出力端子ＡＧ１の電圧が出力端子ＡＧ２の
電圧よりも高いものとする。
【００２３】クロック信号CLKが図３（ａ）に示すもの
であるとすれば、クロック信号CLKがハイレベルの期間
は、論理和回路OR2の出力信号φN2と論理和回路OR1の出
力信号φN1は必ずハイレベルとなるので、Ｎチャンネル
ＦＥＴN1およびＮチャンネルＦＥＴN1はオンとなる。こ
の場合、出力端子ＡＧ１と出力端子ＡＧ２は、グランド
GNDに接地されるので、それらの電圧は電源Vddの電圧を
下回る。このため、ＰチャンネルＦＥＴP1とＰチャンネ
ルＦＥＴP2はオフされ、図中矢印の閉回路が形成され
る。
であるとすれば、クロック信号CLKがハイレベルの期間
は、論理和回路OR2の出力信号φN2と論理和回路OR1の出
力信号φN1は必ずハイレベルとなるので、Ｎチャンネル
ＦＥＴN1およびＮチャンネルＦＥＴN1はオンとなる。こ
の場合、出力端子ＡＧ１と出力端子ＡＧ２は、グランド
GNDに接地されるので、それらの電圧は電源Vddの電圧を
下回る。このため、ＰチャンネルＦＥＴP1とＰチャンネ
ルＦＥＴP2はオフされ、図中矢印の閉回路が形成され
る。
【００２４】この閉回路にあっては、交流発電機ＡＧ→
出力端子ＡＧ１→ＮチャンネルＦＥＴN1→グランドGND
→ＮチャンネルＦＥＴN2→出力端子ＡＧ２→交流発電機
ＡＧの経路で電流が流れるが、出力端子ＡＧ１と出力端
子ＡＧ２の電圧は同電位となる。この場合、出力用コイ
ル１６の内部抵抗成分によってある程度電流が消費され
るが、その値は少なく、交流発電機ＡＧの起電流の大部
分は、出力用コイル１６に保存される。
出力端子ＡＧ１→ＮチャンネルＦＥＴN1→グランドGND
→ＮチャンネルＦＥＴN2→出力端子ＡＧ２→交流発電機
ＡＧの経路で電流が流れるが、出力端子ＡＧ１と出力端
子ＡＧ２の電圧は同電位となる。この場合、出力用コイ
ル１６の内部抵抗成分によってある程度電流が消費され
るが、その値は少なく、交流発電機ＡＧの起電流の大部
分は、出力用コイル１６に保存される。
【００２５】一方、クロック信号CLKがローレベルにな
ると、ＮチャンネルＦＥＴN1がオフとなり、図３（ｂ）
に示すように出力端子ＡＧ１の電圧が急峻に立ち上が
る。ここで、コンパレータCOM4は、出力端子ＡＧ１の電
圧と基準電圧Vref1を比較して信号CN2を生成するが、コ
ンパレータCOM4には、消費電流を削減するため、応答速
度の遅いものが使用されるので、出力端子ＡＧ１の電圧
が基準電圧Vref1を越えても、信号CN2は直ちにローレベ
ルからハイレベルに切り替わらない。例えば、コンパレ
ータCOM4の遅延時間をｔｄ１とすれば、信号CN2は図３
（ｃ）に示すものとなる。
ると、ＮチャンネルＦＥＴN1がオフとなり、図３（ｂ）
に示すように出力端子ＡＧ１の電圧が急峻に立ち上が
る。ここで、コンパレータCOM4は、出力端子ＡＧ１の電
圧と基準電圧Vref1を比較して信号CN2を生成するが、コ
ンパレータCOM4には、消費電流を削減するため、応答速
度の遅いものが使用されるので、出力端子ＡＧ１の電圧
が基準電圧Vref1を越えても、信号CN2は直ちにローレベ
ルからハイレベルに切り替わらない。例えば、コンパレ
ータCOM4の遅延時間をｔｄ１とすれば、信号CN2は図３
（ｃ）に示すものとなる。
【００２６】仮に、論理和回路OR2が、信号CN2とクロッ
ク信号CLKのみから生成されるとすれば、遅延時間ｔｄ
１の期間、ＮチャンネルＦＥＴN2をオンすることができ
ない。このため、当該期間において図１に示す矢印の
経路で電流ｉを充電することができず、充電ロスが発生
してしまう。しかし、本実施形態の論理和回路OR2に
は、高速のコンパレータCOM1によって得られた信号φP1
（図３（ｆ）を参照）が反転回路IN1を介して供給され
ているので（図３（ｄ）を参照）、コンパレータCOM4の
遅れを補うことができる。この結果、信号φN2は図３
（ｅ）に示すものとなり、信号CN2がハイレベルである
期間、ＮチャンネルＦＥＴN2をオンにすることができ
る。
ク信号CLKのみから生成されるとすれば、遅延時間ｔｄ
１の期間、ＮチャンネルＦＥＴN2をオンすることができ
ない。このため、当該期間において図１に示す矢印の
経路で電流ｉを充電することができず、充電ロスが発生
してしまう。しかし、本実施形態の論理和回路OR2に
は、高速のコンパレータCOM1によって得られた信号φP1
（図３（ｆ）を参照）が反転回路IN1を介して供給され
ているので（図３（ｄ）を参照）、コンパレータCOM4の
遅れを補うことができる。この結果、信号φN2は図３
（ｅ）に示すものとなり、信号CN2がハイレベルである
期間、ＮチャンネルＦＥＴN2をオンにすることができ
る。
【００２７】すなわち、反転回路IN1、コンパレータCOM
4および論理和回路OR2は、クロック信号CLKがハイレベ
ルの期間、出力端子ＡＧ１の電圧が予め定められた基準
電圧Vrefを上回る期間、またはコンパレータCOM1がＰチ
ャンネルＦＥＴP1をオンにする期間において、Ｎチャン
ネルＦＥＴN2をオンするとともに、他の期間においてに
ＮチャンネルＦＥＴN2をオフするように制御する制御手
段として機能する。
4および論理和回路OR2は、クロック信号CLKがハイレベ
ルの期間、出力端子ＡＧ１の電圧が予め定められた基準
電圧Vrefを上回る期間、またはコンパレータCOM1がＰチ
ャンネルＦＥＴP1をオンにする期間において、Ｎチャン
ネルＦＥＴN2をオンするとともに、他の期間においてに
ＮチャンネルＦＥＴN2をオフするように制御する制御手
段として機能する。
【００２８】また、コンパレータCOM1は、出力端子ＡＧ
１の電圧が電源Vddを上回ると図３（ｆ）に示す信号φP
1を生成して、ＰチャンネルＦＥＴP1をオンにするの
で、矢印の経路で充電される電流ｉは、図３（ｇ）に
示すものとなる。
１の電圧が電源Vddを上回ると図３（ｆ）に示す信号φP
1を生成して、ＰチャンネルＦＥＴP1をオンにするの
で、矢印の経路で充電される電流ｉは、図３（ｇ）に
示すものとなる。
【００２９】このように本実施形態にあっては、高速で
応答するコンパレータCOM1とコンパレータCOM2の出力信
号φP1，φP2に同期させて、ＮチャンネルＦＥＴN1，N2
のゲートを制御したので、コンパレータCOM3，COM4の遅
延に伴う充電ロスを低減できる。また、コンパレータCO
M3，COM4として応答速度の遅いものを使用することによ
り、制御に伴う消費電流を削減することができる。この
結果、充電効率の高いチョッパ式充電回路１００を提供
することができる。また、軽薄で小型であることが要求
される腕時計では、その内部に設ける交流発電機ＡＧは
小型のものにせざるを得ない。このため、交流発電機Ａ
Ｇで発生する起電圧は小さく、整流効率はよくない。し
たがって、上述したチョッパ式充電回路１００のように
充電効率の良いものを腕時計に適用することは極めて有
用である。これにより、使用者が腕時計を装着している
時間が短くても効率的に充電することができるので、使
用者が腕時計を長期間使用しなかった場合であっても、
時計が止まってしまい使いたい時に時間がわからないと
いった事態を大幅に少なくすることができる。
応答するコンパレータCOM1とコンパレータCOM2の出力信
号φP1，φP2に同期させて、ＮチャンネルＦＥＴN1，N2
のゲートを制御したので、コンパレータCOM3，COM4の遅
延に伴う充電ロスを低減できる。また、コンパレータCO
M3，COM4として応答速度の遅いものを使用することによ
り、制御に伴う消費電流を削減することができる。この
結果、充電効率の高いチョッパ式充電回路１００を提供
することができる。また、軽薄で小型であることが要求
される腕時計では、その内部に設ける交流発電機ＡＧは
小型のものにせざるを得ない。このため、交流発電機Ａ
Ｇで発生する起電圧は小さく、整流効率はよくない。し
たがって、上述したチョッパ式充電回路１００のように
充電効率の良いものを腕時計に適用することは極めて有
用である。これにより、使用者が腕時計を装着している
時間が短くても効率的に充電することができるので、使
用者が腕時計を長期間使用しなかった場合であっても、
時計が止まってしまい使いたい時に時間がわからないと
いった事態を大幅に少なくすることができる。
【００３０】３．変形例 本発明は、上述した実施形態に限定されるものではな
く、例えば、以下に述べる各種の変形が可能である。 （１）上述した実施形態においては、チョッパ式充電回
路１００を用いた電子機器の一例として腕時計を取り上
げ説明したが、本発明はこれに限定されるものではな
く、例えば、携帯型の血圧計、携帯電話機、ページャ、
万歩計等に適用することができる。要は電力を消費する
電子機器であればどのようなものに適用してもよい。こ
のような電子機器においては、電池がなくてもそこに内
蔵される電子回路や機構系を継続して動作させることが
できるので、何時でも電子機器を使用することができ、
また、煩わしい電池の交換を不要にできる。さらには、
電池の廃棄に伴う問題が生ずることもない。
く、例えば、以下に述べる各種の変形が可能である。 （１）上述した実施形態においては、チョッパ式充電回
路１００を用いた電子機器の一例として腕時計を取り上
げ説明したが、本発明はこれに限定されるものではな
く、例えば、携帯型の血圧計、携帯電話機、ページャ、
万歩計等に適用することができる。要は電力を消費する
電子機器であればどのようなものに適用してもよい。こ
のような電子機器においては、電池がなくてもそこに内
蔵される電子回路や機構系を継続して動作させることが
できるので、何時でも電子機器を使用することができ、
また、煩わしい電池の交換を不要にできる。さらには、
電池の廃棄に伴う問題が生ずることもない。
【００３１】なお、電池と上述したチョッパ式充電回路
１００と兼用してもよく、この場合は、電子機器を長時
間持ち歩かなっかった場合に、電池からの電力により即
座に電子機器を動作させることができ、その後、使用者
が電子機器を持ち歩くことによって、発電された電力に
よって電子機器を動作させることができる。
１００と兼用してもよく、この場合は、電子機器を長時
間持ち歩かなっかった場合に、電池からの電力により即
座に電子機器を動作させることができ、その後、使用者
が電子機器を持ち歩くことによって、発電された電力に
よって電子機器を動作させることができる。
【００３２】（２）上述した実施形態においては、スイ
ッチ手段の一例として、ＰチャンネルＦＥＴP1，P2、Ｎ
チャンネルＦＥＴN1，N2を例示したが、ＰチャンネルＦ
ＥＴP1，P2の替わりにＰＮＰ型のトランジスタ、Ｎチャ
ンネルＦＥＴN1，N2の替わりにＮＰＮ型のバイポーラト
ランジスタを使用してもよい。ただし、これらのバイポ
ーラトランジスタにあっては、エミッタ・コレクタ間の
飽和電圧が０．３Ｖ程度あるのが通常であるから、交流
発電機ＡＧの起電圧が小さい場合には、上述した実施形
態のようにＦＥＴを使用することが望ましい。
ッチ手段の一例として、ＰチャンネルＦＥＴP1，P2、Ｎ
チャンネルＦＥＴN1，N2を例示したが、ＰチャンネルＦ
ＥＴP1，P2の替わりにＰＮＰ型のトランジスタ、Ｎチャ
ンネルＦＥＴN1，N2の替わりにＮＰＮ型のバイポーラト
ランジスタを使用してもよい。ただし、これらのバイポ
ーラトランジスタにあっては、エミッタ・コレクタ間の
飽和電圧が０．３Ｖ程度あるのが通常であるから、交流
発電機ＡＧの起電圧が小さい場合には、上述した実施形
態のようにＦＥＴを使用することが望ましい。
【００３３】（３）上述した実施形態において、コンパ
レータCOM1〜COM4、論理和回路OR1，OR2、反転回路IN
1，IN2をＦＥＴを使用して構成し、チョッパ式充電回路
１００全体を１チップのＩＣに内蔵するようにしてもよ
い。
レータCOM1〜COM4、論理和回路OR1，OR2、反転回路IN
1，IN2をＦＥＴを使用して構成し、チョッパ式充電回路
１００全体を１チップのＩＣに内蔵するようにしてもよ
い。
【００３４】（４）上述した実施形態においては、グラ
ンドGND側のＮチャンネルＦＥＴN1，N2をクロック信号C
LK1に同期してスイッチングを行うことによりチョッパ
動作させたが、コンパレータCOM1〜COM4や論理回路等を
上下反転するように構成して、電源Vdd側のＰチャンネ
ルＦＥＴP1，P2をスイッチングするように構成してもよ
い。この場合には、電源VddとグランドGNDの関係が逆転
するので、図１示す抵抗R1，R2は電源Vddに接続され、
基準電圧Vref1，Vref2は電源Vddに対して与えられる。
すなわち、スイッチングを行うＦＥＴが接続されるライ
ンに対して各基準電圧（電位差）が与えられることにな
る。また、グランドGNDの代わりに一定電位のラインを
用いてもよい。また、図４に示すような一方向性ユニッ
トを用いた全波整流回路をチョッパ動作させる場合にも
本発明を適用することができる。この場合には、交流発
電機の端子電圧を検出することにより、クロック信号に
同期したチョッパ動作を行うようにＮチャンネルＦＥＴ
N1，N2を制御するとともに、ＰチャンネルＦＥＴP1がオ
ンされた場合にはＮチャンネルＦＥＴN2をオンにし、Ｐ
チャンネルＦＥＴP2がオンされた場合にはＮチャンネル
ＦＥＴN1をオンするように制御すればよい。要は、二つ
のライン間でチョッパ動作をさせるに際し、交流発電機
ＡＧの出力端子ＡＧ１，ＡＧ２の電圧を二つの閾値と比
較し、その比較結果に応じてチョッパ動作させるのであ
ればどのようなものであっても本発明を適用することが
できる。
ンドGND側のＮチャンネルＦＥＴN1，N2をクロック信号C
LK1に同期してスイッチングを行うことによりチョッパ
動作させたが、コンパレータCOM1〜COM4や論理回路等を
上下反転するように構成して、電源Vdd側のＰチャンネ
ルＦＥＴP1，P2をスイッチングするように構成してもよ
い。この場合には、電源VddとグランドGNDの関係が逆転
するので、図１示す抵抗R1，R2は電源Vddに接続され、
基準電圧Vref1，Vref2は電源Vddに対して与えられる。
すなわち、スイッチングを行うＦＥＴが接続されるライ
ンに対して各基準電圧（電位差）が与えられることにな
る。また、グランドGNDの代わりに一定電位のラインを
用いてもよい。また、図４に示すような一方向性ユニッ
トを用いた全波整流回路をチョッパ動作させる場合にも
本発明を適用することができる。この場合には、交流発
電機の端子電圧を検出することにより、クロック信号に
同期したチョッパ動作を行うようにＮチャンネルＦＥＴ
N1，N2を制御するとともに、ＰチャンネルＦＥＴP1がオ
ンされた場合にはＮチャンネルＦＥＴN2をオンにし、Ｐ
チャンネルＦＥＴP2がオンされた場合にはＮチャンネル
ＦＥＴN1をオンするように制御すればよい。要は、二つ
のライン間でチョッパ動作をさせるに際し、交流発電機
ＡＧの出力端子ＡＧ１，ＡＧ２の電圧を二つの閾値と比
較し、その比較結果に応じてチョッパ動作させるのであ
ればどのようなものであっても本発明を適用することが
できる。
【００３５】（５）上述した実施形態において、基準電
圧Vref1と基準電圧Vref2は、コンパレータCOM3,COM4を
構成する差動対の電界効果トランジスタの閾値に差をつ
けることによって与えられる。閾値の差はノイズレベル
との関係を考慮しつつ設定すればよいが、腕時計のよう
に小型の交流発電機ＡＧを使用する場合には、例えば、
数ｍＶから数百ｍＶの差が発生したとき、コンパレータ
の出力をアクティブになるように構成すればよい。この
場合、基準電圧Vref1と基準電圧Vref2はほぼ等しい値に
設定される。
圧Vref1と基準電圧Vref2は、コンパレータCOM3,COM4を
構成する差動対の電界効果トランジスタの閾値に差をつ
けることによって与えられる。閾値の差はノイズレベル
との関係を考慮しつつ設定すればよいが、腕時計のよう
に小型の交流発電機ＡＧを使用する場合には、例えば、
数ｍＶから数百ｍＶの差が発生したとき、コンパレータ
の出力をアクティブになるように構成すればよい。この
場合、基準電圧Vref1と基準電圧Vref2はほぼ等しい値に
設定される。
【００３６】
【発明の効果】以上説明したように本発明の発明特定事
項によれば、第３および第４の制御手段の消費電流を第
１および第２の制御手段の消費電流よりも少なく設定す
ることができるので、充電効率を高めることができる。
また、チョッパ式充電回路においては、交流発電機によ
って発電される電圧を高電圧に変換し、これを蓄電する
ことができる。また、チョッパ式充電回路を用いた電子
機器にあっては、例えば、電池がなくてもそこに内蔵さ
れる電子回路や機構系を継続して動作させることがで
き、煩わしい電池の交換を不要にできる。また、チョッ
パ式充電回路を用いた腕時計にあっては、クロック信号
を時計回路で生成するので、チョッパ式充電回路におい
て、クロック信号を生成するための回路構成を省略する
ことができる。
項によれば、第３および第４の制御手段の消費電流を第
１および第２の制御手段の消費電流よりも少なく設定す
ることができるので、充電効率を高めることができる。
また、チョッパ式充電回路においては、交流発電機によ
って発電される電圧を高電圧に変換し、これを蓄電する
ことができる。また、チョッパ式充電回路を用いた電子
機器にあっては、例えば、電池がなくてもそこに内蔵さ
れる電子回路や機構系を継続して動作させることがで
き、煩わしい電池の交換を不要にできる。また、チョッ
パ式充電回路を用いた腕時計にあっては、クロック信号
を時計回路で生成するので、チョッパ式充電回路におい
て、クロック信号を生成するための回路構成を省略する
ことができる。
【図面の簡単な説明】
【図１】 本実施形態に係わる腕時計に使用されるチョ
ッパ式充電回路の回路図である。
ッパ式充電回路の回路図である。
【図２】 同実施形態に係わる交流発電機とその周辺機
構の構成を示す斜視図である。
構の構成を示す斜視図である。
【図３】 同実施形態のチョッパ式充電回路のタイミン
グチャートである。
グチャートである。
【図４】 従来の充電回路の回路図である。
１〜４…一方向性ユニット ５…昇圧部（昇圧手段） COM1〜COM4…コンパレータ（第１〜第４の比較手段） P1，P2…ＰチャンネルＦＥＴ（第１，第２のスイッチ手
段） N1，N2…ＮチャンネルＦＥＴ（第３，第４のスイッチ手
段） IN1，IN2…反転回路（第４，第３の比較手段） OR1，OR2…論理和回路（第３，第４の比較手段）
段） N1，N2…ＮチャンネルＦＥＴ（第３，第４のスイッチ手
段） IN1，IN2…反転回路（第４，第３の比較手段） OR1，OR2…論理和回路（第３，第４の比較手段）
Claims (9)
- 【請求項１】 交流発電機の一方の出力端子と第１のラ
インとの間に設けられる第１のスイッチ手段と、前記交
流発電機の他方の出力端子と前記第１のラインとの間に
設けられる第２のスイッチ手段と、前記一方の出力端子
と第２のラインとの間に設けられる第３のスイッチ手段
と、前記他方の出力端子と前記第２のラインとの間に設
けられる第４のスイッチ手段とを備え、前記交流発電機
によって発電される起電力をクロック信号に同期したチ
ョッパ電圧に変換して前記第１のラインと前記第２のラ
インとの間に発生させるチョッパ回路において、 前記一方の出力端子の電圧と第１のラインの電圧とを比
較し、比較結果に応じて前記第１のスイッチ手段のオン
・オフを制御する第１の比較手段と、 前記他方の出力端子の電圧と前記第１のラインの電圧と
を比較し、比較結果に応じて前記第２のスイッチ手段の
オン・オフを制御する第２の比較手段と、 前記交流発電機の端子電圧を検出することにより、前記
クロック信号に同期したチョッパ動作を行うように前記
第３のスイッチ手段と前記第４のスイッチ手段とを制御
するとともに、前記第１の比較手段によって前記第１の
スイッチ手段がオンされた場合には前記第４のスイッチ
手段をオンにし、前記第２の比較手段によって前記第２
のスイッチ手段がオンされた場合には前記第３のスイッ
チ手段をオンするように制御する制御手段とを備えたこ
とを特徴とするチョッパ回路。 - 【請求項２】 前記制御手段は、 前記第２のラインと前記他方の出力端子との電位差を予
め定められた第１の電位差とを比較する第３の比較手段
と、 前記第２のラインと前記一方の出力端子との電位差を予
め定められた第２の電位差とを比較する第４の比較手段
とを備え、 前記第３の比較手段と前記第４の比較手段との比較結果
に基づいて、前記クロック信号に同期したチョッパ動作
を行うように前記第３のスイッチ手段と前記第４のスイ
ッチ手段とを制御するとともに、前記第１の比較手段に
よって前記第１のスイッチ手段がオンされた場合には前
記第４のスイッチ手段をオンにし、前記第２の比較手段
によって前記第２のスイッチ手段がオンされた場合には
前記第３のスイッチ手段をオンするように制御すること
を特徴とする請求項１に記載のチョッパ回路。 - 【請求項３】 前記制御手段は、前記第３の比較手段に
よって前記第２のラインと前記他方の出力端子との電位
差が前記第１の電位差を越えることが検出された期間、
または、前記第２の比較手段によって前記第２のスイッ
チ手段がオンにされる期間において前記第３のスイッチ
手段をオンにし、他の期間においては前記クロック信号
に基づいて前記第３のスイッチ手段のオン・オフを制御
し、 前記第４の比較手段によって前記第２のラインと前記他
方の出力端子との電位差が前記第２の電位差を越えるこ
とが検出された期間、または、前記第１の比較手段によ
って前記第１のスイッチ手段がオンにされる期間におい
て前記第４のスイッチ手段をオンにし、他の期間におい
ては前記クロック信号に基づいて前記第４のスイッチ手
段のオン・オフを制御することを特徴とする請求項２に
記載のチョッパ回路。 - 【請求項４】 前記第１のラインは電源ラインであり、
前記第２のラインはグランドであることを特徴とする請
求項１乃至３のうちいずれか１項に記載のチョッパ回
路。 - 【請求項５】 前記第１のラインはグランドであり、前
記第２のラインは電源ラインであることを特徴とする請
求項１乃至３のうちいずれか１項に記載のチョッパ回
路。 - 【請求項６】 前記第３の比較手段および前記第４の比
較手段の消費電流を、前記第１の比較手段および前記第
２の比較手段の消費電流よりも低く設定したことを特徴
とする請求項２または３に記載のチョッパ回路。 - 【請求項７】 請求項６記載のチョッパ回路と、 前記チョッパ回路の前記電源ラインと前記グランドとに
接続され、前記チョッパ電圧を昇圧するとともに昇圧し
た電圧を蓄電する昇圧回路とを備えたチョッパ式充電回
路 - 【請求項８】 請求項７記載のチョッパ式充電回路を内
蔵するとともに、前記チョッパ式充電回路から給電され
る電力によって、動作することを特徴とする電子機器。 - 【請求項９】 請求項７記載のチョッパ式充電回路と、 前記チョッパ式充電回路から給電され、時刻を計測する
時計回路とを備え、 前記時計回路から前記クロック信号を前記チョッパ式充
電回路に供給することを特徴とする腕時計。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34830897A JP3575256B2 (ja) | 1997-12-17 | 1997-12-17 | チョッパ回路、チョッパ式充電回路、電子機器および腕時計 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34830897A JP3575256B2 (ja) | 1997-12-17 | 1997-12-17 | チョッパ回路、チョッパ式充電回路、電子機器および腕時計 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11187666A true JPH11187666A (ja) | 1999-07-09 |
| JP3575256B2 JP3575256B2 (ja) | 2004-10-13 |
Family
ID=18396159
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34830897A Expired - Fee Related JP3575256B2 (ja) | 1997-12-17 | 1997-12-17 | チョッパ回路、チョッパ式充電回路、電子機器および腕時計 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3575256B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1093212A1 (en) * | 1999-10-15 | 2001-04-18 | Seiko Epson Corporation | Chopper circuit, chopper circuit control method, chopper-type charging circuit, electronic device, and timekeeping apparatus |
| EP1096651A2 (en) * | 1999-10-15 | 2001-05-02 | Seiko Epson Corporation | Chopper circuit and chopper circuit control method |
-
1997
- 1997-12-17 JP JP34830897A patent/JP3575256B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1093212A1 (en) * | 1999-10-15 | 2001-04-18 | Seiko Epson Corporation | Chopper circuit, chopper circuit control method, chopper-type charging circuit, electronic device, and timekeeping apparatus |
| EP1096651A2 (en) * | 1999-10-15 | 2001-05-02 | Seiko Epson Corporation | Chopper circuit and chopper circuit control method |
| US6304474B1 (en) | 1999-10-15 | 2001-10-16 | Seiko Epson Corporation | Chopper circuit, chopper circuit control method, chopper-type charging circuit, electronic device, and timekeeping apparatus |
| US6327164B1 (en) | 1999-10-15 | 2001-12-04 | Seiko Epson Corporation | Chopper circuit, chopper circuit control method, chopper-type charging circuit, electronic device, and timekeeping apparatus |
| EP1096651A3 (en) * | 1999-10-15 | 2002-02-20 | Seiko Epson Corporation | Chopper circuit and chopper circuit control method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3575256B2 (ja) | 2004-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3472879B2 (ja) | 過充電防止方法、充電回路、電子機器および時計 | |
| JP3678075B2 (ja) | 電源装置およびその制御方法、携帯型電子機器、計時装置およびその制御方法 | |
| JP3487289B2 (ja) | 電力供給装置、電力供給方法、携帯型電子機器および電子時計 | |
| WO1998021815A1 (fr) | Dispositif d'alimentation en energie et materiel electronique portatif | |
| US6693851B1 (en) | Electronic device and control method for electronic device | |
| EP1087270A1 (en) | Electronic apparatus and method for controlling electronic apparatus | |
| US6373789B2 (en) | Electronically controlled mechanical timepiece and method controlling the same | |
| US6421263B1 (en) | AC voltage detection circuit and method, charging circuit and method, chopper circuit and chopping method, chopper charging circuit and method, electronic apparatus, and timepiece | |
| JP3472878B2 (ja) | 過充電防止方法、充電回路、電子機器および時計 | |
| JP2003309978A (ja) | 電力供給装置、電力供給方法、携帯型電子機器および電子時計 | |
| JP3830289B2 (ja) | 電子機器および計時装置 | |
| JP3601375B2 (ja) | 携帯用電子機器及び携帯用電子機器の制御方法 | |
| JP3525897B2 (ja) | 電子機器および電子機器の制御方法 | |
| JP3575256B2 (ja) | チョッパ回路、チョッパ式充電回路、電子機器および腕時計 | |
| JP3575257B2 (ja) | 電源装置、発電装置および電子機器 | |
| JP3663964B2 (ja) | 過充電防止方法、充電回路、電子機器および時計 | |
| JP3528563B2 (ja) | チョッパ回路の給電方法、チョッパ回路、チョッパ式充電回路、電子機器および腕時計 | |
| JP3575262B2 (ja) | チョッパ回路の給電停止方法、チョッパ回路、チョッパ式充電回路、電子機器および腕時計 | |
| JP2001186771A (ja) | チョッパ回路、チョッパ回路の制御方法、チョッパ式充電回路、電子機器及び計時装置 | |
| JP2003224979A (ja) | 電力供給装置および携帯型電子機器 | |
| JP2004032980A (ja) | 過充電防止方法、充電回路、電子機器および時計 | |
| JP2000349621A (ja) | 発振回路、半導体装置および電子機器 | |
| JP3582338B2 (ja) | スイッチングユニット、電源装置および電子機器 | |
| JP3799978B2 (ja) | 交流電圧検出回路および方法、充電回路および方法、チョッパ充電回路および方法、電子機器ならびに計時装置 | |
| JP2537640B2 (ja) | アナログ電子時計 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040323 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040524 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040615 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040628 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080716 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090716 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100716 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110716 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110716 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120716 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120716 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |