JP3130727B2

JP3130727B2 - パワーアンプ

Info

Publication number: JP3130727B2
Application number: JP05350608A
Authority: JP
Inventors: 憲介中村; 信之関
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 1993-12-30
Filing date: 1993-12-30
Publication date: 2001-01-31
Anticipated expiration: 2016-01-31
Also published as: JPH07202576A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、音響信号を電力増幅す
るパワーアンプに関し、特に、消費電力を低減させた高
効率パワーアンプに関する。

【０００２】

【従来の技術】従来のパワーアンプは、図１２のブロッ
ク図に一例を示すように、いわゆるクラスＨ型と呼ばれ
る高効率パワーアンプであって、入力端子１に印加され
た信号を増幅して出力端子８より出力するパワーアンプ
７と、正電源コンパレータ10aと、負電源コンパレータ1
0bと、直流正電源12a、13aと、直流負電源12b、13bとを
備えている。

【０００３】各コンパレータ10a、10bの１つの入力端子
は、それぞれ信号の入力端子１に接続され、他の入力端
子は、第１の直流正電源13aおよび第１の直流負電源13b
にそれぞれ接続され、入力された両電圧の比較を行なっ
ている。

【０００４】各コンパレータ10a、10bの各出力は、正電
源側の電源切換器11aおよび負電源側の電源切換器11bを
それぞれ切換動作させるものであって、電源切換器11a
は、直流正電源13aと直流正電源12aとの切り換えを行な
い、電源切換器11bは、直流負電源13bと直流負電源12b
との切り換えを行なっており、切り換えられた電圧はそ
れぞれ、パワーアンプ７に電源電圧として供給されてい
る。

【０００５】次に、このような従来のパワーアンプの動
作を説明する。図１３の波形図に示すように、入力端子
１に入力された入力信号(1)は、パワーアンプ７に印加
されるとともに、２つの各コンパレータ10a、10bにも印
加されている。各コンパレータ10a、10bは、入力信号
(1)を各直流電源13a、13bと比較し、入力信号が各直流
電源13a、13bの電圧（+Vcc1、-Vcc1）を越えた場合、電
源切換器11a、11bをそれぞれ切換動作させて、波形(2)
に示すように、電圧の高い直流電源12a、12bへ切り換え
る。

【０００６】このように、従来のパワーアンプにおいて
は、入力信号に応じて、パワーアンプの電源電圧を変化
させているので、パワーアンプの出力部をいわゆるＢ級
構成とした場合、最大効率に近い状態で増幅を行なうこ
とができ、発熱を抑制することが可能である。

【０００７】

【発明が解決しようとする課題】しかし、従来のパワ−
アンプにおいては、コンパレータ10a、10bおよび電源切
換器11a、11bで遅延を生ずるから、立ち上がりの鋭い信
号や周波数の高い信号に対して、電源電圧の変化が追従
しないので、図１３の波形(3)に示すような波形歪が生
じるという問題があった。

【０００８】本発明は、このような従来の問題点を解決
するために考えられたものであって、パワーアンプの入
力側に信号遅延手段を設け、信号遅延手段の入力信号に
応じてパワーアンプの電源電圧を切り換えるように構成
し、入力信号の急激な変化に対しても、パワーアンプの
電源電圧の追従を遅らせることなく、電源電圧の追従の
遅れに基づく歪を発生させない優れた高効率パワーアン
プを提供することを目的としている。

【０００９】

【課題を解決するための手段】本発明は前記目的を達成
するために、パワーアンプの入力回路に設けられた信号
遅延手段と、前記パワーアンプに電力を供給する電圧が
異なる複数の電源とを具備し、前記信号遅延手段の入力
信号に応じて前記複数の電源のうちの１つを選択するよ
うに構成する。

【００１０】また、パワーアンプの入力回路に設けられ
た信号遅延手段と、前記パワーアンプに電力を供給する
可変電圧電源とを具備し、前記信号遅延手段の入力信号
に応じて前記可変電圧電源の出力電圧を制御するように
構成する。

【００１１】このパワーアンプの電源電圧を入力信号の
包絡信号に比例して変化させるように構成することもで
きる。

【００１２】

【作用】本発明によれば、パワーアンプの入力回路に信
号遅延手段を設け、信号遅延手段の入力信号に応じてパ
ワーアンプの電源電圧を制御するので、入力信号が急激
に変化してもパワーアンプの入力信号が変化する前に、
予め変化を予測した態様でパワーアンプの電源電圧を変
化させることができる。

【００１３】

【実施例】

（第１実施例）図１に示すように、入力端子１に印加さ
れたアナログ信号をディジタル信号に変換するＡ／Ｄコ
ンバータ２と、このＡ／Ｄコンバータ２で変換されたデ
ィジタル信号をメモリ書込制御回路３によって書き込ま
れるメモリ４と、このメモリ４に書き込まれたディジタ
ル信号を読み出す読出制御回路５と、読み出されたディ
ジタル信号をアナログ信号に変換するＤ／Ａコンバータ
６とよりなる信号遅延手段を備えている。Ｄ／Ａコンバ
ータ６から出力されるアナログ信号は、パワーアンプ７
により電力増幅されたのち、出力端子８から出力され
る。

【００１４】入力端子１は、包絡信号発生回路９にも接
続されており、入力信号は包絡信号に変換されたのち、
コンパレータ10に印加される。コンパレータ10の出力に
よって、直流電源12または直流電源13を切り換えて接続
する電源切換器11を動作させ、パワーアンプ７の電源電
圧を切り換えている。

【００１５】パワーアンプ７の出力段は、図２に示すよ
うに、出力トランジスタ71、72とエミッタ抵抗73とより
なるコンプリメンタリ・タイプのエミッタフォロア回路
とバイアス回路74とを備え、バイアス回路74の設定によ
り、Ｂ級増幅が行なえるものであって、入力端子70は通
常、電圧増幅器の出力端子に接続される。バイアス回路
74は、出力トランジスタ71、72にバイアス電圧を供給す
ると共に、入力信号を重畳させて印加している。

【００１６】図１に示す包絡信号発生回路９は、例え
ば、図３に示すように、入力端子91に接続された充電抵
抗92およびダイオード93よりなる直列回路と、放電抵抗
94およびコンデンサ95よりなる並列回路と、バッファア
ンプ96と、出力端子97とを備えている。

【００１７】次に、第１実施例の動作について説明す
る。入力端子１に信号が入力されると、Ａ／Ｄコンバー
タ２によりディジタル信号に変換されたのち、メモリ書
込制御回路３に印加され、メモリ書込制御回路３におい
ては、メモリ４のＮ番地に書き込みが行なわれる。メモ
リ読出制御回路５においては、メモリのＮ−ｍ番地から
読み出し行なう。この場合、サンプリング周波数をＦs
とした場合、遅延時間Ｔdは、Ｔd＝ｍ／Ｆs で与えられ、Ａ／Ｄコンバータ２からＤ／Ａコンバータ
６までの構成により遅延動作を行なう。

【００１８】なお、メモリ書込制御回路３、メモリ４、
メモリ読出制御回路５の各回路は、いわゆるシフトレジ
スタで構成しても同様の遅延動作を行なうことができ
る。

【００１９】これらの遅延手段の構成により、入力信号
は時間Ｔdだけ遅延され、Ｄ／Ａコンバータ６により再
びアナログ信号に変換されてパワーアンプ７で電力増幅
される。

【００２０】一方、図３に詳細を示す包絡信号発生回路
９に入力信号が印加されると、まず、ダイオード93で整
流され、コンデンサ94を充電する。この場合、充電は充
電抵抗92とコンデンサ94の積で決まる時定数を持ってい
る。入力信号のレベルが低下した場合には、ダイオード
93による充電動作は中断され、放電抵抗95により放電さ
れる。この場合、コンデンサ94と放電抵抗95の積で決ま
る時定数を持っている。これらの構成により、入力信号
の包絡成分を抽出するこのができ、出力端子97より包絡
信号を発生することができる。

【００２１】包絡信号は、コンパレータ10において基準
電圧と比較されて、電圧切換器11を制御するようになっ
ており、図２に示すようなパワーアンプ出力段におい
て、入力信号が小さい場合は、直流電源12を通常選択
し、入力電圧が、出力段において信号が飽和する近傍の
電圧まで到達した場合には、より大きな直流電圧を発生
する直流電源13を選択するように切換動作する。

【００２２】図４の波形図に示す入力端子１に印加され
た入力信号(1)は、遅延手段により時間Ｔdだけ遅延され
て遅延信号(2)となり、パワーアンプ７に入力される。
一方、包絡信号発生回路９で得た包絡信号(3)は、コン
パレータ10において、基準電圧Ｖthを閾値として比較さ
れ、ＶＬまたはＶＨの直流電圧(4)を発生し、電圧切換
器11の切換動作を制御する。

【００２３】図４の電圧波形(4)より明らかなように、
信号遅延手段の作用により、入力信号が急激に変化して
も、パワーアンプ７の電源電圧はそれを予測する態様
で、事前に変化させることができる。

【００２４】一般に、Ｂ級増幅パワーアンプにおける効
率は、出力パワートランジスタが飽和する近傍で最大と
なるので、このパワーアンプにおいては、出力信号が電
源電圧に対して比較的フルスイングに近い状態で動作す
るから、電源電圧を切り換えない場合に比較して明らか
に効率は改善され、発熱量が低減する。

【００２５】（第２実施例）第１実施例においては、パ
ワーアンプの電源電圧を高低２段階に切り換えている
が、入力信号に応じて多段階に切り換えてもよく、この
場合には、さらに効率を向上させることができる。

【００２６】（第３実施例）図５に示すように、入力端
子１に印加されたアナログ信号をディジタル信号に変換
するＡ／Ｄコンバータ２と、このＡ／Ｄコンバータ２で
変換されたディジタル信号をメモリ書込制御回路３によ
って書き込まれるメモリ４と、このメモリ４に書き込ま
れたディジタル信号を読み出す読出制御回路５と、読み
出されたディジタル信号をアナログ信号に変換するＤ／
Ａコンバータ６とよりなる信号遅延手段と、可変直流電
源60を備えている。Ｄ／Ａコンバータ６から出力される
アナログ信号は、パワーアンプ７により電力増幅された
のち、出力端子８から出力される。

【００２７】入力端子１は、包絡信号発生回路９にも接
続されており、入力信号は包絡信号に変換されたのち、
可変直流電源60の制御に利用される。

【００２８】可変直流電源60は、図６に示すように、交
流電源入力端子61に接続された整流ダイオード62と、平
滑用コンデンサ63と、高周波トランス64と、この高周波
トランス64の１次電流をスイッチングするスイッチング
・トランジスタ69とを備えている。高周波トランス64の
２次側の出力には、ダイオード65が接続され、さらに、
チョーク・コイル67およびコンデンサ68よりなる平滑回
路を介して出力端子66に接続されている。

【００２９】一方、包絡信号発生回路９から入力端子75
を介して印加された包絡信号と基準電圧源76の電圧が印
加される差動増幅器77と、この差動増幅器77の出力を絶
縁状態で伝達するフォト・カプラ78と、このフォト・カ
プラ78に接続され、スイッチング・トランジスタ69に印
加するスイッチング・パルスのパルス幅を制御するパル
ス幅制御回路79とよりなる制御系を備えている。

【００３０】次に、第３の実施例の動作について説明す
る。なお、Ａ／Ｄコンバータ２からＤ／Ａコンバータ６
に至る信号遅延手段の動作は、第１実施例と同じであ
る。

【００３１】図６に示す可変直流電源は60は、出力電圧
を変化できるスイッチング・レギュレータであって、基
準電圧源76の電圧に対して制御電圧入力端子75に印加さ
れた制御電圧が高い場合には、パルス幅制御回路79の出
力するパルス幅が広くなり、スイッチング・トランジス
タ69のオン時間が長くなって高周波トランス64に供給す
る電力が増大し、その結果、２次側の出力電圧が高くな
る。

【００３２】反対に、基準電圧源76の電圧に対して制御
電圧入力端子75に印加された制御電圧が低い場合には、
パルス幅制御回路79の出力するパルス幅が狭くなり、ス
イッチング・トランジスタ69のオン時間が短くなって高
周波トランス64に供給する電力が減少し、その結果、２
次側の出力電圧が低下する。

【００３３】図７の波形図に示すように、入力端子１に
印加された入力信号(1)は、遅延手段により時間Ｔdだけ
遅延されて遅延信号(2)となり、パワーアンプ７に入力
されて増幅される。一方、包絡信号発生回路９から発生
した包絡信号(3)は、可変直流電源60の制御電圧入力端
子75に印加されて、可変直流電源60の出力電圧をきめ細
かく制御するので、包絡信号(3)の電圧に比例した電源
電圧(4)をパワーアンプ７に供給することができる。

【００３４】パワーアンプ７に供給される電源電圧(4)
は、包絡信号発生回路９の時定数に相当する遅延を生じ
るが、入力信号が遅延手段により予め遅延されているの
で、入力信号が変化しても、パワーアンプ７の電源電圧
は、それを予測する態様で事前に変化させることができ
るから、パワーアンプ７の効率は改善され、発熱量を低
減することができる。

【００３５】（第４実施例）図８に示すように、入力信
号をディジタル信号に変換するＡ／Ｄコンバータの代わ
りに、いわゆるＡＥＳ／ＥＢＵ信号を受信するインター
フェイス82を設け、信号遅延手段83、84および包絡信号
発生器85の動作をディジタル信号処理プロセッサ（ＤＳ
Ｐ）80で行なうもので、包絡信号をＤ／Ａコンバータ6a
でアナログ信号に変換して可変直流電源60を制御するよ
うに構成したものである。なお、包絡信号発生回路85と
しては、乗算器、加算器、判断手段よりなる公知の手段
を使用すればよいのである。

【００３６】可変直流電源60には、図６に示す回路を使
用できるが、差動増幅器77による電圧比較回路およびパ
ルス幅制御回路79をディジタル信号処理プロセッサ80内
に構成し、フォト・カプラで直接スイッチング・トラン
ジスタ69のオン／オフ制御を行なってもよいのである。
この場合、スイッチング・トランジスタ69は、オン／オ
フの２値で制御しているので、接続が容易であり、素子
のバラツキの影響を受けにくく、回路を簡単に構成する
ことができる。

【００３７】この第４実施例においては、信号遅延手段
および包絡信号発生器にディジタル信号処理プロセッサ
80を用いているので、ディジタル信号を直接入力するこ
とができ、高価なＡ／Ｄコンバータを省略することがで
きる。

【００３８】（第５実施例）図９に示すように、第４実
施例の信号遅延手段87および包絡信号発生手段85を含む
ディジタル信号処理プロセッサにおいて、入力に乗算器
で構成されるゲイン調整手段86を追加し、包絡信号発生
手段85に出力電圧を制限するクランプ回路88を接続した
ものであり、このクランプ回路88は、ディジタル信号処
理プロセッサの判断手段で構成することが可能である。

【００３９】一般に、パワーアンプの定格出力は、電源
電圧により制限されるので、例えば、ディジタル入力が
０ｄＢ（フルスケール）とした場合に、１００Ｗが得ら
れるパワーアンプにおいて、定格を５０Ｗに制限する場
合、電源電圧を１／√２とし、ゲイン調整手段86におい
てゲインを−３ｄＢに設定すれば、０ｄＢの定格入力に
よって定格出力５０Ｗが得られる。

【００４０】このように、第４実施例の入力にゲイン調
整手段86を設け、包絡信号発生手段85の出力をクランプ
回路88で制限し、ゲイン調整手段86とクランプ回路88を
連動させているので、パワーアンプの定格出力を制御す
ることが可能になり、接続されるスピーカの許容入力電
力に対応するように、パワーアンプの定格出力を設定す
ることができる。

【００４１】（第６実施例）図５に示す第３実施例の一
部の構成を変更したものであって、図１０に示すよう
に、入力端子90に包絡信号発生回路９および入力信号を
積分する積分器15が接続され、この積分器15の出力は比
較器16に接続されており、比較器16の出力によって切換
器14を、定電圧源17または包絡信号発生回路９に切換動
作させる。

【００４２】積分器15において入力信号を積分すると、
その積分値はパワーアンプの出力トランジスタに蓄積さ
れる熱エネルギーに比例する。通常、トランジスタに短
時間の熱エネルギーが蓄積されると破壊するので、比較
器16において積分器15の出力が、出力トランジスタを破
壊させる値に至った場合、切換器14を包絡信号発生回路
９から定電圧源17に切り換えて出力値を低下させる。

【００４３】このように、大信号入力時には、積分定数
で決まる時間内において、電源電圧を上昇させて、瞬間
的な電力を出力させるように構成されているので、瞬間
的な大信号入力時に、出力トランジスタのダイナミック
・レンジを広げることができる。

【００４４】（第７実施例）図１１に示すように、２つ
の引き算器18、19と乗算器20を設け、引き算器18によっ
て、出力トランジスタ71のＶceを検出するとともに、引
き算器19によって、エミッタ電圧Ｖeと出力電圧との
差、すなわち、エミッタ電流に比例するエミッタ抵抗73
の電圧降下を検出し、乗算器20において両者を乗算する
ことにより消費電力を求める。

【００４５】この出力トランジスタ71の消費電力に対応
した乗算器20の出力は、図１０の積分器15に入力させて
使用する。

【００４６】（その他の実施例）第４実施例におけるデ
ィジタル信号処理プロセッサにコンプレッサ／リミッタ
を付加すること、第４実施例におけるディジタル信号処
理プロセッサに音質調整手段を付加すること、本発明の
パワーアンプの出力トランジスタに温度検出手段を設
け、出力トランジスタの温度が一定の値を越えた場合の
み、電源電圧の制限を行なうこと、第５実施例のパワー
アンプの出力トランジスタに温度検出手段を設け、温度
に応じてクランプ回路を制御するように構成すること、
本発明のパワーアンプをステレオなどの多チャンネル構
成にすること、第５実施例におけるディジタル信号処理
プロセッサにマイクロ・プロセッサを使用した制御回路
を設けて、ゲイン調整手段を遠隔制御できるように構成
すること、

【００４７】動作中のパワーアンプの電源電圧を表示す
る電圧表示器を設けること、第５実施例におけるディジ
タル信号処理プロセッサにマイクロ・プロセッサを使用
した制御回路を接続して、包絡信号を遠隔点から監視で
きるように構成すること。この場合、包絡信号は入力信
号のレベルに比例しているので、入力信号の監視を行な
うことができる。遅延手段に、いわゆるフェイズシフタ
を用いて遅延動作を行なわせること、

【００４８】第３実施例の可変直流電源にシリーズ・レ
ギュレータを用いること、第５実施例におけるメモリを
ディジタル信号処理プロセッサに内蔵させて遅延させる
ように構成したもの、パワーアンプの入力にオーディオ
・ミキサを配置し、ミキシングと電力増幅との両機能を
持たせたパワード・ミキサーとすること、パワーアンプ
をスピーカのエンクロージャに内蔵させたパワードスピ
ーカとすこと、など種々の態様に変形して実施すること
ができる。

【００４９】

【発明の効果】以上の実施例に基づく説明から明らかな
ように、本発明によると、パワ−アンプの入力回路に信
号遅延手段を設け、信号遅延手段の入力信号に応じてパ
ワーアンプの電源電圧を切り換えるように構成している
ので、入力信号が急激に変化してもパワーアンプの入力
信号が変化する前に、変化を予測した態様で電源電圧を
変化させることができるから、 (1)電源電圧変化の遅れによる信号の歪が発生しない。 (2)電源電圧変化の時定数を遅延時間分遅くできるので
電源の安定がよい。 (3)入力信号に応じて、電源電圧を変化させているの
で、パワーアンプにＢ級増幅器を用いても、電源電圧を
変化させない場合より高効率な増幅ができる。

【００５０】第２実施例のように、入力信号に対応して
電源電圧を多段階的に変化させることにより、さらに効
率を高めることがでる。

【００５１】第３実施例のように、信号遅延手段の入力
信号から得た包絡信号に比例して、電源電圧を連続的に
きめ細かく変化させることにより、さらに効率を高める
ことが可能で、出力トランジスタの発熱を制限できるの
で、パワーアンプを小型化することが可能である。

【００５２】第４実施例のように、信号遅延手段と包絡
信号発生手段にディジタル信号処理プロセッサを使用す
ると、ディジタル信号を直接入力でき、高価なＡ／Ｄコ
ンバータを省くことができる。

【００５３】第５実施例のように、パワーアンプの入力
回路にゲイン調整手段を設け、包絡信号発生手段の出力
に出力電圧を制限するクランプ回路を設けて、ゲイン調
整手段とクランプ回路を連動させておくと、接続するス
ピーカの許容入力電力に合わせてパワーアンプの定格出
力を設定できる。

【００５４】第６実施例のように、包絡信号発生手段
と、積分器で入力信号を積分し、その積分値を比較器で
基準値と比較し、基準値を越えた場合に、包絡信号発生
手段の出力を定電圧源に切り換えることにより、瞬間的
な大信号入力時には、積分定数で決まる時間内におい
て、電源電圧を上昇させて出力トランジスタのダイナミ
ック・レンジを広げることができる。

【図面の簡単な説明】

【図１】本発明のパワーアンプの第１実施例を示すブロ
ック図、

【図２】図１に示す第１実施例におけるパワーアンプの
出力部を示す回路図、

【図３】図１に示す第１実施例における包絡信号発生回
路の回路図、

【図４】図１に示す第１実施例の各部の信号の波形を示
す波形図、

【図５】本発明のパワーアンプの第３実施例を示すブロ
ック図、

【図６】図５に示す第３実施例における可変直流電源の
ブロック図、

【図７】図５に示す第３実施例の各部の信号の波形を示
す波形図、

【図８】本発明のパワーアンプの第４実施例を示すブロ
ック図、

【図９】本発明のパワーアンプの第５実施例を示すブロ
ック図、

【図１０】本発明のパワーアンプの第６実施例を示すブ
ロック図、

【図１１】本発明のパワーアンプの第７実施例の要部を
示すブロック図、

【図１２】従来のパワーアンプの一例を示すブロック
図、

【図１３】図１２に示す従来のパワーアンプの各部の信
号の波形を示す波形図である。

【符号の説明】

１入力端子２Ａ／Ｄコンバータ３メモリ書込制御回路４メモリ５メモリ読出制御回路６、6a Ｄ／Ａコンバータ７パワーアンプ８出力端子９包絡信号発生回路 10 コンパレータ 11 電源切換器 12、13 直流電源 14 切換器 15 積分器 16 比較器 17 定電圧源 18、19 引き算器 20 乗算器 60 可変直流電源 71、72 出力トランジスタ 80 ディジタル信号処理プロセッサ 86 ゲイン調整手段 88 クランプ回路

フロントページの続き (56)参考文献特開昭57−184307（ＪＰ，Ａ) 特開昭63−204908（ＪＰ，Ａ) 特開昭63−173409（ＪＰ，Ａ) 特開昭56−40307（ＪＰ，Ａ) 特開昭60−51305（ＪＰ，Ａ) 特開昭60−109307（ＪＰ，Ａ) 特開平５−267963（ＪＰ，Ａ) 特開平４−79505（ＪＰ，Ａ) 実開昭58−141609（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03F 1/00 - 3/72 H03G 3/00 - 3/18

Claims

(57)【特許請求の範囲】

【請求項１】パワーアンプの入力信号のゲインを調整
するゲイン調整手段と、前記パワーアンプの入力信号を
遅延させる信号遅延手段と、前記ゲイン調整手段により
ゲインが調整された前記入力信号の包絡信号を出力する
包絡信号発生手段と、前記包絡信号発生手段の出力電圧
を制限するクランプ回路と、前記クランプ回路の出力電
圧に応じた電力をパワーアンプを供給する可変電圧電源
とを具備し、前記ゲイン調整手段と前記クランプ回路と
を連動させるように構成したことを特徴とするパワーア
ンプ。