KR910009427B1 - 텔레비젼 수상기의 아나로그/디지털 변환용 장치 - Google Patents

텔레비젼 수상기의 아나로그/디지털 변환용 장치 Download PDF

Info

Publication number
KR910009427B1
KR910009427B1 KR1019830005514A KR830005514A KR910009427B1 KR 910009427 B1 KR910009427 B1 KR 910009427B1 KR 1019830005514 A KR1019830005514 A KR 1019830005514A KR 830005514 A KR830005514 A KR 830005514A KR 910009427 B1 KR910009427 B1 KR 910009427B1
Authority
KR
South Korea
Prior art keywords
signal
analog
digital
timing
scaling
Prior art date
Application number
KR1019830005514A
Other languages
English (en)
Other versions
KR840006741A (ko
Inventor
루빈 바라반 알빈
아란 스텍클러 스티븐
Original Assignee
알 씨 에이 코포레이션
글렌 에이취. 브르스톨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알 씨 에이 코포레이션, 글렌 에이취. 브르스톨 filed Critical 알 씨 에이 코포레이션
Publication of KR840006741A publication Critical patent/KR840006741A/ko
Application granted granted Critical
Publication of KR910009427B1 publication Critical patent/KR910009427B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Processing Of Color Television Signals (AREA)
  • Color Television Systems (AREA)

Abstract

내용 없음.

Description

텔레비젼 수상기의 아나로그/디지털 변환용 장치
제1도는 본 발명의 실시예를 포함하는 블록선도형태의 개략도.
제2도는 본 발명의 동작을 이해하는데 유용한 신호파형을 도시한 타이밍선도.
제3도, 제4도 및 제5도는 제1도에서 도시된 실시예 일부분의 개략도.
* 도면의 주요부분에 대한 부호의 설명
12 : 동조시스템 20 : 아나로그/디지탈변환기
26 : 동기검출기 200 : 합성비데오신호
28 : 타이밍회로 330 : 기준전원
30 : 이득타이밍제어기 332, 336 : 분할기
132 : 이득 및 옵셋변화기 334, 338 : 배율기
본 발명의 일반적으로 디지털 텔레비젼에 관한 것이며, 특히 미리 정해진 방식으로 바뀌어지는 스케일링 및 옵셋을 나타내는 아나로그/디지털 변환용 장치에 관한 것이다.
디지털 텔레비젼(TV)수상기에서, 예를 들어 합성비데오기저대신호인 아나로그 비데오신호는 아나로그/디지털 변환기(ADC)에 의해 디지털 샘플로 변환된다. 8비트형(256레벨)디지털 샘플 중 적절히 이러한 TV수상기에서 만족하는 해상도를 지닌 아나로그 비데오신호값의 전반적인 범위를 나타낸다.
종래의 아나로그 TV수상기에서는, 디지털 샘플의 다른 부분이 TV수상기의 동작으로 사용되어져 다른 기능에 영향을 미치게 된다. 예를 들어, 디지털 샘플을 나타내는 동기펄스는 편향회로의 타이밍을 제어하기 위하여 이득제어정보원으로 사용되고, 칼라부반송파 버스트신호의 디지털 샘플을 나타내는 일정한 위상점이 수상기에서 칼라복조 및 처리용 장치에 대해 기준신호로서 사용된다. 휘도 및 색도정보는 디지털 비데오신호의 다른 부분에 의해서 아직도 공급되어진다.
미합중국에서 사용되는 NTSC시스템에서, 합성비데오신호는 귀선소거레벨이 0IRE식 단위이고, 화이트레벨을 100IRE식 단위이고 수평동기펄스 “tip”는 -40IRE식 단위인 즉 전체범위가 140IRE식 단위인 IRE식 단위로 기술되어진다. 최대 변조레벨에서 칼라부반송파가 가산되어지면, 비록 160IRE식 단위가 무선주파 반송파의 100%변조와 상응하다 하더라도 전체범위는 173IRE식 단위가 된다. 수평동기 펄스진폭이 약 40IRE식 단위이기 때문에, 전체범위의 단지 25%만이 동기신호에 대해서 유용하다. 이와 같이, 해상도는 비교적 낮고 신호 대 잡음비는 비교적 높은데 이것은 ADC에 전체 8비트 해상도가 동기신호에 대해 유용하지 않기 때문이다. 비슷하게, 칼라기준 버스트신호가 피크에서 피크까지 40IRE식 단위가 되어 감소된 해상도는 자동색조절시스템에 영향을 미친다. 그러므로, 디지털값의 이용가능한 범위내에서 디지털 TV시스템은 비데오신호의 모든 부분에 대해서 더욱 완전히 이용된다.
본 발명의 원리에 따라서, 텔레비젼수상기는 연속신호부를 가진 아나로그 비데오신호를 상응하는 디지털 샘플로 변환되는 아나로그/디지털 변환용 수단을 구비하는 것에 있어서 아나로그 비데오신호와 디지털 샘플 사이에서 일치가 조정가능한 것이 특징이다. 이득제어용 수단을 변환용 수단을 제어하기 위하여 연속부가 나타나는 것을 나타내는 타이밍수단으로부터 나온 신호에 응답하여서 다른 연속부에 대하여 다른 일치를 얻는다.
도면에서, 넓은 화살표는 복수비트형 디지털워드 또는 복수의 아나로그신호와 같은 복수의 신호경로를 나타내는 반면에, 단일선 화살표는 아나로그신호 또는 단일 디지털버트와 같은 단일신호경로를 나타낸다. 여기에서 사용된 바와 같이, “스케일링”은 입력값의 주어진 범위와 출력값의 주어진 범위사이에서의 일치를 참조하면 이득과 비슷하다. “옵셋”은 특정한 입력값과 특정한 출력값사이에서의 일치를 참조한다.
제1도의 디지털 TV수상기에서, 동조시스템(12)은 안테나(10)로부터 무선주파수(RF) TV신호를 수신하여서 RF신호를 중간주파수(IF)신호로 변환한다. IF신호가 먼저 처리되고 대역통과가 IF증폭기(14)에 의해 여파되면 종래의 방식으로 아나로그 합성비데오신호를 발생하는 비데오검출기와 저역통과여파기(16)에 의해 검출된다.
미합중국에서 사용된 NTSC시스템에서 합성비데오신호 CV는 동기, 칼라기준화 및 화상정보공급용 시간연속부를 포함하는 일련의 주사선신호를 구비한다. 제2a도는 수평주사선 HL시간보다 약간 확장된 합성비데오신호 CV파형(200)을 도시한다. 파형(200)의 진폭은 IRE식 단위로 도시되고 0IRE식 단위의 귀선소거(기저대)레벨을 지닌다. 파형(200)의 수평귀선소거간격부 HB는 -40IRE식 단위의 정상진폭을 가지는 수평동기펄스(202)와 색기준 버스트신호부(204)를 포함하는데 이 색기준 버스트신호부(204)는 20IRE식 단위의 0에서 피크까지 진폭을 지닌 3.58M㎐ 칼라부반송파 신호 중 최소한 8주기를 포함하고 수평동기화 펄스(202)와 버스트신호부(204)는 0IRE식 단위의 귀선소거레벨에 의해 겹쳐진다. 화상정보부(208)의 진폭은 칼라부반송파 신호를 변조하는 칼라정보에 상응하는 진폭편향(210, 212)을 합성한 귀선소거레벨(0IRE식 단위)와 화이트레벨(100IRE식 단위)사이의 범위이다. 피크진폭은 120IRE식 단위이고 최소진폭은 -33IRE식 단위이다. 이와 같이, 동기펄스(202) 및 칼라기준 버스트신호(204)는 160IRE식 단위 완전한 범위보다 적은 범위이다. 또한, 수직동기신호(도시하지 않음)각 TV계의 수직귀선간격의 시작을 포함하는 수평선 1-9에서 수신되어진다.
다시 제1도를 참조하면, 합성비데오신호 CV는 아나로그/디지털 변환기(ADC)(20)에 의해 디지털 비데오샘플 CV'로 변환되어지는데 이 ADC는 클럭킹신호 4fsc로 설정되는 비율로 샘플한다. 클럭발생기(18)는 PLL을 구비하는데 이 PLL은 칼라부반송파 주파수 fsc 및 위상의 배율(예를 들어 4배)인 4fsc 클럭신호를 발생한다. 4fsc 신호의 위상고정은 수평주사선 HL전반에서 유지되는데 그러나, 위상보정은 버스트기준신호(204)(제2a도에서 도시)가 각각 나타나는 동안만 이루어진다.
ADC(20)는 예를 들어, 뉴저지, 섬머빌, 고체부, 알 씨 에이 코포레이션에서 제조한 시판되는 CA 3308과 같은 8비트형 “플레쉬”변환기이다. 디지털 비데오샘플 CV'는 디지털로 처리되어 비데오처리기(22)에 의해 키네스코프 여진신호로 변환된다. 여진신호는 화상정보를 표시하는 키네스코프(24)에 연결된다.
ADC(20)에서 발생된 8비트형 디지털 샘플 CV'의 256레벨은 제2a도에서 도시된 합성비데오신호 CV의 전체적으로 예기된 160IRE식 단위 진폭범위에 상응하도록 만들어져서, 양자해상도는 매 양자화레벨마다 0.625IRE식 단위이다. 이와 같이, 동기펄스(202)와 칼라기준 버스트신호(204)의 40IRE식 단위 진폭은 전체범위의 약25%를 사용한다. 이것은 디지털 샘플의 8비트 중 6개만이 동기 및 칼라기준 버스트정보를 나타내는데 이용되는 것을 의미한다.
제1도의 실시예에서, 동기검출기(26)와, 타이밍신호(28)와, 이득타이밍조절기(30)와 이득 및 옵셋교환기(32)는 함께 사용되어 스케일링을 증가시키고 ADC(20)의 전체범위가 비데오신호의 여러부를 나타내는 디지털 샘플 CV'를 발생하는데 유용하도록 변환기제어신호 CC를 통하여 수평귀선소거간격 HB동안 ADC(20)에 의해 나타난 옵셋을 교환한다. 이러한 목적 때문에, 시간간격 T1, T2및 T3는 제2a도에서 도시된 바와 같은 동기펄스(202)와, 칼라기준 버스트신호(204)와 화상정보(208, 210, 212)를 포함하는 비데오신호(200)의 부에 상응하도록 정해진다. ADC(20)의 스케일링 및 옵셋은 이하에서 기술된 바와 같이 시간 T1및 T2동안 교환된다.
동기검출기(26)는 동기펄스(202)의 부로 향한 레벨을 나타내는 디지털 샘플의 응답하여서 수평동기신호 HS를 발생하고 수직동기펄스(도시되지 않음)를 나타내는 디지털 샘플에 응답하여서 수직동기신호 VS를 발생한다. 수평동기펄스(202)(즉, “동기 tip”레벨)동안 디지털 샘플 CV'의 값과 기준동기레벨의 디지털비교는 디지털차신호 AGC를 발생시킨다. 이 차신호는 이하에서 기술되어 있는 바와 같이 자동이득조절을 공급하기 위하여 사용되어지는 비데오신호 진폭오차를 나타낸다. 앞에서 전술한 것은 아나로그 합성비데오신호 CV가 그것의 진폭범위와 기저대(귀선소거)레벨에 대해서 표준화되어진다는 것을 가정한 것이다. 동기검출기(26)는 귀선소거레벨(206)과 바람직한 레벨을 비교하고 귀선소거레벨을 조정하도록 신호를 공급하는 장치를 또한 포함하고 있다는 것은 말한 나위도 없다.
타이밍회로(28)와, 이득 및 타이밍제어기(30)와, 이득 및 옵셋변화기(32)는 함께 사용되어서 수평선 HL의 각 연속부동안 발생한 디지털 샘플값의 전체범위가 각 부에 대해 합성비데오신호 CV의 다른 아나로그 신호범위에 면밀히 상응하도록 ADC(20)의 스케일링 및 옵셋특정을 조정한다.
이것은 종래의 고정범위 ADC와 본 발명의 실시예 특성을 비교한 테이블 Ⅰ에서 도시되는데 본 발명에서는 다른 스케일링 및 다른 옵셋이 간격 T1, T2및 T3동안 사용된다.
[테이블 I]
Figure kpo00001
제3도에서 도시된 타이밍신호(28)는 동기신호 HS 및 VS와 클럭킹신호 4fsc로부터 타이밍신호 TS를 발생시킨다. 디지털 카운터회로(302)는 클럭킹신호 4fsc를 카운트하고 HS에 의해 각 수평선의 시작시에 리세트된다. 카운터(302)에 의해 발생되는 계수는 마지막 수신된 수평신호 HS 때문에 경과된 시간을 나타낸다. 그 계수는 계부호기(304)에 인가되는데 이 계수부호기(304)는 시간간격 T2및 T3이 일치하는 정으로 향하는 펄스폭을 가지는 제2c도 및 제2d도에서 도시된 타이밍신호 T2및 T3를 발생하기 위한 종래의 게이팅회로를 포함한다. 플립플롭(306)은 수직신호 VS에 의하여 각 TV계의 시작시에 리셋되어 제1도의 제어기(30)에 의해 발생된 타이밍신호 Tl에 응답하여 토글(toggle)된다. 플립플롭(306)은 제2f도에서 도시된 교류선신호 AL를 발생시키는데 이 교류선신호 AL은 어떤계의 짝수화된 HL에 대해 논리적으로 고레벨이고 어떤계의 홀수화된 선HL에 대해 저레벨이다. 타이밍신호 T2및 T3및 AL은 타이밍신호 TS를 포함한다.
제4도에서 도시된 이득타이밍제어기(30)는 타이밍신호 TS에 응답하여서 이득 및 옵셋제어신호 GS를 발생한다. NOR 게이트(322)는 타이밍신호 T2및 T3에 응답하여서 시간간격 T1에 일치하는 정으로 향하는 펄스폭을 가지는 제2b도에서 도시된 타이밍신호 T1을 발생한다. 신호 T1, T2, T3와 T'2또는 AL은 이득 및 옵셋제어신호 GS로서 리셋회로(326)에 의해 전달되는 디지털 제어워드의 비트를 공급한다(리셋회로(326)의 동작과 신호 T'2및 AL의기능은 이하에서 설명되어진다). 제어기(30)는 또한 디지털/아나로그변화기(DAC)(310)를 구비하는데 이 변환기(DAC)는 디지털 이득오차신호 AGC를 아나로그 이득제어신호 AGC'로 변환하여서 제1도의 동조시스템(12)와 IF증폭기(14)에 인가되어지도록 한다. 이득제어신호 AGC'는 직접적으로 연결(360)(점선으로 도시)을 통하거나 또는 분할기(312), 배율기(314) 및 연결(358)을 통하여 종래 방식으로 이득제어를 공급한다.
제5도에서 도시된 이득 및 옵셋변화기(32)는 아나로그 기준레벨신호 V1및 V2를 발생하는데 이 신호 V1및 V2는 제1도의 ADC(20)에 공급된 제어신호 CC를 함께 포함한다. 예를 들어, 만일 상기에서 기술된 RCA CA 3308 “플래쉬”변환기가 ADC(20)로 사용되어진다면, 기준레벨 V1및 V2는 기준전압분할기의 마주보는 단에 인가되어진다. V1및 V2가 V1및 V2사이에서의 전압차를 수정하기 위해서 변화되어질 때, ADC(20)에 의해 나타난 스케일링 인자(또는 이득)는 수정되어진다. 즉 디지털 샘플 CV'값의 전체범위 발생하는 합성비데오신호 CV의 아나로그레벨의 범위는 수정되어진다. 증가하는 차가 디지털 출력값의 전체범위의 상응하는 아나로그 레벨의 범위를 증가시키는 것에 의해 양자해상도는 감소하고 감소하는 차가 디지털 출력값의 전체범위에 일치하는 아나로그 레벨의 범위를 감소시킴에 의해서 양자해상도가 증가한다.
V1및 V2가 그들의 평균값(V1+V2)/2을 수정하기 위해서 변화될 때(전압차를 변화함없이), ADC(20)의 스케일링은 그것의 옵셋이 변화되는 것 이외에는 변화되지 않는다. 예를 들어, 만일 V1 및 V2의 평균이 0이라면, CV의 0아나로그 레벨이 중간값에 일치하는 CV'의 디지털값을 발생한다(예를 들어, 0에서 255까지의 값을 가지는 8비트형 시스템에서 127 또는 128). 만일 V1및 V2의 평균이 0.5볼트가 되어지도록 수정되어진다면, CV의 0.5볼트 레벨은 CV'의 디지털값 127(또는 128)을 발생시킨다. 10진(기수 10)표시가 즉 CV'의 2진(기수 2)과 같은 10진인 샘플 CV'의 디지털값을 인용하도록 사용되어진다. 예를 들어 “011111112”은 “12710”로 “10000002”은 “12810”등등으로 표시된다.
제5도에서 도시된 이득 및 옵셋변화기(32)의 실시예는 두 기준전압 V3및 V4시를 공급하는 기준전원(330)을 구비한다. V3및 V4는 기준전압 V3및 V4의 다수의 부를 발생시키기 위한 배율출력전압분할기(332 및 336)에 인가되어져 배율기(334 및 338)에 인가되어진다. 이득신호 GS는 배율기(334 및 336)의 어드레스입력에 인가되어져 ADC(20)에 대한 제어신호레벨로서 전압 V3및 V4의 다수의 부를 각각 선택한다.
기준전압 V3및 V4와 전압분할기(332 및 336)탭의 선택은 만족스럽게 이루어져 상기 테이블 Ⅰ에서 목록되어 있는 바와 같이 CV'의 디지털값의 레벨을 발생시킨다. 스케일링(즉 이득)은 50IRE식 단위범위가 256디지털레벨에 일치하기 위하여 시간간격 T1및 T2동안 증가되어지고 옵셋은 귀선소거레벨이 간격 T1에서 레벨 255와 간격 T2에서 레벨 127과 일치하기 위하여 변화되는 것에 특히 주의할 것.
제4도의 이득타이밍제어기(30)는 또한 간격 T2동안 칼라기준 버스트신호(204)에 관한 ADC에 의해서 나타난 스케일링 및 옵셋이 아직도 다른 변화를 공급하는 장치를 구비한다.
이와 같이 기술되어지는 장치는 자동칼라 제어목적에 대한 기준버스트(204)의 진폭을 결정하는 만족할만한 양자해상도를 가진다. 0크로싱(crossing)(버스트레벨과 귀선소거레벨이 같을때의 시간)이 샘플링신호 4fsc의 위상의 디지털제어를 좀더 정확히 결정하기 위해서 훨씬 더 큰 해상도를 공급하는 것이 유리하다. 이러한 목적으로, 거의 증가된 스케일링은 제2f도에서 도시된 교류선신호 AL에 응답하여 교체수평선 HL에 대해 발생하는 간격 T2동안 공급되어진다. 신호AL은 제4도에서 이득신호 GS의 추가버트로 포함되고 제5도의 배율기(334 및 338)를 어드레스하기 위하여 인가된다. 본 배열에서 합성비데오신호 CV와 디지털 샘플 CV'사이의 일치는 이하의 테이블 Ⅱ에서 주어진다.
[테이블 II]
Figure kpo00002
교체적으로, 0크로싱검출에 대한 색신호(204)의 거의 증가된 스케일링은 방금 기술된 교체 발생보다는 간격 T2의 각 발생동안 공급되어질 수 있다. 이것은 간격 T2의 부간격부동안 이루어진다. 이러한 목적 때문에, 제4도의 디지털 카운터(318)는 타이밍신호 T2에 의해 리셋되고 예를 들어 신호 4fsc인 클러킹신호에 응답하여 계수하여서 제2e도에서 도시된 타이밍신호 T'2를 발생시킨다. 타이밍신호 T'2는 간격 T2의 시작부동안 고레벨(228)이어서 상기 테이블 Ⅱ에서 제1기입(T2(짝수선))으로 주어진대로 같은 스케일링 및 옵셋을 발생시킨다. 신호 T'2는 간격 T2의 나머지 부동안은 저레벨이어서 테이블 II에서 제2기입으로 주어진대로 같은 스케일링 및 옵셋을 발생시킨다. 이러한 장치에서 기준 버스트 진폭과 위상은 매 수평선 HL마다 가장 좋은 양자해상도로 결정된다.
ADC(20)가 변화된 스케일링 및 옵셋 특성을 나타내도록 만들어졌을 때, 제2도의 간격 T2및 T3동안 디지털 샘플 CV'의 값은 간격 T1동안 펄스(202)를 동기화하기 위해 얻어진 것과 같게 될 수 있다. 펄스를 동기화합에 따라 기준 버스트(204)의 화상정보(208, 210, 212)의 디지털 샘플의 오차있는 검출을 피하기 위해서, 타이밍신호 T1은 제4도의 반전기(324)에 의해 반전되어지고 T1동안을 제외한 신호를 동기화합에 따라 신호 CV'의 검출을 금지하기 위하여 연결 DI를 통하여 제1도의 동기검출기(26)에 인가되어진다.
또한, 이득 타이밍 제어기(30)는 TV신호의 적당한 취득이 여기서 기술된 장치에 의해 이득의 시간배율된 수정을 초기화하기 전에 이루어지는 것을 확실히 하기 위한 장치를 구비한다. 제4도의 이득 리셋발생기(328)는 전력의 초기적용(TV수상기를 사용자가 켰을때)또는 새로운 TV채널의 선택에 따라서 미리 정해진 시간주기동안 리셋회로(326)에 저레벨신호를 인가한다. 또한, 발생기(328)는 주기적으로 적절한 동작이 유지되는 것을 나타내는 저레벨신호를 발생하는 것이 바람직하다. 리셋회로(326)는 예를 들어 4개신호 T1, T2및 T3및 AL의 수신되는 AL의 수신되는 것과 발생기(328)로부터 리셋신호를 수신하는 4개의 AND 게이트이다. 리셋발생기(328)로부터 나온 저 레벨은 리셋회로(326)가 이득신호 GS의 4개비트에 대해 0출력을 발생하도록하게 한다. 0값 신호 GS는 분할기(332)로부터 전압레벨을 선택하기 위해 배율기(334 및 338)를 제어하고 ADC(20)가 종래의 스케일링 및 옵셋(예를 들어, 테이블 Ⅰ에서 제1기입)을 나타내도록 하는 어드레스이다.
TV신호가 예를 들어 동기신호 VS 및 HS가 나타나고 동기검출기(26)에 의해서 표시된대로 적절히 얻어지거나 또는 나타날 때, 발생기(328)는 이득신호 GS의 디지털 워드의 버드로 신호 T1, T2및 T3및 AL을 전달하기 위해 리셋회로(326)를 인에이블 하는 고레벨을 발생시킨다.
이득 타이밍 제어기(30)는 ADC(20)를 직접 제어하지 않고 동조시스템(12) 및 IF증폭기(14)에 공급된 아나로그 이득 제어신호 AGC'를 수정하기 위해 사용될 수 있다는 것도 고찰된다. 이러한 목적 때문에, 제4도에서 도시된 바와 같은, 복수탭 전압분할기(312) 및 배율기(314)는 이득신호 GS에 응답하여서 수평선의 다른부에 대하여 연결(358)을 통하여 제어신호 AGC'로 공급된 DA(310)에 의해 발생된 아나로그 이득제어신호를 수정한다. 분할기(312) 및 배율기(314)는 제5도에 관한 상기에서 기술된 분할기(332 및 336)와 배율기(334 및 336)과 비슷하다.
여기에서 기술된 실시예의 수정은 다음에 나오는 청구범위에 의해서만 제한되는 본 발명의 범주내에서 고찰되어진다. 예를 들어, 훨씬 더 큰 해상도를 ADC(20)에 대한 다른 스케일링 및 옵셋팅을 사용함으로써 얻을 수 있다. 일례로 이하의 테이블Ⅲ에서 주어진다.
[테이블 III]
Figure kpo00003
이렇게 크게 증가된 양자해상도의 한가지 특정한 장점은 “칼라 킬러”장치의 동작에 관해서 나타난 것이다. 칼라 킬러는 칼라신호의 현상을 금지시켜서, 칼라기준 버스트신호 진폭이 너무 작아서 정확한 칼라 영상을 만들어낼 수 없을 때 흑백 화상 표시를 만들어낸다. 칼라 킬러 임계는 정상 20IRE식 단위에서 키피크 레벨 이하인 약 1.8㏈ 즉 약 2.5IRE식 단위가 된다. 종래의 ADC에 관하여, 디지털 값차는 2.03IRE식 단위에 일치하고 정상 버스트 이하인 19.8㏈인 3 또는 2.70IRE식 단위에 일치하고 버스트 이한 17.4㏈인 4로 세트되어진다. 이와 같이, 양자 해상도는 바람직한 칼라 킬러 임계를 정확하게 제거하기에는 부족하다. 본 발명에서는, 그런, 시간 T2동안 테이블 Ⅲ에서 아나로그/디지털 일치세트는 칼라 킬러 임계가 바람직한 -18㏈내의 디지털 21로 세트되어지도록 허용한다.
여기서 기술된 타이밍 간격의 선택과 스케일링 및 옵셋은 예제에서 나타나 있다는 것은 물론이다. 예를 들어 다른 스케일링이 교체선 매 제3선, 매 제4선, 등등에서 사용될 수 있다.
다른 예제를 통하여, 동기검출기(26)는 디지털 샘플 CV'에 응답하는 디지털 검출기보다는 오히려 합성비데오신호 CV에 응답하는 아나로그 검출기인 것이 만족하다.
또한, 신호크기의 수정은 아나로그보다는 디지털 동작에 의해서 이루어진다. 예를 들어, 제4도를 참조하면, 제4도에서 도시된 전압분할기(312), 배율기(314) 및 연결(350 및 358)은 디지털 배율기(354)와 연결(352, 356 및 360)(점선으로 도시)에 의해 대치될 수 있다. 이와 같이, DAC(310)에 의해 아나로그 제어신호 AGC'로 변환되어지기 전에 디지털 이득 제어신호 AGC는 판독전용 메모리인 배율기(354)에 의해 이득 신호 GS에 따라 수정되어진다.
제1도의 클럭발생기(18)는 아나로그 비데오신호 CV보다는 오히려 디지털 샘플 CV'의 기준 버스트부에 응답하는 디지털 위상고정 루프장치를 사용하는 클럭킹신호 4fsc를 발생한다.

Claims (18)

  1. 최소한 제1 및 제2연속신호부를 지닌 반복하는 선신호를 포함하는 아나로그 비데오신호원과 디지털 비데오 샘플을 처리하기 위한 처리용 수단을 구비하는 텔레비젼 수상기에 있어서, 장치는 아나로그 비데오신호(CV)를 상기 디지털 비데오 샘플(CV')로 변환하기 위하여 상기 아나로그 비데오신호가 인가되어지고 상기 아나로그 비데오신호에 일치하는 중에서 상기 아나로그 비데오신호의 진폭레벨과 상기 디지털 비데오 샘플의 값 사이의 일치가 상기 변환용 수단에 인가된 제어신호에 응답하여 제어 가능한 아나로그/디지털 변환용 수단(20)과, 상기 제1 및 제2연속부가 발생할 때의 시간을 나타내는 신호(GS)를 공급하기 위하여 상기 아나로그 비데오신호 및 상기 디지털 비데오 샘플 중 하나에 응답하는 타이밍 수단(26, 28, 30)과, 상기 제2연속신호부동안 상기 일치와 다른 상기 제1연속신호부동안 상기 일치를 얻기 위하여 상기 제어신호를 발생하는 상기 지시신호에 응답하는 이득 제어용 수단(32)을 구비하는 것을 특징으로 하는 텔레비젼 수상기의 아나로그/디지털 변환용 장치.
  2. 제1항의 장치에 있어서, 상기 아나로그 비데오신호(CV)는 기전선레벨 및 상기 기저선레벨에 상관한 아나로그레벨의 미리 정해진 범위를 가지고, 상기 이득 제어용 수단(32)은 상기 변환용 수단(20)에 의해 발생된 상기 디지털 비데오 샘플(CV')의 전 범위가 상기 아나로그 레벨의 상기 미리 정해진 범위보다 확실히 적은 것에 일치하도록 하는 스케일링신호(V1)을 발생하고 상기 변환용 수단에 인가된 상기 제어신호(CC)의 부분으로서 상기 스케일링 신호를 공급하기 위한 스케일링 수단(330, 332, 334)을 구비하는 것을 특징으로하는 텔레비젼 수상기의 아나로그/디지털 변환용 신호.
  3. 제2항의 장치에 있어서, 상기 스케일링 수단(330, 332, 334)이 상기 변환용 수단의 다른 스케일링 범위를 나타내는 다수의 기준 신호레벨을 발생하기 위한 수단(330, 332)과, 상기 제어신호(CC)의 상기 스케일링 부분으로서 상기 다수의 기준 신호레벨 중 하나를 선택하기 위한 상기 지시신호(GS)에 응답하는 수단(334)을 구비하는 것을 특징으로 하는 텔레비젼 수상기의 아나로그/디지털 변환용 장치.
  4. 제2항의 장치에 있어서, 상기 이득 제어용 수단(32)은 상기 변환용 수단(20)이 상기 아나로그 비데오신호(CV)의 상기 기저선레벨에 일치하는 상기 디지털 비데오 샘플(CV')의 값을 변화시키도록 하는 옵셋팅 신호(V2)를 발생시키고 상기 제어신호(CC)의 부분으로서 상기 옵셋팅 신호를 공급하기 위한 옵셋팅 수단(330, 336, 338)을 구비하는 것을 특징으로 하는 텔레비젼 수상기의 아나로그/디지탈 변환용 장치.
  5. 제4항의 장치에 있어서, 상기 옵셋팅 수단(330, 336, 338)이 상기 변환용 수단의 다른 기저선레벨을 나타내는 다수의 옵셋팅 신호레벨을 발생하기 위한 수단(330, 336)과, 상기 제어신호(CC)의 상기 옵셋팅 부분으로서 상기 다수의 옵셋팅 신호레벨 중 하나를 선택하기 위한 상기 지시신호(GS)에 응답하는 수단(338)을 구비하는 것을 특징으로 하는 텔레비젼 수상기의 아나로그/디지털 변환용 장치.
  6. 제1항의 장치에 있어서, 상기 제1(T1, T2) 및 제2(T3)연속신호부는 합성 비데오신호(200)의 수평 귀선소거 간격(HB) 및 화상정보부와 상기 합성 비데오신호의 기저선 레벨(-40)에서 겹쳐지는 상기 부에서의 신호와 일치하는 것을 특징으로 하는 텔레비젼 수상기의 아나로그/디지털 변환용 장치.
  7. 제6항의 장치에 있어서, 상기 합성 비데오신호(CV)는 상기 수평 귀선소거 간격부 내에서 동기신호 및 버스트부를 포함하고, 상기 타이밍 수단(26, 28, 30)은 상기 동기신호 및 상기 칼라 버스트부의 발생을 나타내는 지시신호를 발생하고, 상기 이득 조절용 수단(32)은 상기 동기신호 및 상기 칼라 버스트부의 발생동안 상기 변환용 수단에 의해서 발생된 상기 디지털 비데오 샘플의 전 범위를 발생시키기 위한 상기 변환용 수단(20)의 스케일링 인자를 변화하기 위한 상기 제어신호의 일부분으로서 스케일링 신호(V1)를 발생하기 위한 상기 다른 지시신호(GS)에 응답하는 스케일링 수단(330, 332, 334)과, 상기 동기신호 및 칼라버스부의 발생동안 상기 아나로그 비데오신호(CV)의 상기 기저선레벨에 상응하는 상기 변환용 수단(20)에 의해 발생된 상기 디지털 비데오 샘플(CV')의 값을 변화하기 위하여 상기 제어신호(CC)의 일부분으로서 옵셋팅신호(V2)를 발생하기 위한 상기 또 다른 지시신호(GS)에 응답하는 옵셋팅 수단(330, 336, 338)을 구비하는 것을 특징으로 하는 텔레비젼 수상기의 아나로그/디지털 변환용 장치.
  8. 제7항의 장치에 있어서, 상기 타이밍 수단(26, 28, 30)은 상기 합성 비데오신호의주사선 중 교체선을 지지하는 신호(AL)를 발생하고, 상기 이득 제어용 수단(32)은 상기 주사선 중 상기 교체선의 상기 칼라 버스트부의 발생동안 상기 스케일 수단에 의해 발생된 스케일링신호를 변화하기 위하여 응답하는 수단을 구비하는 것을 특징으로 하는 텔레비젼 수상기의 아나로그/디지털 변환용 장치.
  9. 제7항의 장치에 있어서, 상기 타이밍 수단(26, 28, 30)은 상기 칼라 버스트부의 다음부를 지시하는 신호(T'2)를 발생하고, 상기 이득 제어용 수단(32)은 상기 칼라 버스트부의 상기 다음부의 발생동안 상기 스케일링 수단에 의해 발생된 스케일신호를 변화하기 위하여 응답하는 수단을 구비하는 것을 특징으로 하는 텔레비젼 수상기의 아나로그/디지털 변환용 장치.
  10. 제1항의 장치에 있어서, 상기 전원(10, 12, 14, 16)은 상기 아나로그 비데오신호(CV)의 진폭을 스케일링 하는 아나로그 이득 제어신호(AGC')에 응답하는 수단(12, 14)을 구비하고, 상기 타이밍 수단(26, 28, 30)은 상기 아나로그 이득 제어신호를 발생하기 위한 상기 아나로그 비데오신호 및 상기 디지털 비데오 샘플의 미리 정해진 부의 크기에 응답하는 수단(30)과 상기 전원에 아나로그 이득 제어신호를 인가하기 위한 수단을 구비하는 것을 특징으로 하는 텔레비젼 수상기의 아나로그/디지털 변환용 장치.
  11. 제10항의 장치에 있어서, 인가하기 위한 상기 수단은 장기 제어신호에 응답하여 상기 제1 및 제2연속부동안 상기 아나로그 이득 제어신호를 수정하기 위한 상기 이득 제어용 수단(32)안에 포함되는 것을 특징으로 하는 텔레비젼 수상기의 아나로그/디지털 변환용 장치.
  12. 제11항의 장치에 있어서, 인가하기 위한 상기 수단은 상기 아나로그 이득 제어신호의 다수의 분수부를 발생하기 위한 수단(312)과 상기 전원에 인가된 상기 아나로그 이득 제어신호로 상기 분수부 중 하나를 선택하기 위한 상기 제어신호에 응답하는 수단(314)을 구비하는 것을 특징으로 하는 텔레비젼 수상기와 아나로그/디지털 변환용 장치.
  13. 제1항의 장치에 있어서, 상기 아나로그 비데오신호(CV)는 귀선소거 레벨상에 겹쳐지는 동기펄스, 칼라기준 버스트 및 화상정보부를 합성 비데오신호이고, 상기 아나로그/디지탈 변환기(20)는 상기 합성 비데오신호에 응답하는 상기 디지털 비데오 샘플(CV')을 발생하고, 상기 아나로그/디지털변환기는 상기 디지털 비데오 샘플 값의 미리 정해진 범위의 상기 합성 비데오신호 레벨의 미리 정해진 범위가 관계되는 스케일링 인자와 상기 디지털 비데오 샘플의 미리 정해진 값에 상기 귀선소거레벨이 관계되는 옵셋을 나타내고, 그 중에서 상기 스케일링인자 및 상기 옵셋은 제1 및 제2제어신호(CC)에 응답하여 제어되고, 상기 타이밍 수단(26, 28, 30)은 상기 복합 비데오신호의 동기펄스에 응답하여 동기신호(HS, VS)를 발생하기 위한 상기 합성비데오신호 및 상기 디지털 비데오샘플 중 하나에 응답하는 검출기(26)를 구비하고, 타이밍장치(28, 30)는 사익 동기펄스와 상기 칼라기준 버스트 및 상기 화상정보부의 지속에 일치하는 지속을 가지는 제1, 제2 및 제3타이밍신호를 발생하기 위한 상기 동기신호에 응답하고 상기 이득 제어용 수단(32)은 상기 스케일링인자 및 상기 옵셋이 상기 동기펄스와 상기 칼라기준 버스트 및 상기 화상정보부 동안 다른 값을 가지도록 하기 위해서 상기 제1 및 제2제어신호(CC)를 발생하기 위한 상기 제1, 제2 및 제3타이밍신호에 응답하는 것을 특징으로 하는 텔레비젼 수상기의 아나로그/디지털 변환용 장치.
  14. 제13항의 장치에 있어서, 상기 이득 제어용 수단(32)은 다수의 아나로그 기준 레벨신호의 전원(330, 332)과 상기 아나로그 기준 레벨신호가 상기 제1(T1), 제2(T2) 및 제3(T3)타이밍신호에 응답하여 상기 제(V1) 및 제(T2)제어신호로 선택하기 위해서 인가되어지는 최소한 하나 이상의 배율기(334)를 구비하는 것을 특징으로 하는 수상기의 아나로그/디지털 변환용 장치.
  15. 제13항의 장치에 있어서, 상기 제2타이밍신호에 응답하여 선택된 시간에서의 상기 제어용 수단(32)은 상기 합성 비데오신호의 상기 칼라 기준 버스트부에 응답하여 상기 아나로그/디지털 변환기에 의해 발생된 디지털 비데오 샘플이 상기 귀선소거레벨의 진폭에 가까운 상기 칼라 기준 버스트부 진폭의 미리 정해진 범위에 일치하는 값의 전 범위를 나타내도록 상기 스케일링 인자를 증가시키는 제1제어신호(V1)를 발생하는 것을 특징으로 하는 텔레비젼 수상기의 아나로그/디지털 변환용 장치.
  16. 제15항의 장치에 있어서, 상기 이득 제어용 수단(32)은 상기 제2타이밍신호의 미리 정해진 지속부를 상기 선택된 시간과 일치하도록 상기 제2타이밍신호(72)에 응답하는 타이밍회로(318)를 구비하는 것을 특징으로 하는 텔레비젼 수상기의 아나로그/디지털 변환용 장치.
  17. 제15항의 장치에 있어서, 상기 타이밍 장치(28, 30)는 약수의 반복율로 제4타이밍신호(AL)를 발생하는 상기 동기신호(VS)에 응답하는 쌍안정 장치(306)를 구비하고, 상기 이득 제어용 수단(32)은 상기 약수 반복율로 상기 제2타이밍신호의 지속의 나타남과 상기 선택된 시간을 일치하도록 하는 상기 제2(72) 및 제4타이밍신호에 응답하는 케이팅 신호(328)를 구비하는 것을 특징으로 하는 텔레비젼 수상기의 아나로그/디지털 변환용 장치.
  18. 제15항의 장치에 있어서, 상기 이득 제어용 수단(32)은 상기 선택된 시간에서 금지신호(DI)를 발생하고 상기 선택된 시간에서 상기 동기신호(HS, VS)가 나타남을 금지하기 위해 상기 검출기에 상기 금지신호를 인가하기 위한 수단(332, 334)을 구비하는 것을 특징으로 하는 텔레비젼 수상기의 아나로그/디지털 변환용 장치.
KR1019830005514A 1982-11-23 1983-11-21 텔레비젼 수상기의 아나로그/디지털 변환용 장치 KR910009427B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/443,929 US4517586A (en) 1982-11-23 1982-11-23 Digital television receiver with analog-to-digital converter having time multiplexed gain
US443929 2003-05-21

Publications (2)

Publication Number Publication Date
KR840006741A KR840006741A (ko) 1984-12-01
KR910009427B1 true KR910009427B1 (ko) 1991-11-15

Family

ID=23762759

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019830005514A KR910009427B1 (ko) 1982-11-23 1983-11-21 텔레비젼 수상기의 아나로그/디지털 변환용 장치

Country Status (13)

Country Link
US (1) US4517586A (ko)
JP (1) JPS59105791A (ko)
KR (1) KR910009427B1 (ko)
AT (1) AT388633B (ko)
AU (1) AU567129B2 (ko)
CA (1) CA1207897A (ko)
DE (1) DE3342335A1 (ko)
ES (1) ES527342A0 (ko)
FR (1) FR2536620B1 (ko)
GB (1) GB2130839B (ko)
HK (1) HK41291A (ko)
IT (1) IT1208183B (ko)
MY (1) MY8600665A (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1178561B (it) * 1983-10-12 1987-09-09 Hauni Werke Koerber & Co Kg Procedimento e dispositivo per formare un filone di tabacco, e sigarette prodotte mediante un filone di tale tipo
DE3402796A1 (de) * 1984-01-27 1985-08-01 Robert Bosch Gmbh, 7000 Stuttgart Verfahren zur digitalen verarbeitung von videosignalen
FR2565448B1 (fr) * 1984-06-04 1986-10-10 France Etat Procede et dispositif d'extraction de synchronisation pour systeme de diffusion a multiplexage temporel de signaux numeriques et analogiques
JPS6163185A (ja) * 1984-09-04 1986-04-01 Sharp Corp 輝度信号オフセツト処理装置
US4652908A (en) * 1985-03-25 1987-03-24 Rca Corporation Filtering system for processing a reduced-resolution video image
US4628362A (en) * 1985-05-02 1986-12-09 American Dynamics Corporation Combined video AGC and digitizing circuit
US4964162A (en) * 1985-09-09 1990-10-16 Trw Inc. Secure television signal encoding and decoding system
GB8524880D0 (en) * 1985-10-09 1985-11-13 British Telecomm Video level control
US4651212A (en) * 1985-12-24 1987-03-17 Rca Corporation Signal offset circuitry for digital deghosting system
FR2606956A1 (fr) * 1986-11-14 1988-05-20 Radiotechnique Compelec Dispositif de conversion analogique-numerique comportant un dispositif de controle automatique de gain
DE4130338A1 (de) * 1991-09-12 1993-03-18 Thomson Brandt Gmbh Schaltung mit einem a/d-wandler- oder d/a-wandler
US5339114A (en) * 1992-07-29 1994-08-16 Thomson Consumer Electronics, Inc. Television receiver with luminance signal clamped offset and re-clamped prior to contrast control for preventing black level changes with contrast control changes when displaying luminance signals having elevated black level
DE69316569T2 (de) * 1992-12-23 1998-08-20 Eastman Kodak Co Automatischer Abgleich der Kanalverstärkung und -abweichung für Videokameras mit Multikanalsensoren
US5854813A (en) * 1994-12-29 1998-12-29 Motorola, Inc. Multiple access up converter/modulator and method
US5602874A (en) * 1994-12-29 1997-02-11 Motorola, Inc. Method and apparatus for reducing quantization noise
US5754597A (en) * 1994-12-29 1998-05-19 Motorola, Inc. Method and apparatus for routing a digitized RF signal to a plurality of paths
US5668836A (en) * 1994-12-29 1997-09-16 Motorola, Inc. Split frequency band signal digitizer and method
KR100203318B1 (ko) * 1994-12-29 1999-06-15 모토로라, 인크 광대역 주파수 신호 디지타이저 및 방법
US5579341A (en) * 1994-12-29 1996-11-26 Motorola, Inc. Multi-channel digital transceiver and method
US5748683A (en) * 1994-12-29 1998-05-05 Motorola, Inc. Multi-channel transceiver having an adaptive antenna array and method
US5710763A (en) * 1995-07-31 1998-01-20 Motorola, Inc. Filtered fast Fourier transmultiplexer and method
US5838390A (en) * 1995-12-22 1998-11-17 Cirrus Logic, Inc. System and method for multi-level gain control
DE59608558D1 (de) * 1996-01-31 2002-02-14 Micronas Gmbh Videosignal-Klemmschaltung
EP0926887A3 (en) * 1997-12-22 2001-03-21 Texas Instruments Inc. Automatic gain and offset control of a video decoder analog front end
DE19939713A1 (de) * 1999-08-21 2001-03-01 Polytron Vertrieb Gmbh Verfahren zum Regeln eines Fernseh-Regelverstärkers
US7233746B2 (en) * 2002-01-30 2007-06-19 Blake James N Wide dynamic range sensor signal processing method & circuitry for analog and digital information signals
JP2005294896A (ja) * 2004-03-31 2005-10-20 Pioneer Electronic Corp 映像信号処理装置
JP2006005559A (ja) * 2004-06-16 2006-01-05 Toshiba Corp 映像信号処理装置及び映像信号処理方法
US7593484B2 (en) * 2005-09-30 2009-09-22 Skyworks Solutions, Inc. Radio frequency (RF) receiver with double loop integrated fast response automatic gain control (AGC)

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2669608A (en) * 1950-10-27 1954-02-16 Bell Telephone Labor Inc Noise reduction in quantized pulse transmission systems with large quanta
US3027079A (en) * 1957-03-04 1962-03-27 Beckman Instruments Inc Data handling system
CA933246A (en) * 1967-12-29 1973-09-04 Texas Instruments Incorporated Binary gain amplifier with frequency conversion
US3699325A (en) * 1969-10-09 1972-10-17 Shell Oil Co Time-shared instantaneous gain-ranging amplifier
US3806864A (en) * 1972-10-16 1974-04-23 Amoco Prod Co Cableless seismic digital recording system
JPS5321829B2 (ko) * 1973-04-14 1978-07-05
JPS5753698B2 (ko) * 1973-07-06 1982-11-15
US3947806A (en) * 1975-02-10 1976-03-30 Standard Oil Company Automatic gain control for seismometer recorders
US4122478A (en) * 1977-01-28 1978-10-24 Ampex Corporation Clock signal generator providing non-symmetrical alternating phase intervals
FR2378401A1 (fr) * 1977-01-20 1978-08-18 Cit Alcatel Procede et dispositif pour adapter un signal analogique en vue de son codage numerique dans un codeur ayant une plage de codage donnee
JPS5441061A (en) * 1977-09-08 1979-03-31 Sony Corp Analogue/digital converter
US4251802A (en) * 1977-12-28 1981-02-17 Horna Otakar A Analog to digital converter
US4191995A (en) * 1979-01-02 1980-03-04 Bell Telephone Laboratories, Incorporated Digital automatic gain control circuit
GB2042294B (en) * 1979-02-06 1983-08-17 Emi Ltd Automatic gain control
US4333075A (en) * 1980-03-27 1982-06-01 The Bendix Corporation An analog-to-digital converter accurate relative to the value of the input signal
US4291332A (en) * 1980-04-10 1981-09-22 Tokyo Shibaura Denki Kabushiki Kaisha Phase-locked circuit
DE3015141C2 (de) * 1980-04-19 1985-10-03 Deutsche Itt Industries Gmbh, 7800 Freiburg Farbfernseh-Empfänger mit mindestens einer integrierten Schaltung für das Luminanzsignal und die Chrominanzsignale
JPS5714264A (en) * 1980-06-30 1982-01-25 Canon Inc Analog-to-digital converter
US4464723A (en) * 1981-12-31 1984-08-07 Rca Corporation Digital gain control system
US4502078A (en) * 1982-02-22 1985-02-26 Rca Corporation Digital television receivers
US4393372A (en) * 1982-03-08 1983-07-12 Itt Industries, Inc. Parallel analog-to-digital converter
JPS58220586A (ja) * 1982-06-17 1983-12-22 Sony Corp Ａ／ｄ変換回路

Also Published As

Publication number Publication date
GB2130839B (en) 1986-05-08
AU567129B2 (en) 1987-11-12
ES8407633A1 (es) 1984-09-16
DE3342335C2 (ko) 1988-03-31
GB2130839A (en) 1984-06-06
FR2536620B1 (fr) 1989-12-15
JPS59105791A (ja) 1984-06-19
ES527342A0 (es) 1984-09-16
US4517586A (en) 1985-05-14
AT388633B (de) 1989-08-10
CA1207897A (en) 1986-07-15
FR2536620A1 (fr) 1984-05-25
IT8323826A0 (it) 1983-11-22
HK41291A (en) 1991-06-07
MY8600665A (en) 1986-12-31
KR840006741A (ko) 1984-12-01
IT1208183B (it) 1989-06-06
AU2142483A (en) 1984-05-31
GB8331138D0 (en) 1983-12-29
ATA411683A (de) 1988-12-15
DE3342335A1 (de) 1984-05-24

Similar Documents

Publication Publication Date Title
KR910009427B1 (ko) 텔레비젼 수상기의 아나로그/디지털 변환용 장치
US5371552A (en) Clamping circuit with offset compensation for analog-to-digital converters
US5084700A (en) Signal clamp circuitry for analog-to-digital converters
JPS5825773A (ja) 同期回路
JP2838402B2 (ja) テレビジョン装置
JPH021436B2 (ko)
US5410366A (en) Circuit and method of clamping a video signal with first and second current sources
EP0180450B1 (en) Television display apparatus having character generator with non-line-locked clock
US4782269A (en) Sawtooth generator with s-correction
KR930002121B1 (ko) 빔 전류 저감장치
US5396296A (en) Video feedback matching circuit and method therefor
JP2002094831A (ja) インターフェイス回路及び表示装置
US4069500A (en) Arrangements for testing color television systems
US5889558A (en) Variable black level bias image display
AU753051B2 (en) Automatic luminance adjustment device and method
KR20030014731A (ko) 텔레비전 신호 처리 디바이스에서 샌드캐슬 신호 발생을위한 시스템, 방법 및 장치
EP0184448A2 (en) Digital scan converters
KR910007196Y1 (ko) 칼라 브라운관의 휘도 보정회로
KR100212998B1 (ko) 영상신호 클램프 회로
KR960004005B1 (ko) 텔레비젼 편향장치
KR790001242B1 (ko) 전송된 칼러 레퍼런스 신호에 응답하는 텔레비젼 장치
KR100213011B1 (ko) 직류레벨 재생회로
JPH0217783A (ja) ディジタルコンバーゼンス補正装置
JPH1070672A (ja) 振幅補正回路
JPH07170427A (ja) 映像クランプレベル調整回路

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20021014

Year of fee payment: 12

EXPY Expiration of term