JPH1070672A - 振幅補正回路 - Google Patents

Abstract

(57)【要約】 【課題】 回路ドリフトを改善し、複雑な部品定数の設
計を要することなく、振幅補正することが可能な振幅補
正回路を提供すること。 【解決手段】 Ａ／Ｄ変換された輝度信号１０３と色差
信号１０９をラインメモリ回路１２８にメモリし、メモ
リした信号を読み出す際には、読み出しクロック１２４
による読み出し周波数を、高圧検出回路１１６からの高
圧検出信号の変動に応じて変調し、この読み出しクロッ
クにより読み出したディジタル信号をＤ／Ａ変換してア
ナログの輝度信号と色差信号に戻すことで、画面上の水
平振幅が一定となるように補正する。ディジタル処理に
よって映像信号自身に変調をかけることで振幅補正する
ので、従来のようなアナログ補正により発生する回路ド
リフトがなく、しかも繁雑なアナログ回路設計の必要が
ない。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、テレビジョン受像
機などに搭載され、陰極線管アノードに供給される高圧
の変動によって生じる画面の水平，垂直振幅の変化を補
正するための振幅補正回路に関する。

【０００２】

【従来の技術】従来、カラー陰極線管（以下ＣＲＴとい
う）の偏向では、蛍光面の曲率半径は偏向中心から蛍光
面までの管軸上の距離に比べて大きいので（蛍光面はほ
ぼ平坦）、蛍光面上のラスタは糸巻き状に歪む。即ち、
画面上下部分から中央部分に行くほど水平振幅が次第に
縮む。

【０００３】このような糸巻き歪を補正するためには、
水平偏向電流を垂直周期でパラボラ状に変調する必要が
ある。

【０００４】左右糸巻歪補正回路には、可飽和リアクタ
方式、ダイオード変調方式、電源電圧変調方式などがあ
る。この中で、ダイオード変調方式は、偏向電流にパラ
ボラ状の変調を加えて左右糸巻歪補正を行っても、水平
出力トランジスタのコレクタパルスが常に一定で、フラ
イバックトランスの二次側電圧が変動しないという特徴
がある。

【０００５】しかしながら、ＣＲＴの画面上に比較的広
い範囲で高輝度の部分が現れると、アノード電流の増大
によって二次側高圧が降下しその部分の水平振幅及び垂
直振幅が広がる。二次側高圧の変化に対する水平振幅或
いは垂直振幅の変化は、図５(a) に示す特性となってい
る。その結果、図５(b) に示す如く画面上の四角のウイ
ンドウパターンが台形状に歪んだり、画面の左右両端で
縦線が曲がる欠点を生じる。

【０００６】図６は、従来のポジティブ方式と言われる
ダイオードモジュレータ方式の左右糸巻歪補正回路の一
例を示す回路図である。この回路は、本出願人によって
提案された実開平４−１１４２６０号公報に記載されて
いる。

【０００７】図６において、左右糸巻歪補正回路は、水
平偏向コイルに鋸歯状波電流を流すダイオード変調方式
の水平出力回路１と、一次巻線の一端を前記水平出力回
路１の水平出力トランジスタ１０のコレクタに接続し、
一次巻線の他端を直流電源＋Ｂ1 に接続し、二次巻線を
高圧巻線としてＣＲＴのアノードに接続したフライバッ
クトランス１１と、垂直偏向コイル１３に直列的に接続
した検出抵抗１４で検出される鋸歯状波電圧を積分し垂
直周期のパラボラ波電圧を発生するミラー積分回路１５
と、このパラボラ波電圧を増幅し前記水平出力回路１内
の変調コンデンサ６に出力する増幅・出力回路１６と、
前記フライバックトランス１１の高圧巻線のリターン側
の端子２４と出力段トランジスタ１８のベース間に設け
て、端子２４に発生する高圧リップルに比例した電圧を
トランジスタ１８のベースに伝えるための抵抗２２とコ
ンデンサ２３からなる回路手段と、から構成されてい
る。なお、端子２４に発生する高圧リップルに比例した
電圧は、高圧巻線のリターン端子２４と基準電位点間に
接続したコンデンサ２５から得ている。

【０００８】前記水平出力回路１は、水平偏向コイル
２，Ｓ字補正コンデンサ３，共振コンデンサ４からなる
第１の共振回路と、変調コイル５，変調コンデンサ６，
共振コンデンサ７からなる第２の共振回路とを直列に接
続し、２つのダイオード８，９と水平出力トランジスタ
１０とでスイッチングする構成とし、水平出力トランジ
スタ１０のベースには水平周期のパルスを入力してい
る。

【０００９】前記増幅・出力回路１６は、増幅段トラン
ジスタ１７と出力段トランジスタ１８で構成され、増幅
段トランジスタ１７のベースにミラー積分回路１５から
のパラボラ波電圧を供給するようにし、トランジスタ１
７のエミッタを負荷抵抗１９を介して直流電源＋Ｂ2 に
接続し、トランジスタ１７のコレクタを出力段トランジ
スタ１８のベースに接続し、トランジスタ１８のエミッ
タを基準電位点に接続し、出力段トランジスタ１８のコ
レクタ出力が前記変調コンデンサ６の一端に供給される
ようになっている。また、トランジスタ１８のコレクタ
とトランジスタ１７のエミッタ間には、抵抗２０，２１
による帰還回路を接続している。

【００１０】以上の図６の回路において、図５(b) に示
したように画面の比較的広い範囲で高輝度の部分が現れ
る信号を受像した場合、フライバックトランス１１のリ
ターン側端子２４の電圧は徐々に低下していき、再び黒
の部分になるとその電圧は徐々に上昇していく。この電
圧の変化を抵抗２２及びコンデンサ２３を介して出力段
トランジスタ１８のベース電圧（パラボラ波電圧）に重
畳してやると、出力段トランジスタ１８のコレクタ電圧
波形（即ち、変調コンデンサ６の両端電圧）は、パラボ
ラ波電圧に対して、白の部分で電圧が上昇し再び黒にな
った時には下降していく電圧が重畳される。Ｓ字補正コ
ンデンサ３と変調コンデンサ６の各電圧の和は、直流電
源＋Ｂ1 の電圧に等しいので、Ｓ字補正コンデンサ３の
両端電圧と変調コンデンサ６の両端電圧とは互いに逆極
性に変化する。従って、水平偏向コイル２に流れる水平
偏向電流は白の部分では徐々に減少していき、再び黒の
部分では増加していくように働く。この結果、高輝度部
分の受像時に、高圧の低下に起因して水平振幅が必要以
上に広がろうとするのを抑えることができる。

【００１１】このようにして、画面上で、白の四角の部
分は台形歪とはならずより四角になり、画面左右両端の
縦線はより直線に近くなるように補正される。

【００１２】ところで、以上述べた図６などの従来の振
幅補正回路は、アナログ信号処理回路であり、高圧変動
による水平振幅及び曲がり補正の場合、アナログ的な処
理にて補正を行っているため、回路ドリフトがあり、回
路的な時間遅れによる位相ずれを防ぐため、繁雑な回路
設計を行う必要があった。また、機種変更などにより偏
向コイルのインダクタンスや受像管の曲率が変更される
度に、部品定数を設計する必要があり、作業が煩雑であ
った。

【００１３】

【発明が解決しようとする課題】上記の如く、従来の回
路では、高圧変動による振幅及び曲がり補正の場合、ア
ナログ的な処理にて補正を行っているため、回路ドリフ
トがあり、回路的な時間遅れによる位相ずれを防ぐた
め、繁雑な回路設計を行う必要があった。また、偏向ヨ
ークのインダクタンスや受像管の曲率が変更される度
に、部品定数の設定を行う必要があり、設計する上で繁
雑であった。

【００１４】そこで、本発明は、上記の問題に鑑み、回
路ドリフトを改善し、複雑な部品定数の設計を要するこ
となく、振幅補正することができる振幅補正回路を提供
することを目的とするものである。

【００１５】

【課題を解決するための手段】請求項１記載の発明によ
る振幅補正回路は、陰極線管アノードに供給する直流高
圧の変動を検出する高圧検出手段と、アナログ方式の輝
度信号及び色差信号を入力し、それぞれディジタル信号
に変換するＡ／Ｄ変換手段と、Ａ／Ｄ変換されたディジ
タル信号を記憶するメモリ手段と、前記メモリ手段への
書き込み、読み出しを制御するものであって、前記メモ
リ手段に書き込んだデータを読み出す際に、読み出し速
度を、前記高圧検出手段で検出される高圧変動に応じて
変調するように制御する書き込み・読み出し制御手段
と、前記メモリ手段から読み出された信号を、再びアナ
ログの輝度信号及び色差信号に変換するＤ／Ａ変換手段
とを具備したものである。

【００１６】請求項２記載の発明は、請求項１記載の振
幅補正回路において、前記メモリ手段は、ラインメモリ
回路で構成され、前記書き込み・読み出し制御手段は、
水平同期信号に基づき、水平周期の第１のタイミング信
号と、水平周波数の所定倍の周波数の書き込み用の第１
のクロックと、水平周波数の前記とは異なる所定倍の周
波数の第２のクロックとを発生するクロック発生回路
と、前記第２のクロックに基づいてクロックを発振する
もので、その発振周波数が前記高圧検出手段で検出され
る高圧変動に応じて変調されるディジタル制御発振器
と、前記ディジタル制御発振器の出力をアナログ信号に
変換し、読み出しクロックとして前記メモリ手段に出力
するＤ／Ａ変換器と、前記第１のタイミング信号及び前
記第１のクロックに基づいて書き込みタイミング信号を
発生する一方、前記第１のタイミング信号及び前記Ｄ／
Ａ変換器からの読み出しクロックに基づいて読み出しタ
イミング信号を発生するタイミング発生回路とを具備し
たことを特徴とする。

【００１７】請求項３記載の発明は、請求項１記載の振
幅補正回路において、前記メモリ手段は、フィールドメ
モリ回路で構成され、前記書き込み・読み出し制御手段
は、垂直同期信号に基づき、垂直周期の第１のタイミン
グ信号と、垂直周波数の所定倍の周波数の書き込み用の
第１のクロックと、垂直周波数の前記とは異なる所定倍
の周波数の第２のクロックとを発生するクロック発生回
路と、前記第２のクロックに基づいてクロックを発振す
るもので、その発振周波数が前記高圧検出手段で検出さ
れる高圧変動に応じて変調されるディジタル制御発振器
と、前記ディジタル制御発振器の出力をアナログ信号に
変換し、読み出しクロックとして前記メモリ手段に出力
するＤ／Ａ変換器と、前記第１のタイミング信号及び前
記第１のクロックに基づいて書き込みタイミング信号を
発生する一方、前記第１のタイミング信号及び前記Ｄ／
Ａ変換器からの読み出しクロックに基づいて読み出しタ
イミング信号を発生するタイミング発生回路とを具備し
たことを特徴とする。

【００１８】請求項４記載の発明は、請求項１記載の振
幅補正回路において、前記高圧検出手段は、水平偏向回
路の水平出力段に接続されるフライバックトランスの二
次側高圧パルスを整流して直流高圧を得、陰極線管アノ
ードに供給する整流回路と、前記整流回路で得た直流高
圧を分圧して検出する抵抗回路とで構成されることを特
徴とする。

【００１９】請求項５記載の発明は、請求項１記載の振
幅補正回路において、前記高圧検出手段は、水平偏向回
路の水平出力段に接続されるフライバックトランスの二
次側高圧パルスを整流して直流高圧を得、陰極線管アノ
ードに供給する整流回路と、前記フライバックトランス
の二次側巻線のリターン側端子と基準電位点間に接続さ
れ、該二次側巻線に流れる陰極線管アノード電流に比例
した電圧を検出するコンデンサとで構成されることを特
徴とする。

【００２０】請求項１記載の発明においては、Ａ／Ｄ変
換された輝度信号と色差信号を一度メモリ手段にメモリ
し、メモリした信号を読み出す際には、読み出しクロッ
クによる読み出し速度を、高圧検出手段からの高圧検出
信号の大小に応じて変調し、読み出されたディジタル信
号をＤ／Ａ変換してアナログの輝度信号と色差信号に戻
し、画面上の振幅が一定となるように補正する。ディジ
タル処理によって映像信号自身に変調をかけることで振
幅補正するので、従来のようなアナログ処理により発生
する回路ドリフトがなく、しかも繁雑なアナログ回路設
計の必要がない。

【００２１】請求項２記載の発明においては、水平振幅
を補正できる。

【００２２】請求項３記載の発明においては、垂直振幅
を補正できる。

【００２３】請求項４，５記載の発明においては、高圧
検出手段は、高圧に比例した電圧を検出しても、或いは
ＣＲＴアノード電流を検出したものでもよい。

【００２４】

【発明の実施の形態】発明の実施の形態について図面を
参照して説明する。図１は本発明の一実施の形態の水平
振幅補正回路を示すブロック図であり、図２は図１の動
作を説明するための特性図である。図４は図１，図３の
振幅補正回路が用いられるテレビジョン受像機などのデ
ィスプレイ装置のブロック図である。

【００２５】図４のディスプレイ装置から説明する。図
４において、ディスプレイ装置は、アナログ方式の輝度
信号Ｙ及び色差信号Ｒ−Ｙ，Ｂ−Ｙを入力し、それぞれ
ディジタル信号に変換して、メモリ手段に書き込み、そ
の後メモリ手段から読み出しを行う際に、水平同期信号
ＨＤ，垂直同期信号ＶＤに基づいた信号でＹ，Ｒ−Ｙ，
Ｂ−Ｙの各信号の読み出し速度を、高圧変動を検出する
回路からの帰還信号（高圧に比例した信号）Ｓrtで変調
して読み出し、再びアナログの輝度信号Ｙ及び色差信号
Ｒ−Ｙ，Ｂ−Ｙに変換して出力する振幅補正回路１００
と、振幅補正回路１００から出力された輝度信号Ｙ及び
色差信号Ｒ−Ｙ，Ｂ−Ｙを入力し、Ｒ（赤），Ｇ
（緑），Ｂ（青）の３原色信号を出力するビデオ出力回
路２００と、前記水平同期信号ＨＤ，垂直同期信号ＶＤ
を入力し、ＣＲＴ５００の偏向ヨークに水平偏向電流，
垂直偏向電流を供給する偏向回路３００と、偏向回路３
００の水平出力段に接続して設けられてＣＲＴ５００の
アノードに高圧を供給する一方、高圧を検出して該高圧
検出信号を帰還信号Ｓrtとして前記振幅補正回路１００
に供給する高圧整流・高圧検出回路４００と、ＣＲＴ５
００とで構成されている。偏向回路３００は、水平偏向
回路と垂直偏向回路で構成されている。

【００２６】次に、振幅補正回路１００としての水平振
幅補正回路について説明する。図１に示す水平振幅補正
回路おいて、入力端子１０１にはアナログの輝度信号Ｙ
が入力され、Ａ／Ｄ変換器１０２でディジタル輝度信号
１０３に変換されて、メモリ手段としてのラインメモリ
回路１２８に供給される。また、入力端子１０４，１０
５にはそれぞれアナログの色差信号Ｒ−Ｙ，Ｂ−Ｙが入
力され、多重されてＡ／Ｄ変換器１０８に供給され、こ
こでディジタル色信号１０９に変換されて、ラインメモ
リ回路１２８に供給される。

【００２７】ラインメモリ回路１２８へのディジタル信
号の書き込みは、タイミング回路１２５からの書き込み
タイミング信号１２６に従い、クロック発生回路１１１
からの書き込みクロック１１２を用いて行われる。

【００２８】入力端子１１０には水平同期信号ＨＤが入
力され、クロック発生回路１１１に供給されている。ク
ロック発生回路１１１は、水平周期の書き込み，読み出
しタイミングを与えるためのタイミング信号１１２のほ
か、水平走査周波数ｆH の９１０倍の周波数の９１０・
ｆH クロック（１１３）と、水平走査周波数ｆH の２７
３０倍の周波数の２７３０・ｆH クロック（１１４）を
発生する。

【００２９】タイミング信号１１２はタイミング発生回
路１２５に供給されている。９１０・ｆH クロック（１
１３）は前記ラインメモリ回路１２８に書き込みクロッ
クとして供給される一方、タイミング発生回路１２５に
供給されている。タイミング発生回路１２５は、水平周
期のタイミング信号１１２と前記９１０・ｆH クロック
（１１３）を用いて、９１０・ｆH クロック（１１３）
に同期した水平周期の書き込みタイミング信号１２６を
発生して、ラインメモリ回路１２８に供給する。

【００３０】２７３０・ｆH クロック（１１４）は、デ
ィジタル制御発振器１１５に供給されている。ディジタ
ル制御発振器１１５は、２７３０・ｆH クロック（１１
４）に基づいて読み出し用のクロックをディジタル的に
発生するもので、その読み出しクロック周波数つまり読
み出し速度を、フライバックトランスＦＢＴの二次側高
圧の検出信号（即ち帰還信号）１１７で変調する機能を
有している。

【００３１】帰還信号１１７としては、水平出力段に接
続したフライバックトランスＦＢＴの二次巻線の高圧側
端子に得られるＣＲＴアノード用高圧電圧ＥH を検出用
抵抗Ｒ1 ，Ｒ2 で分圧したものを用いるか、或いはフラ
イバックトランスＦＢＴの二次巻線のリターン側端子
（つまりＡＢＬ端子）と基準電位点間にあるＡＢＬ検出
用コンデンサＣ1 の両端電圧（この電圧はアノード電流
に比例したものとなる）を用いる。

【００３２】帰還信号１１７は、Ａ／Ｄ変換器１１８で
ディジタル信号に変換されてディジタル制御発振器１１
５に制御信号として供給されるようになっている。この
帰還信号１１７のディジタル化は、フライバックトラン
スＦＢＴからの帰還信号１１７と他のディジタル回路と
の同期をとる（即ち、帰還信号１１７とディジタル化し
た映像信号との同期をとり、帰還信号１１７の時間遅れ
をなくす）目的で行われている。

【００３３】ディジタル制御発振器１１５から出力され
る帰還信号１１７で変調されたディジタルのクロック信
号１２０は、Ｄ／Ａ変換器１２１でアナログのクロック
信号１２２に変換され、波形成形回路１２３で波形成形
された後、読み出しクロック１２４としてラインメモリ
回路１２８に供給される一方前記タイミング発生回路１
２５にも供給される。タイミング発生回路１２５は、水
平周期のタイミング信号１１２と読み出しクロック１２
４を用いて、読み出しクロック１２４に同期した水平周
期の読み出しタイミング信号１２７を発生して、ライン
メモリ回路１２８に供給する。

【００３４】符号１１０〜１２７に示す回路部分は、書
き込み・読み出し制御手段を構成している。

【００３５】ラインメモリ回路１２８では、記憶されて
いるディジタル輝度信号Ｙ及びディジタル色信号Ｒ−
Ｙ，Ｂ−Ｙが、その読み出し速度が高圧変動に応じて変
調されて、信号１２９，１３０として読み出され、ディ
ジタル輝度信号１２９はＤ／Ａ変換器１３１に、ディジ
タル色信号１３０はＤ／Ａ変換器１３３，１３４に供給
される。

【００３６】Ｄ／Ａ変換器１３１では、ディジタル輝度
信号をアナログの輝度信号Ｙに変換し、出力端子１３２
から出力する。Ｄ／Ａ変換器１３３では、多重されてい
るディジタル色信号からＲ−Ｙのディジタル色差信号を
分離し、アナログの色差信号Ｒ−Ｙに変換し、出力端子
１３５から出力する。Ｄ／Ａ変換器１３４では、多重さ
れているディジタル色信号からＢ−Ｙのディジタル色差
信号を分離し、アナログの色差信号Ｂ−Ｙに変換し、出
力端子１３６から出力する。

【００３７】以上の構成においては、従来、ＣＲＴのア
ノードに供給される高圧と、ＣＲＴ上に表示される画像
の水平振幅との関係は、比較的面積の広い高輝度信号を
受けて高圧が下降すると、図５(a) の特性に従いこの高
圧の降下に応じて高輝度部分の画像の水平振幅が増加す
るが、図１の本願回路では、図５(a) の特性を補正する
ように、ＣＲＴアノードの高圧が下降した場合には、図
２に示すようにラインメモリ回路１２８の読み出し速度
を速くするように制御する。これにより、比較的面積の
広い高輝度部分が現れて高圧が下降すると、ラインメモ
リ回路１２８からの画像の読み出し速度が速くなるの
で、表示される画像の水平振幅が広がろうとするのを抑
えて水平画面振幅を一定とするように補正できる。

【００３８】図３は本発明の他の実施の形態の垂直振幅
補正回路を示すブロック図である。

【００３９】図３に示す垂直振幅補正回路おいて、入力
端子１０１にはアナログの輝度信号Ｙが入力され、Ａ／
Ｄ変換器１０２でディジタル輝度信号１０３に変換され
て、メモリ手段としてのフィールドメモリ回路１２８Ａ
に供給される。また、入力端子１０４，１０５にはそれ
ぞれアナログの色差信号Ｒ−Ｙ，Ｂ−Ｙが入力され、多
重されてＡ／Ｄ変換器１０８に供給され、ここでディジ
タル色信号１０９に変換されて、フィールドメモリ回路
１２８Ａに供給される。

【００４０】フィールドメモリ回路１２８Ａへのディジ
タル信号の書き込みは、タイミング回路１２５Ａからの
書き込みタイミング信号１２６に従い、クロック発生回
路１１１Ａからの書き込みクロック１１２を用いて行わ
れる。

【００４１】入力端子１１０Ａには垂直同期信号ＶＤが
入力され、クロック発生回路１１１Ａに供給されてい
る。クロック発生回路１１１Ａは、垂直周期の書き込
み，読み出しタイミングを与えるためのタイミング信号
１１２Ａのほか、垂直走査周波数ｆV のｎ1 倍の周波数
のｎ1 ・ｆV クロック（１１３）と、垂直走査周波数ｆ
Vのｎ2 （ｎ2 ＞ｎ1 ）倍の周波数のｎ2 ・ｆV クロッ
ク（１１４）を発生する。

【００４２】タイミング信号１１２Ａはタイミング発生
回路１２５Ａに供給されている。ｎ1 ・ｆV クロック
（１１３）は前記フィールドメモリ回路１２８Ａに書き
込みクロックとして供給される一方、タイミング発生回
路１２５Ａに供給されている。タイミング発生回路１２
５Ａは、前記垂直周期のタイミング信号１１２Ａと前記
ｎ1 ・ｆV クロック（１１３）を用いて、ｎ1 ・ｆV ク
ロック（１１３）に同期した垂直周期の書き込みタイミ
ング信号１２６Ａを発生して、フィールドメモリ回路１
２８Ａに供給する。

【００４３】ｎ2 ・ｆV クロック（１１４）は、ディジ
タル制御発振器１１５に供給されている。ディジタル制
御発振器１１５は、ｎ2 ・ｆV クロック（１１４）に基
づいて読み出し用のクロックをディジタル的に発生する
もので、その読み出しクロック周波数つまり読み出し速
度を、フライバックトランスＦＢＴの二次側高圧の検出
信号（即ち帰還信号）１１７で変調する機能を有してい
る。

【００４４】帰還信号１１７としては、水平出力段に接
続したフライバックトランスＦＢＴの二次巻線の高圧側
端子に得られるＣＲＴアノード用高圧電圧ＥH を検出用
抵抗Ｒ1 ，Ｒ2 で分圧したものを用いるか、或いはフラ
イバックトランスＦＢＴの二次巻線のリターン側端子
（つまりＡＢＬ端子）と基準電位点間にあるＡＢＬ検出
用コンデンサＣ1 の両端電圧（この電圧はアノード電流
に比例したものとなる）を用いる。

【００４５】帰還信号１１７は、Ａ／Ｄ変換器１１８で
ディジタル信号に変換されてディジタル制御発振器１１
５に制御信号として供給されるようになっている。この
帰還信号１１７のディジタル化は、フライバックトラン
スＦＢＴからの帰還信号１１７と他のディジタル回路と
の同期をとる（即ち、帰還信号１１７とディジタル化し
た映像信号との同期をとり、帰還信号１１７の時間遅れ
をなくす）目的で行われている。

【００４６】ディジタル制御発振器１１５から出力され
る帰還信号１１７で変調されたディジタルのクロック信
号１２０は、Ｄ／Ａ変換器１２１でアナログのクロック
信号１２２に変換され、波形成形回路１２３で波形成形
された後、読み出しクロック１２４としてフィールドメ
モリ回路１２８Ａに供給される一方前記タイミング発生
回路１２５Ａにも供給される。タイミング発生回路１２
５Ａは、垂直周期のタイミング信号１１２Ａと読み出し
クロック１２４を用いて、読み出しクロック１２４に同
期した垂直周期の読み出しタイミング信号１２７Ａを発
生して、フィールドメモリ回路１２８Ａに供給する。

【００４７】符号１１０〜１２７Ａに示す回路部分は、
書き込み・読み出し制御手段を構成している。

【００４８】フィールドメモリ回路１２８Ａでは、記憶
されているディジタル輝度信号Ｙ及びディジタル色信号
Ｒ−Ｙ，Ｂ−Ｙが、その読み出し速度が高圧変動に応じ
て変調されて、信号１２９，１３０として読み出され、
ディジタル輝度信号１２９はＤ／Ａ変換器１３１に、デ
ィジタル色信号１３０はＤ／Ａ変換器１３３，１３４に
供給される。

【００４９】Ｄ／Ａ変換器１３１では、ディジタル輝度
信号をアナログの輝度信号Ｙに変換し、出力端子１３２
から出力する。Ｄ／Ａ変換器１３３では、多重されてい
るディジタル色信号からＲ−Ｙのディジタル色差信号を
分離し、アナログの色差信号Ｒ−Ｙに変換し、出力端子
１３５から出力する。Ｄ／Ａ変換器１３４では、多重さ
れているディジタル色信号からＢ−Ｙのディジタル色差
信号を分離し、アナログの色差信号Ｂ−Ｙに変換し、出
力端子１３６から出力する。

【００５０】以上の構成においては、従来、ＣＲＴ上に
表示される絵柄の輝度変化に伴い、ＣＲＴのアノードに
供給される高圧が変動して、ＣＲＴ上に表示される画像
の垂直振幅が変動するが、図３の本願回路では、垂直振
幅が増大するように変化した場合でも、フィールドメモ
リ回路１２８Ａの読み出しクロック１２４の読み出し速
度を速くすることができる。これにより、比較的面積の
広い高輝度部分が現れて高圧が低下すると、フィールド
メモリ回路１２８Ａからの画像の読み出し速度が速くな
るので、表示される画像の垂直振幅が広がろうとするの
を抑えて垂直画面振幅を一定とするように補正できる。

【図面の簡単な説明】

【図１】本発明の一実施の形態の振幅補正回路を示すブ
ロック図。

【図２】図１の振幅補正回路の動作を説明するための、
高圧変化に対する読み出し速度の関係を示す特性図。

【図３】本発明の他の実施の形態の振幅補正回路を示す
ブロック図。

【図４】図１，図３の振幅補正回路が用いられるディス
プレイ装置の構成を示すブロック図。

【図５】従来のディスプレイ装置における高圧変化に対
する水平，垂直振幅の関係、及びこの関係に伴って生じ
る画面歪を示す図。

【図６】従来の振幅補正回路を示す回路図。

【符号の説明】

１０１…アナログ輝度信号の入力端子 １０２，１０８…Ａ／Ｄ変換器 １０４，１０５…アナログ色差信号の入力端子 １１０…水平同期信号の入力端子 １１０Ａ…垂直同期信号入力端子 １１１，１１１Ａ…クロック発生回路 １１５…ディジタル制御発振器 １２１…Ｄ／Ａ変換器 １２５，１２５Ａ…タイミング発生回路 １２８…ラインメモリ回路 １２８Ａ…フィールドメモリ回路 １３１，１３３，１３４…Ｄ／Ａ変換器 １３２…アナログ輝度信号の出力端子 １３５，１３６…アナログ色差信号の出力端子

Claims (5)

【特許請求の範囲】
1. 【請求項１】陰極線管アノードに供給する直流高圧の変
   動を検出する高圧検出手段と、 アナログ方式の輝度信号及び色差信号を入力し、それぞ
   れディジタル信号に変換するＡ／Ｄ変換手段と、 Ａ／Ｄ変換されたディジタル信号を記憶するメモリ手段
   と、 前記メモリ手段への書き込み、読み出しを制御するもの
   であって、前記メモリ手段に書き込んだデータを読み出
   す際に、読み出し速度を、前記高圧検出手段で検出され
   る高圧変動に応じて変調するように制御する書き込み・
   読み出し制御手段と、 前記メモリ手段から読み出された信号を、再びアナログ
   の輝度信号及び色差信号に変換するＤ／Ａ変換手段とを
   具備したことを特徴とする振幅補正回路。
2. 【請求項２】前記メモリ手段は、ラインメモリ回路で構
   成され、 前記書き込み・読み出し制御手段は、 水平同期信号に基づき、水平周期の第１のタイミング信
   号と、水平周波数の所定倍の周波数の書き込み用の第１
   のクロックと、水平周波数の前記とは異なる所定倍の周
   波数の第２のクロックとを発生するクロック発生回路
   と、 前記第２のクロックに基づいてクロックを発振するもの
   で、その発振周波数が前記高圧検出手段で検出される高
   圧変動に応じて変調されるディジタル制御発振器と、 前記ディジタル制御発振器の出力をアナログ信号に変換
   し、読み出しクロックとして前記メモリ手段に出力する
   Ｄ／Ａ変換器と、 前記第１のタイミング信号及び前記第１のクロックに基
   づいて書き込みタイミング信号を発生する一方、前記第
   １のタイミング信号及び前記Ｄ／Ａ変換器からの読み出
   しクロックに基づいて読み出しタイミング信号を発生す
   るタイミング発生回路とを具備したことを特徴とする請
   求項１記載の振幅補正回路。
3. 【請求項３】前記メモリ手段は、フィールドメモリ回路
   で構成され、 前記書き込み・読み出し制御手段は、 垂直同期信号に基づき、垂直周期の第１のタイミング信
   号と、垂直周波数の所定倍の周波数の書き込み用の第１
   のクロックと、垂直周波数の前記とは異なる所定倍の周
   波数の第２のクロックとを発生するクロック発生回路
   と、 前記第２のクロックに基づいてクロックを発振するもの
   で、その発振周波数が前記高圧検出手段で検出される高
   圧変動に応じて変調されるディジタル制御発振器と、 前記ディジタル制御発振器の出力をアナログ信号に変換
   し、読み出しクロックとして前記メモリ手段に出力する
   Ｄ／Ａ変換器と、 前記第１のタイミング信号及び前記第１のクロックに基
   づいて書き込みタイミング信号を発生する一方、前記第
   １のタイミング信号及び前記Ｄ／Ａ変換器からの読み出
   しクロックに基づいて読み出しタイミング信号を発生す
   るタイミング発生回路とを具備したことを特徴とする請
   求項１記載の振幅補正回路。
4. 【請求項４】前記高圧検出手段は、 水平偏向回路の水平出力段に接続されるフライバックト
   ランスの二次側高圧パルスを整流して直流高圧を得、陰
   極線管アノードに供給する整流回路と、 前記整流回路で得た直流高圧を分圧して検出する抵抗回
   路とで構成されることを特徴とする請求項１記載の振幅
   補正回路。
5. 【請求項５】前記高圧検出手段は、 水平偏向回路の水平出力段に接続されるフライバックト
   ランスの二次側高圧パルスを整流して直流高圧を得、陰
   極線管アノードに供給する整流回路と、 前記フライバックトランスの二次側巻線のリターン側端
   子と基準電位点間に接続され、該二次側巻線に流れる陰
   極線管アノード電流に比例した電圧を検出するコンデン
   サとで構成されることを特徴とする請求項１記載の振幅
   補正回路。