JP2005294896A - 映像信号処理装置 - Google Patents

映像信号処理装置 Download PDF

Info

Publication number
JP2005294896A
JP2005294896A JP2004102507A JP2004102507A JP2005294896A JP 2005294896 A JP2005294896 A JP 2005294896A JP 2004102507 A JP2004102507 A JP 2004102507A JP 2004102507 A JP2004102507 A JP 2004102507A JP 2005294896 A JP2005294896 A JP 2005294896A
Authority
JP
Japan
Prior art keywords
video signal
signal
circuit
variable gain
processing apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004102507A
Other languages
English (en)
Inventor
Yasushi Kawaguchi
裕史 川口
Tetsuro Nagakubo
哲朗 長久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Original Assignee
Pioneer Electronic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Electronic Corp filed Critical Pioneer Electronic Corp
Priority to JP2004102507A priority Critical patent/JP2005294896A/ja
Priority to EP05005977A priority patent/EP1592262A3/en
Priority to US11/086,670 priority patent/US20060082684A1/en
Publication of JP2005294896A publication Critical patent/JP2005294896A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • H03G3/20Automatic control
    • H03G3/30Automatic control in amplifiers having semiconductor devices
    • H03G3/3036Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/44Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/46Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/44Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/52Automatic gain control
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00Details of colour television systems
    • H04N9/64Circuits for processing colour signals
    • H04N9/641Multi-purpose receivers, e.g. for auxiliary information

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Picture Signal Circuits (AREA)
  • Processing Of Color Television Signals (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract


【課題】 複数種類の入力映像信号毎にゲイン較正を的確に行える映像信号処理装置を提供する。
【解決手段】 較正モードにおいて、入力映像情報の種類の各々に対応した基準信号を入力映像信号に代えて供給してそのときの復調信号経路毎に得られる復調出力信号の検出レベルが目標範囲内に収まるように復調段への信号系路の可変ゲインのゲインを更新して得られた更新値を対応する入力映像信号毎に記憶しておいて、通常の復調モードの場合に最新更新値のゲインを用いる。
【選択図】 図1

Description

本発明は、コンポジットアナログ映像信号、セパレートアナログ映像信号、Y−Cコンポーネント信号、及びRGBアナログ信号などの複数種類の映像情報信号を択一的に復調処理をなす映像信号処理装置に関する。
近時の映像機器の発達により、単一のディスプレイ装置に対して、TV信号受信チューナ、DVDディスクプレーヤ、VTRなどの種々の映像機器が映像信号ソースとして並列的に接続されてこれらの映像機器から供給されるコンポジットアナログ映像信号、セパレートアナログ映像信号、Y−Cコンポ−ネント信号、RGBアナログ信号等の複数種類の映像情報信号のうちの選択されたものについて複合処理を施した後得られたRGB信号をディスプレイ装置に供給して映像信号の再生に供する映像信号処理装置が広く用いられている。
かかる映像信号処理装置においては、選択されるべき入力映像情報信号毎の復調信号経路が設定されるのであり、映像信号処理装置の出荷時や修理の際の回路定数の調整などは、複数の復調信号経路毎に行なわなければならず、調整や修理に要する工数が大となっていた。
よって、本発明が解決しようとする課題としては、上記した問題が1例として挙げられる。
請求項1に記載の発明は、供給される複数種類の映像情報信号の1つを選択指令に応じて選択して中継する選択中継手段と、前記選択中継手段を経た選択映像情報信号を指定されたゲインにて増幅しかつA/D変換する可変ゲイン増幅A/D変換手段と、前記可変ゲイン増幅A/D変換手段からのデジタル出力を、経路指定指令に応じた復調経路を設定して復調処理をなして復調出力信号を得る復調手段と、前記可変ゲイン増幅A/D変換手段のゲインを調整する制御手段と、からなる映像信号処理装置であって、
前記制御手段は、外部指令に応じて前記選択指令を生成する選択指令生成手段と、前記選択指令に対応して前記経路指定指令を生成する経路指定手段と、前記経路指定指令の内容に応じた基準映像信号を生成してこれを調整期間の間だけ前記可変ゲイン増幅A/D変換手段に前記選択映像信号に代えて供給する基準信号生成供給手段と、前記基準映像信号が前記復調手段によって復調処理されて得られる映像出力信号の信号レベルを検出するレベル検出手段と、前記レベル検出手段によって検出された信号レベルが目標範囲内に収まるように前記可変ゲイン増幅A/D変換手段のゲインを調整して調整後のゲインを記憶する記憶手段と、前記記憶手段によって記憶されたゲインに応じて前記可変ゲイン増幅A/D変換手段のゲインを設定するゲイン設定手段と、からなることを特徴とする。
発明の実施の形態
図1は、本発明の第1実施例である映像信号処理装置を示しており、キーボード1等の入力手段を介して供給される指令に応じて、コンポジットアナログ映像信号(以下CVBSと略称する)、セパレートアナログ映像信号(以下Y/Cと略称する)、Y−Cコンポーネント信号(以下Y/Cb/Crと略称する)及びRGBアナログ信号(以下RGBと略称する)などの複数種類の映像信号のいずれか1に対して適切な復調処理を施してRGB信号を得てこれを後段のディスプレイ装置の駆動回路(図示せず)などに供給するのである。
すなわち、図1の装置において、CVBS信号,Y/C信号,Y/Cb/Cr信号,RGB信号を入力信号として、受け入れると共に、例えば、キーボード1からの手動入力に応じて制御動作をなす制御回路2からの選択指令に応じて入力信号を択一的に選択して次段に中継するのが信号選択回路3である。信号選択回路3によって選択された映像信号はローパスフィルタに4によってアンチ・エイリアシングなどの処理がなされた後に可変ゲインのアナログアンプ5に供給される。アナログアンプ5は、制御回路2から供給されるゲイン指定指令に応じて定まるゲインによって入力映像信号を増幅する。アナログアンプ5の出力信号はA/D変換回路6に供給される。A/D変換回路6は、供給される映像信号をデジタル化する。デジタル化映像信号は、Y/C分離回路7の入力端子、選択スイッチ回路8の一方の入力端子、選択スイッチ回路9の一方の入力端子、及び選択スイッチ回路10の一方の入力端子に供給される。Y/C分離回路7は、供給されるデジタル化映像信号がコンポジット映像信号の場合、このコンポジット映像信号から輝度(Y)成分及び色(C)成分を分離して抽出して輝度・色(Y/C)信号として選択スイッチ回路8の他方の入力端子に供給する。選択スイッチ回路8は、制御回路2からの選択指令に応じてその入力端子のいずれか一方の信号を択一的に中継する。
制御回路2は、信号選択回路3の現在選択されている映像信号の種類の情報を持っているので、それに従って選択スイッチ回路8を制御する。すなわち、選択された入力映像信号がCVBS信号であれば、Y/C分離回路7の出力を選択して中継し、選択された入力信号がY/C信号であれば、A/D変換回路6の出力信号をそのまま中継して色復調回路に供給する。従って、色復調回路11には、輝度・色(Y/C)信号が供給されることになり、この入力信号に対して色復調回路11が色復調を施してY/Cb/Cr信号を生成して選択スイッチ回路9の他方の入力端子に供給する。選択スイッチ9は、制御回路2によって制御されて、選択入力映像信号がCVBS信号若しくはY/C信号の時は色復調回路11の出力を中継し、選択映像信号がY/Cb/Cr信号の時はA/D変換回路6の出力を中継する。従って、選択スイッチ回路9は、Y/Cb/Cr信号をRGBマトリックス回路12に供給する制御回路2によって制御される。
RGBマトリックス回路12は、供給されるY/Cb/Cr信号を所定の演算則に従って演算して赤(R)成分、緑(G)成分及び青(B)成分からなるRGB信号を生成して選択スイッチ回路10の一方の入力端子に供給する。選択スイッチ回路10は、選択された入力映像信号がRGB信号以外のときは、RGBマトリックス12の出力を中継し、選択された入力映像信号がRGB信号のときは、A/D変換回路6の出力を中継するように制御されてRGB信号をオートクランプ回路13に供給する。オートクランプ回路13は、入力映像信号の水平及び垂直同期信号HS、VSに基づいてタイミングパルス発生回路15が生成するタイミングパルスによって判断されるペデスタル区間の信号レベルを基準クランプレベルにクランプする。こうして、オートクランプされたRGB信号が次段のディスプレイ駆動回路(図示せず)に供給されるのである。
なお、入力映像信号から水平及び垂直同期信号の抽出は、図示しない同期分離回路によって行われるが、良く知られた技術であるのでここでは説明しない。
上記した如き映像信号処理の結果得られるRGB信号の信号レベルを検出するのがレベル検出回路14である。レベル検出回路14は、選択スイッチ回路8の出力のY信号のみのレベル検出及び選択回路9の出力信号のY/Cb/Cr信号の信号レベルを検出することが出来るようになっている。レベル検出回路14は、Y信号やY/Cb/Cr信号のレベル検出をする場合、タイミングパルス発生回路15からのタイミングパルスによって、ペデスタル区間を判別してそこを基準レベルにクランプしつつ残りの部分の信号レベルを検出することにより、所望のレベル検出動作をなすのである。
レベル検出回路14は、制御回路2からの指令に従ってRGB信号、Y/Cb/Cr信号及びY信号のいずれか1の信号レベルのデータを制御回路2に供給する。
また、制御回路2は、その指令較正モードがキーボード1を介して指令されると、基準映像信号発生回路16にデジタル基準映像信号の発生を指令する。基準映像信号発生回路16から生成された基準映像信号はD/A変換回路17に供給される。D/A変換回路17はアナログ基準映像信号を信号選択回路13の1つの入力端子に供給する。この時、制御回路2は、信号選択回路3に対して、アナログ化基準映像信号の中継を指令するので、このアナログ化基準映像信号がアナログアンプ5の入力端子に供給される。なお、基準映像信号は、入力映像信号であるCVBS信号、Y/C信号、Y/Cb/Cr信号及びRGB信号の各々に対応した基準信号であり、基準映像信号発生回路16は、制御回路2からの基準映像信号生成指令の中に含まれる指定された入力映像信号の種別情報に対応した種類の基準映像信号を生成するのである。
なお、A/D変換回路6とD/A変換回路17とは共通の駆動電圧源18によって駆動されるのが好ましい。こうすることにより基準映像信号のD/A変換の駆動電圧の変動による基準映像信号の電圧変動がA/D変換回路5によって吸収されるのである。従って、A/D変換回路6、D/A変換回路17、基準映像寝具雄発生回路16、及び駆動電圧源は1つの回路ブロックとして構成されるのが好ましい。
また、アナログ基準映像信号を入力映像信号に置換する回路構成としては、信号選択回路3に拠らないで信号選択回路3とアナログアンプ5の間に切り替えスイッチ回路(図示せず)を配置する回路構成とすることも考えられる。
次に、図2のフローチャートを参照しつつ、制御回路2の制御動作について説明する。
図2のフローチャートは、制御回路2がキーボード1を介して較正モードを指令された場合の指令較正モードの動作を説明している。この較正モードは例えば工場出荷時の調整作業の際や、家庭に設置された際にサービスマンによって、実行される較正モードである。
この指定較正モードにおいては、制御回路2は、先ず、基準映像信号入力を選択する指令を信号選択回路3に供給する(ステップS1)。次に、選択スイッチ8、9及び10を駆動して例えばCVBS信号の復調の場合の1つの復調信号経路を選択させる(ステップS2)。そして、この選択した復調信号経路に対応した基準映像信号の生成を基準映像信号発生回路16に指令する(ステップS3)。この時、レベル検出回路14から得られるRGB出力信号の検出信号レベルを取り込んで、検出信号レベルがある目標範囲内にあるかどうかを判別し(ステップS4)、検出信号レベルが当該目標範囲内にない場合は、アナログアンプ5のゲインを調整する(ステップS5)。ゲイン調整の結果、RGB出力の検出信号レベルが当該目標範囲内に収まった時に、アナログアンプ5のゲイン調整を中止してそのときのアナログゲインを較正ゲインとして選択された復調信号経路すなわち入力映像信号の種別と対応させて記憶する(ステップS6)。
次に、かかるRGB出力信号のレベル検出が全ての復調信号経路についてなされたかどうかを判別し(ステップS7)、全ての復調信号経路についてのレベル検出がなされていない場合は、次の信号経路を選択してステップS3に戻る。全ての復調信号経路についてのレベル検出と較正ゲインの更新が終了したら、この較正モードを終了する。
こうして得られた、入力映像信号に対応する適正アンプゲインの値を記憶しておいて、ユーザによって選択された入力映像信号毎に記憶した最新の適正アンプゲイン値を読み出して、これに応じてアナログアンプ5のゲインを設定する。よって、選択される入力映像信号の種類に関わらず最適なRGB出力レベルが得られる。
なお、選択スイッチ8又は選択スイッチ9の出力信号の検出信号レベルに応じてアナログアンプゲインを調整することによって色復調回路11への入力信号レベルの適正化やRGBマトリックスへの入力信号レベルの適正化の制御も可能である。
また、基準映像信号としては、100IREレベルのラスター信号、ランプ信号またはステップ信号を表すCVBS信号、Y/C信号、Y/Cb/Cr信号またはRGB信号としても良い。
図3は、本発明の第2の実施例である映像信号処理装置を示している。
図3の映像信号処理装置は、図1の基準映像信号発生回路16に代えて基準パルス発生回路16Aを含んでいる。基準パルス発生回路16Aは、パルス振幅が例えば100IRE、50IRE、20IRE、0IREのいずれかの大きさであってパルス幅が1つの水平期間よりも短い矩形パルスであり、入力映像信号の各々の垂直ブランキング期間内の1水平期間内のタイミングにて生ずるパルスであるのが好ましい。図3の映像信号処理回路には更に重畳回路19が信号選択回路3とLPF4との間に配置されており、基準パルス発生回路16Aから生成された基準パルスを信号選択回路3によって選択された入力映像信号の垂直ブランキング期間内の1つの水平期間に挿入する。これは、入力映像信号の1つの水平期間の部分と基準パルスを置換するとも言うことが出来る。従って、重畳回路19は、信号選択回路3の出力と基準パルスを切り替えて後段に中継する切り替えスイッチ(図示せず)であっても良いことは明らかである。
図3の映像信号処理装置における制御回路2の動作は、図4のフローチャートに示した自動較正モードIを実行出来る機能を備えている他は図1の制御回路2と同じである。
すなわち、図3の制御回路2は、例えば、キーボード1を介して自動較正モードの指令を受け取ると、図4に示された自動較正モードIを実行する。この自動較正モードにおいては、まず、タイミングパルス発生回路15からのタイミングパルスに基づいて、入力映像信号における垂直ブランキング期間の到来を判別する(ステップS10)。もし、入力映像信号の垂直ブランキング期間が到来したことを検出したら、基準パルス発生回路16Aに対して、基準パルスの発生を指令する(S11)。そうすると、基準パルス発生回路16Aが基準パルスを生成してこれを重畳回路19に供給する。重畳回路19は、受け取った基準パルスを、当該ブランキング期間内の例えば最後の水平同期期間などの適当な水平同期期間内において、信号選択回路3によって選択された入力映像信号に重畳する。そして、レベル検出回路14によって検出されるRGB出力の当該基準パルスに対応する期間の検出レベルが目標範囲内にあるかどうかを判別する(S12)。検出レベルが目標範囲内に収まっていないと判断したら、アナログアンプ5のゲインを調整・更新してステップS12の動作に戻る(ステップS13)。そして、アナログアンプ5のゲインを更新した結果、検出レベルが目標範囲内に収まったと判別したら、その時のアナログアンプ5の更新ゲインをそのとき選択されている入力映像の種別情報に対応させて記憶する(ステップS14)。
こうして、得られるアナログアンプ5のゲインの最新更新値によって、選択された入力映像信号についての通常の復調動作が実行されるのである。しかも、図4に示された自動較正モードIは、入力映像信号の垂直ブランキング期間内に行われるので入力映像信号の復調動作に支障を来たすことがなく、通常復調動作と並行して実行され得るので好ましい。
図3の制御回路2の動作は、図1の制御回路2と上記した点以外は、同一であるので、かかる同一部分についての構成や動作の説明は省略する。
図5は、本発明の第3実施例である映像信号処理装置を示している。この映像信号処理装置の回路構成及び動作は、制御回路2が基準映像信号を選択された入力映像信号の垂直ブランキング期間内の例えば最終の水平同期期間内においてのみ、基準映像信号発生回路16からの基準映像信号を挿入若しくは置換するように信号選択回路3を制御するようになっている点以外は、図1の映像信号処理装置と同一である。かかる制御動作をなすために、制御回路2はタイミングパルス発生回路15からのタイミングパルスに応じて信号選択回路3を制御するようになっている。
かかる制御回路2の動作は、自動較正モードIIと称することが出来、図6はかかる自動較正モードIIを示している。この動作モードにおいては、ステップS11Aにおいて、基準パルス生成・置換指令に代えて基準映像信号の生成・置換指令を発する他は、図4の動作モードと同じである。
自動較正モードIIを実行して得られるアナログアンプ5のゲインの最新更新値に応じてアナログアンプ5のゲインが制御回路2によって設定されて、選択された入力映像信号に対して復調処理が施されるのである。
なお、アナログ化された基準映像信号を1つの水平同期期間内において入力映像信号と切り替える構成としては、信号選択回路3とアナログアンプ5との間に挿入される切り替えスイッチ(図示せず)によることも出来ることは明らかである。
また、図7ないし図9に示される本発明の第4ないし第6実施例である映像信号復調装置を示している。これらの映像信号復調装置においては、LPF4の出力信号についてA/D変換回路6によってA/D変換を施した後に得られるデジタル映像信号についてデジタルアンプ5aによって増幅する構成となっており、更に、制御回路2がデジタルアンプ5aのゲインを調整する構成となっている点を除いて、第1ないし第3実施例の映像信号復調回路と同じ回路構成である。また、制御回路2の動作において、ステップS5及びステップS13における動作がデジタルアンプゲインの調整となっている他は第1ないし第3実施例と同じである。
本発明の第1実施例である映像信号復調装置を示すブロック図である。 図1の映像信号復調装置のゲイン較正動作を示すフローチャートである。 本発明の第2実施例である映像信号復調装置を示すブロック図である。 図3の映像復調装置のゲイン較正動作を示すフローチャートである。 本発明の第3実施例である映像信号復調装置を示すブロック図である。 図5の映像復調装置のゲイン較正動作を示すフローチャートである。 本発明の第4実施例である映像信号復調装置を示すブロック図である。 本発明の第5実施例である映像信号復調装置を示すブロック図である。 本発明の第6実施例である映像信号復調装置を示すブロック図である。
符号の説明
1:キーボード
2:制御回路
3:信号選択回路
4:ローパスフィルタ
5:アナログアンプ
6:A/Dコンバータ
7:Y/C分離回路
8、9、10:選択スイッチ
11:色復調回路
12:RGBマトリックス回路
13:オートクランプ回路
14:レベル検出回路
15:タイミングパルス発生回路
16:基準映像信号発生回路
16A:基準パルス発生回路
17:D/A変換回路

Claims (9)

  1. 供給される複数種類の映像情報信号の1つを選択指令に応じて選択して中継する選択中継手段と、前記選択中継手段を経た選択映像情報信号を指定されたゲインにて増幅しかつA/D変換する可変ゲイン増幅A/D変換手段と、前記可変ゲイン増幅A/D変換手段からのデジタル出力を、経路指定指令に応じた復調経路を設定して復調処理をなして復調出力信号を得る復調手段と、前記可変ゲイン増幅A/D変換手段のゲインを調整する制御手段と、からなる映像信号処理装置であって、
    前記制御手段は、外部指令に応じて前記選択指令を生成する選択指令生成手段と、前記選択指令に対応して前記経路指定指令を生成する経路指定手段と、前記経路指定指令の内容に応じた基準映像信号を生成してこれを調整期間の間だけ前記可変ゲイン増幅A/D変換手段に前記選択映像信号に代えて供給する基準信号生成供給手段と、前記基準映像信号が前記復調手段によって復調処理されて得られる映像出力信号の信号レベルを検出するレベル検出手段と、前記レベル検出手段によって検出された信号レベルが目標範囲内に収まるように前記可変ゲイン増幅A/D変換手段のゲインを調整して調整後のゲインを記憶する記憶手段と、前記記憶手段によって記憶されたゲインに応じて前記可変ゲイン増幅A/D変換手段のゲインを設定するゲイン設定手段と、からなることを特徴とする映像信号処理装置。
  2. 前記選択指令生成手段は、手動入力に応じて前記選択指令を生成することを特徴とする請求項1記載の映像信号処理装置。
  3. 前記可変ゲイン増幅A/D変換手段は、前記選択中継手段の出力を前記制御手段によって制御される可変ゲインにて増幅する可変ゲインアナログアンプと、前記可変ゲインアナログアンプの出力をA/D変換するA/D変換回路と、からなることを特徴とする請求項1記載の映像信号処理装置。
  4. 前記可変ゲイン増幅A/D変換手段は、前記選択中継手段の出力をA/D変換するA/D変換回路と、前記A/D変換回路の出力を前記制御手段によって制御される可変ゲインにて増幅する可変ゲインデジタルアンプと、からなることを特徴とする請求項1記載の映像信号処理装置。
  5. 前記復調手段はY−C分離回路、色復調回路、及びRGBマトリックス回路並びにこれらの間を切り換え接続するスイッチ群からなり、前記経路指定指令は、前記スイッチ群を選択的に駆動する駆動指令であることを特徴とする請求項1記載の映像信号処理装置。
  6. 前記基準信号生成供給手段は、前記基準映像信号として所定輝度レベルを表す振幅の基準パルスを生成してこれを前記映像情報信号のブランキング期間内に挿入することを特徴とする請求項1記載の映像信号処理装置。
  7. 前記基準信号生成供給手段は、前記基準映像信号として少なくとも1水平期間の映像信号を生成してこれを前記映像情報信号のブランキング期間内に挿入することを特徴とする請求項1記載の映像信号処理装置。
  8. 前記基準信号生成供給手段は、基準映像信号として前記選択された映像情報信号と同一種類の基準映像信号を生成してこれを前記選択された映像信号に代えて前記アナログアンプに供給することを特徴とする請求項1記載の映像信号処理装置。
  9. 前記基準信号生成供給手段は、デジタル映像信号を生成する基準信号発生手段と、前記デジタル映像信号をアナログ映像信号に変換するD/Aコンバータからなり、前記D/Aコンバータの電源が前記A/Dコンバータの電源と共用されていることを特徴とする請求項1記載の映像信号処理装置。
JP2004102507A 2004-03-31 2004-03-31 映像信号処理装置 Pending JP2005294896A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004102507A JP2005294896A (ja) 2004-03-31 2004-03-31 映像信号処理装置
EP05005977A EP1592262A3 (en) 2004-03-31 2005-03-18 Video signal processing apparatus
US11/086,670 US20060082684A1 (en) 2004-03-31 2005-03-23 Video signal processing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004102507A JP2005294896A (ja) 2004-03-31 2004-03-31 映像信号処理装置

Publications (1)

Publication Number Publication Date
JP2005294896A true JP2005294896A (ja) 2005-10-20

Family

ID=34934358

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004102507A Pending JP2005294896A (ja) 2004-03-31 2004-03-31 映像信号処理装置

Country Status (3)

Country Link
US (1) US20060082684A1 (ja)
EP (1) EP1592262A3 (ja)
JP (1) JP2005294896A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106534944A (zh) * 2016-11-30 2017-03-22 北京锤子数码科技有限公司 视频展现方法和装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI271102B (en) * 2005-03-04 2007-01-11 Chip Advanced Technology Inc Method for video signal process and method for signal processing apparatus calibration
EP1881709A1 (en) * 2006-07-17 2008-01-23 Sony España SA Television apparatus having a scart connector
US9402062B2 (en) * 2007-07-18 2016-07-26 Mediatek Inc. Digital television chip, system and method thereof

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4517586A (en) * 1982-11-23 1985-05-14 Rca Corporation Digital television receiver with analog-to-digital converter having time multiplexed gain
JPH0620279B2 (ja) * 1986-08-20 1994-03-16 松下電器産業株式会社 自動利得制御装置
US4989074A (en) * 1988-09-27 1991-01-29 Matsushita Electric Industrial Co., Ltd. Digital automatic gain control apparatus
US5379075A (en) * 1992-02-04 1995-01-03 Sony Corporation Video signal AGC circuit for adjusting the sync level of a video signal
US5486867A (en) * 1993-11-30 1996-01-23 Raytheon Company High resolution digital phase detector
US5572264A (en) * 1994-02-14 1996-11-05 Hitachi, Ltd. High definition TV signal receiver
US5553140A (en) * 1994-05-26 1996-09-03 Sony Corporation Of Japan Digital and analog interface for set back box
US6118499A (en) * 1997-05-19 2000-09-12 Mitsubishi Denki Kabushiki Kaisha Digital television signal receiver
US6219107B1 (en) * 1997-12-22 2001-04-17 Texas Instruments Incorporated Automatic AGC bias voltage calibration in a video decoder
US6483553B1 (en) * 1998-05-15 2002-11-19 Lg Electronics Inc. TV receiver for digital/analog combined use
JP3730419B2 (ja) * 1998-09-30 2006-01-05 シャープ株式会社 映像信号処理装置
US6369857B1 (en) * 1999-05-13 2002-04-09 Sarnoff Corporation Receiver for analog and digital television signals
JP2001358791A (ja) * 2000-06-15 2001-12-26 Mitsubishi Electric Corp 自動利得制御回路
JP3731502B2 (ja) * 2001-06-28 2006-01-05 ソニー株式会社 映像信号処理装置
JP2003037516A (ja) * 2001-07-23 2003-02-07 Funai Electric Co Ltd 自動利得制御機能を有する放送受信装置
US7250987B2 (en) * 2004-02-06 2007-07-31 Broadcom Corporation Method and system for an integrated VSB/QAM/NTSC/OOB plug-and-play DTV receiver

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106534944A (zh) * 2016-11-30 2017-03-22 北京锤子数码科技有限公司 视频展现方法和装置
CN106534944B (zh) * 2016-11-30 2020-01-14 北京字节跳动网络技术有限公司 视频展现方法和装置

Also Published As

Publication number Publication date
EP1592262A3 (en) 2006-08-02
EP1592262A2 (en) 2005-11-02
US20060082684A1 (en) 2006-04-20

Similar Documents

Publication Publication Date Title
US5204662A (en) Monitor television apparatus
JP2005294896A (ja) 映像信号処理装置
US7600247B2 (en) Television tuner
JP4432655B2 (ja) 出力選択装置、再生装置及び信号処理装置並びに出力選択方法、再生方法及び信号処理方法
JPH10304397A (ja) 映像入力切換回路
JP2924540B2 (ja) テレビジョン受像機
JPH06141252A (ja) モニタ装置
CN1312691C (zh) 监视器、连接处设定器和连接处设定方法
JP2508610B2 (ja) 自動ホワイトバランス調整回路
JP3071267U (ja) 映像出力制御装置
KR950014472B1 (ko) 티브이의 칼라신호 보정회로
JPH0530386A (ja) テレビジヨン受像機
JPH05207386A (ja) 入力モード切換方法
JP3139471B2 (ja) マルチスキャンディスプレイ
JP3492811B2 (ja) ハイビジョン受信機
KR101027247B1 (ko) 엉상표시기기의 입력신호 처리장치 및 방법
JP2004207934A (ja) Crt型表示装置及び投射型表示装置
JP4442650B2 (ja) カラー撮像装置
JPH10191379A (ja) 副画面制御回路
JP4485908B2 (ja) 放送信号処理装置,テレビジョン受像機
JP2002218497A (ja) 自動ビーム補正回路
JP3133612B2 (ja) 映像信号処理装置
KR19990025664A (ko) 약신호시 동기신호의 크기를 자동 보상해주는 텔레비전
JPH11252582A (ja) テレビ受信機
JPH11313268A (ja) 多画面テレビ受像機

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090701

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090811

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091208