JP2006005559A - 映像信号処理装置及び映像信号処理方法 - Google Patents

Abstract

【課題】この発明は、Ａ／Ｄ変換器に対するオフセット調整またはゲイン調整の効率化を図り、ひいては、高画質の映像表示を可能にし得る映像信号処理装置及び映像信号処理方法を提供することを目的としている。
【解決手段】アナログ映像信号をデジタル化するＡ／Ｄ変換器１８と、デジタル化された映像信号を所定の積分範囲内で積分する積分回路１９と、積分出力に基づいて映像表示を行なう映像表示器１４と、Ａ／Ｄ変換器１８にオフセット調整用信号が入力された場合、積分回路１９の積分値と予め設定された規定値との差分がなくなるようにオフセット値を修正し、修正されたオフセット値が、規定値に所定の誤差を付加した範囲内に含まれる回数に基づいて、オフセット調整の完了を判別する制御部２０とを備える。
【選択図】 図２

Description

この発明は、特に平面パネル型ディスプレイに映像信号を表示させるための映像信号処理装置及び映像信号処理方法に関する。

周知のように、近年では、例えば液晶表示パネルやプラズマ表示パネル等を用いた平面パネル型ディスプレイが普及している。また、この種の平面パネル型ディスプレイとしては、映像投射型の、いわゆる、プロジェクタも普及する傾向にある。

このような平面パネル型ディスプレイでは、ＲＧＢ信号の形態またはＹＣｂＣｒ信号の形態で入力されるアナログ映像信号をデジタル化した後、積分処理を施して表示パネルに供給することにより映像表示を行なっている。

ところで、この平面パネル型ディスプレイにおいては、アナログ映像信号をデジタル化するためのＡ／Ｄ（Analog／Digital）変換器に対して、最良のＡ／Ｄ変換精度を得られるようにオフセット調整及びゲイン調整を施すことが必要になる。

特許文献１には、オフセット調整用基準電圧を入力したときの出力が最適値となるようにＡ／Ｄコンバータを調整するとともに、ゲイン調整用基準電圧を入力したときの出力が最適値となるようにＡ／Ｄコンバータを調整する構成が開示されている。

しかしながら、アナログ映像信号をデジタル化するためのＡ／Ｄ変換技術は、まだまだ開発途上にある段階であり、そのオフセット及びゲインの調整についても、種々の点でより一層実用に適した手法を開発することが強く要望されている。
特開平５−２４３９９８号公報

そこで、この発明は上記事情を考慮してなされたもので、Ａ／Ｄ変換器に対するオフセット調整またはゲイン調整の効率化を図り、ひいては、高画質の映像表示を可能にし得る映像信号処理装置及び映像信号処理方法を提供することを目的とする。

この発明に係る映像信号処理装置は、入力されたアナログ映像信号をデジタル化するＡ／Ｄ変換手段と、Ａ／Ｄ変換手段でデジタル化された映像信号を所定の積分範囲内で積分する積分手段と、積分手段の出力信号に基づいて映像表示を行なう映像表示手段と、Ａ／Ｄ変換手段に入力されるアナログ映像信号がＡ／Ｄ変換手段のオフセット（またはゲイン）調整用信号である場合、積分手段で得られた積分値と予め設定された規定値との差分を検出する検出手段と、検出手段で差分が検出された場合、積分値が規定値に等しくなるように、Ａ／Ｄ変換手段のオフセット値（またはゲイン値）を修正する修正手段と、修正手段で修正されたオフセット値（またはゲイン値）が、規定値に所定の誤差を付加した範囲内に含まれる回数に基づいて、オフセット調整（またはゲイン調整）の完了を判別する判別手段とを備えるようにしたものである。

また、この発明に係る映像信号処理方法は、入力されたアナログ映像信号をＡ／Ｄ変換手段によりデジタル化する工程と、デジタル化された映像信号を積分手段により所定の積分範囲内で積分する工程と、積分手段の出力信号に基づいて映像表示手段により映像表示を行なう工程と、Ａ／Ｄ変換手段に入力されるアナログ映像信号がＡ／Ｄ変換手段のオフセット（またはゲイン）調整用信号である場合、積分手段で得られた積分値と予め設定された規定値との差分を検出する工程と、差分が検出された場合、積分値が規定値に等しくなるように、Ａ／Ｄ変換手段のオフセット値（またはゲイン値）を修正する工程と、修正されたオフセット値（またはゲイン値）が、規定値に所定の誤差を付加した範囲内に含まれる回数に基づいて、オフセット調整（またはゲイン調整）の完了を判別する工程とを備えるようにしたものである。

上記した発明によれば、Ａ／Ｄ変換手段にオフセット（またはゲイン）調整用のアナログ映像信号を入力して得られた積分値が、予め設定された規定値に完全に一致しなくても、規定値に所定の誤差を付加した範囲内に含まれる回数に基づいてオフセット調整（またはゲイン調整）の完了を判断するようにしたので、Ａ／Ｄ変換手段に対するオフセット調整（またはゲイン調整）の効率化を図ることができる。

以下、この発明の実施の形態について図面を参照して詳細に説明する。図１は、この実施の形態で説明する平面パネル型の映像表示装置１１を、正面側から見た状態を示している。

この映像表示装置１１は、主として、キャビネット１２と、このキャビネット１２を支持する支持台１３とから構成されている。このうち、キャビネット１２には、その正面中央部に後述する映像表示器１４の表示パネル１４ａが配置されている。

また、このキャビネット１２には、その表示パネル１４ａの両側に、電源スイッチ１５ａや、図示しないワイヤレスリモートコントローラから送出された操作情報を受信するための受信部１５ｂ等を含む、操作部１５が配置されている。

一方、上記支持台１３は、キャビネット１２の底面中央部に回動自在に連結されるもので、所定の基台１６の水平面上に載置された状態で、キャビネット１２を起立させて支持するように構成されている。

図２は、上記映像表示装置１１の信号処理系を示している。すなわち、図２において、符号１７は映像信号入力端子である。この映像信号入力端子１７には、アナログ映像信号がＲＧＢ信号の形態またはＹＣｂＣｒ信号の形態で入力される。

この映像信号入力端子１７に入力されたアナログ映像信号は、Ａ／Ｄ変換器１８に供給されてデジタル化され、積分回路１９により一定期間積分された後、前記映像表示器１４に供給されて表示パネル１４ａに表示される。

ここで、この映像表示装置１１は、上記した表示動作を含むその全ての動作を制御部２０によって統括的に制御されている。この制御部２０は、ＣＰＵ（Central Processing Unit）等を内蔵しており、前記操作部１５からの操作情報を受け、その操作内容が反映されるように各部をそれぞれ制御している。

この場合、制御部２０は、メモリ部２１を利用している。すなわち、このメモリ部２１は、主として、制御部２０のＣＰＵが実行する制御プログラムを格納した読み出し専用メモリと、該ＣＰＵに作業エリアを提供する読み出し書き込みメモリと、各種の規定値、設定情報及び制御情報等が格納される不揮発性メモリとを含んでいる。

また、上記制御部２０は、積分回路１９に対して積分範囲を示す積分範囲制御信号を出力するとともに、この積分範囲で積分回路１９から出力される積分値を読み取り、その積分値に応じてＡ／Ｄ変換器１８のオフセット調整及びゲイン調整を実行する。

なお、上記Ａ／Ｄ変換器１８、積分回路１９及び制御部２０は、入力されるアナログ映像信号がＲＧＢ信号の場合、そのＲ信号、Ｇ信号、Ｂ信号に対して、それぞれ、Ａ／Ｄ変換処理、積分処理、調整処理を施し、入力されるアナログ映像信号がＹＣｂＣｒ信号の場合、そのＹ信号、Ｃｂ信号、Ｃｒ信号に対して、それぞれ、Ａ／Ｄ変換処理、積分処理、調整処理を施すものとする。

図３は、このＡ／Ｄ変換器１８におけるオフセット及びゲインの調整について説明している。すなわち、Ａ／Ｄ変換器１８が、入力されたアナログ映像信号２２をデジタル信号に変換する際の信号変換レンジとして、アナログ映像信号２２の振幅にほぼ対応するゲインＡを持つ場合と、ゲインＡよりも広いゲインＢを持つ場合とを比較している。

この場合、ゲインＡがゲインＢの２／３倍であるとすると、同じアナログ映像信号２２に対して変換されるデジタル信号は、ゲインＢで設定した場合よりゲインＡで設定した場合の方が１．５倍の値となる。

すなわち、今、ゲインＡ，Ｂ及びアナログ映像信号２２の各中央レベルが、図３に一点鎖線で示す位置で一致しているとする。すると、ゲインＡの場合には、アナログ映像信号２２の最大レベル部分２２ａは、信号変換レンジの最大レベルMaxのほぼ近くまで達し、アナログ映像信号２２の最小レベル部分２２ｂは、信号変換レンジの最小レベルMinのほぼ近くまでに達している。

これに対し、ゲインＢの場合には、アナログ映像信号２２の最大レベル部分２２ａは、信号変換レンジの最大レベルMaxよりαだけ低い位置となり、アナログ映像信号２２の最小レベル部分２２ｂは、信号変換レンジの最小レベルMinよりαだけ高い位置となるからである。

これにより、入力されるアナログ映像信号２２の振幅に応じて、Ａ／Ｄ変換器１８のゲイン調整が必要となる。

また、図３に実線で示したゲインＢと同じゲイン幅を持っていても、同図に点線で示すゲインＢ´のように、その中央レベル、つまり、デジタルに変換する中心点がβ分ずれる場合がある。この場合、ゲインＢのときに比べ、アナログ映像信号２２の中央レベル部分２２ｃに対して、β分のオフセットが発生する。

これにより、入力されるアナログ映像信号２２の中央レベルに応じて、Ａ／Ｄ変換器１８のオフセット調整が必要となる。ＹＣｂＣｒ信号が入力される場合には、そのデジタル化した後のペデスタルレベルは８０ｈにするのが好ましいため、デジタル化した後のペデスタルレベルが８０ｈとなるようにオフセット調整を行なう必要がある。

図４は、オフセット調整動作をまとめたフローチャートを示している。まず、処理が開始（ステップＳ１）されると、ステップＳ２で、前記映像信号入力端子１７を介してオフセット調整用のアナログ映像信号をＡ／Ｄ変換器１８に入力する。

ここで、オフセット調整用のアナログ映像信号がＲＧＢ信号である場合、最小レベルMin（黒レベル）を入力する。また、オフセット調整用のアナログ映像信号がＹＣｂＣｒ信号である場合、その中央レベルを入力する。デジタル化した後の振幅範囲が００ｈ〜ＦＦｈであれば８０ｈとなる。

すると、前記制御部２０は、ステップＳ３で、前記積分回路１９に対する積分範囲、つまり、積分回路１９から積分値を読み出すための信号取り込み範囲を設定し、ステップＳ４で、先に設定した積分範囲における積分値を積分回路１９から読み取る。

その後、制御部２０は、ステップＳ５で、積分回路１９から読み取った積分値を、予め前記メモリ部２１に設定されている規定値と比較して、「積分値＝規定値」、「積分値＜規定値」、「積分値＞規定値」の３種類のいずれの状態になっているかを判別する。

そして、「積分値＝規定値」であると判断された場合において、制御部２０は、ステップＳ１０で、オフセット調整が完了したと判断し、処理を終了（ステップＳ１２）する。

また、上記ステップＳ５で「積分値＜規定値」であると判断された場合において、制御部２０は、ステップＳ６で、現在のオフセット値を＋１するようにＡ／Ｄ変換器１８を制御する。

一方、上記ステップＳ５で「積分値＞規定値」であると判断された場合において、制御部２０は、ステップＳ７で、現在のオフセット値を−１するようにＡ／Ｄ変換器１８を制御する。

すなわち、制御部２０は、積分値が規定値に等しくなるように、Ａ／Ｄ変換器１８のオフセット値を段階的に修正している。

そして、上記ステップＳ６またはＳ７の後、制御部２０は、ステップＳ８で、積分値が規定値に対して±１の範囲にはいった回数が、予め設定された所定回数（例えば３０〜４０）を越えたか否かの回数判定を行ない、越えていないと判断された場合（ＮＯ）、ステップＳ５の処理に戻される。

また、上記ステップＳ８で積分値が規定値に対して±１の範囲にはいった回数が、予め設定された所定回数を越えたと判断された場合（ＹＥＳ）において、制御部２０は、ステップＳ９で、規定値に対して±１の範囲に積分値が収まっているか否かを判別する最終判別を実行する。

そして、収まっていると判断された場合（ＹＥＳ）、制御部２０は、ステップＳ１０で、オフセット調整が完了したと判断し、処理を終了（ステップＳ１２）する。また、収まっていないと判断された場合（ＮＯ）、制御部２０は、ステップＳ１１で、オフセット調整不能と判断し、処理を終了（ステップＳ１２）する。

図５は、上記ゲイン調整動作をまとめたフローチャートを示している。まず、処理が開始（ステップＳ１３）されると、ステップＳ１４で、前記映像信号入力端子１７を介してゲイン調整用のアナログ映像信号をＡ／Ｄ変換器１８に入力する。この場合、ゲイン調整用のアナログ映像信号はＲＧＢ信号であり、最大レベルMax（白レベル）を入力する。

すると、前記制御部２０は、ステップＳ１５で、前記積分回路１９に対する積分範囲、つまり、積分回路１９から積分値を読み出すための信号取り込み範囲を設定し、ステップＳ１６で、先に設定した積分範囲における積分値を積分回路１９から読み取る。

その後、制御部２０は、ステップＳ１７で、積分回路１９から読み取った積分値を、予め前記メモリ部２１に設定されている規定値と比較して、「積分値＝規定値」、「積分値＜規定値」、「積分値＞規定値」の３種類のいずれの状態になっているかを判別する。

そして、「積分値＝規定値」であると判断された場合において、制御部２０は、ステップＳ２２で、ゲイン調整が完了したと判断し、処理を終了（ステップＳ２４）する。

また、上記ステップＳ１７で「積分値＜規定値」であると判断された場合において、制御部２０は、ステップＳ１８で、現在のゲイン値を＋１するようにＡ／Ｄ変換器１８を制御する。

一方、上記ステップＳ１７で「積分値＞規定値」であると判断された場合において、制御部２０は、ステップＳ１９で、現在のゲイン値を−１するようにＡ／Ｄ変換器１８を制御する。

すなわち、制御部２０は、積分値が規定値に等しくなるように、Ａ／Ｄ変換器１８のゲイン値を段階的に修正している。

そして、上記ステップＳ１８またはＳ１９の後、制御部２０は、ステップＳ２０で、積分値が規定値に対して±１の範囲にはいった回数が、予め設定された所定回数（例えば３０〜４０）を越えたか否かの回数判定を行ない、越えていないと判断された場合（ＮＯ）、ステップＳ１７の処理に戻される。

また、上記ステップＳ２０で積分値が規定値に対して±１の範囲にはいった回数が、予め設定された所定回数を越えたと判断された場合（ＹＥＳ）において、制御部２０は、ステップＳ２１で、規定値に対して±１の範囲に積分値が収まっているか否かを判別する最終判別を実行する。

そして、収まっていると判断された場合（ＹＥＳ）、制御部２０は、ステップＳ２２で、ゲイン調整が完了したと判断し、処理を終了（ステップＳ２４）する。また、収まっていないと判断された場合（ＮＯ）、制御部２０は、ステップＳ２３で、ゲイン調整不能と判断し、処理を終了（ステップＳ２４）する。

上記した実施の形態によれば、Ａ／Ｄ変換器１８にオフセット調整用及びゲイン調整用のアナログ映像信号を入力して得られた積分値が、予め設定された規定値に完全に一致しなくても、規定値に±１した誤差範囲に予め設定された所定回数以上はいっていることにより、調整完了と判断するようにしたので、Ａ／Ｄ変換器１８に対するオフセット調整及びゲイン調整の効率化を図ることができる。

図６は、オフセット調整用及びゲイン調整用のアナログＲＧＢ信号をＡ／Ｄ変換器１８に入力して、オフセットとゲインとを自動調整する動作をまとめたフローチャートを示している。

まず、処理が開始（ステップＳ２５）されると、ステップＳ２６で、前記映像信号入力端子１７を介して調整用のアナログＲＧＢ信号がＡ／Ｄ変換器１８に入力される。この調整用のアナログＲＧＢ信号は、図７に示すように、１水平期間内で、オフセット調整用の最小レベルMinとゲイン調整用の最大レベルMaxとが混在するものである。

この場合、上記制御部２０では、入力されたＲＧＢ信号の最小レベルMinの部分にオフセット調整用積分範囲を設定し、最大レベルMaxの部分にゲイン調整用積分範囲を設定することになる。

すると、制御部２０は、ステップＳ２７で、オフセット調整用積分範囲に先に図４で説明したオフセット調整を実行し、ステップＳ２８で、ゲイン調整用積分範囲に先に図５で説明したゲイン調整を実行する。

そして、制御部２０は、ステップＳ２９で、ステップＳ２８におけるゲイン調整で微妙にずれたオフセットを再度調整し直し、ステップＳ３０で、オフセット及びゲインの自動調整が完了したことを確認して、処理を終了（ステップＳ３１）する。

なお、オフセット調整とゲイン調整とは、最初にオフセット調整を行ない、以後、交互に複数回繰り返し行なうようにすれば、より一層信頼性の高い調整を行なうことが可能である。

また、ステップＳ２７，Ｓ２９におけるＧ信号によるオフセット調整結果は、Ｙ信号に対しても適応可能である。さらに、ステップＳ２８におけるＲＧＢ信号によるゲイン調整結果は、ＹＣｂＣｒ信号に対しても適応することができる。

図８は、オフセット調整用のアナログＣｂＣｒ信号をＡ／Ｄ変換器１８に入力して、オフセットを自動調整する動作をまとめたフローチャートを示している。まず、処理が開始（ステップＳ３２）されると、ステップＳ３３で、前記映像信号入力端子１７を介してオフセット調整用のアナログＣｂＣｒ信号がＡ／Ｄ変換器１８に入力される。

このアナログＣｂＣｒ信号は、図９に示すように、色のないフラットな信号であり、例えば白黒の信号であれば使用することができる。そして、上記制御部２０では、入力されたＣｂＣｒ信号の任意の部分にオフセット調整用積分範囲を設定する。

すると、制御部２０は、ステップＳ３４で、オフセット調整用積分範囲に先に図４で説明したオフセット調整を実行する。この場合、ＣｂＣｒであるので、規定値は、最大レベルMaxと最小レベルMinとの中央レベル、つまり、８ビットであれば、００ｈ〜ＦＦｈの中央値である８０ｈとなる。その後、制御部２０は、ステップＳ３５で、オフセットの自動調整が完了したことを確認して、処理を終了（ステップＳ３６）する。

図１０は、オフセット調整用及びゲイン調整用のアナログＲＧＢ信号をＡ／Ｄ変換器１８に入力してオフセットとゲインとを自動調整した後、引き続き、オフセット調整用のアナログＣｂＣｒ信号をＡ／Ｄ変換器１８に入力してオフセットを自動調整する動作をまとめたフローチャートを示している。

すなわち、処理が開始（ステップＳ３７）されると、ステップＳ３８で、前記映像信号入力端子１７を介して調整用のアナログＲＧＢ信号がＡ／Ｄ変換器１８に入力される。すると、制御部２０は、ステップＳ３９で、オフセット調整用積分範囲に先に図４で説明したオフセット調整を実行し、ステップＳ４０で、ゲイン調整用積分範囲に先に図５で説明したゲイン調整を実行する。

そして、制御部２０は、ステップＳ４１で、ステップＳ４０におけるゲイン調整で微妙にずれたオフセットを再度調整し直し、ステップＳ４２で、オフセット及びゲインの自動調整が完了したことを確認する。

その後、ステップＳ４３で、前記映像信号入力端子１７を介してオフセット調整用のアナログＣｂＣｒ信号がＡ／Ｄ変換器１８に入力される。すると、制御部２０は、ステップＳ４４で、オフセット調整用積分範囲に先に図４で説明したオフセット調整を実行する。その後、制御部２０は、ステップＳ４５で、オフセットの自動調整が完了したことを確認して、処理を終了（ステップＳ４６）する。

図１１は、上記した実施の形態の変形例を示している。図１１において、図２と同一部分に同一符号を付して説明すると、積分回路１９と映像表示器１４との間に、制御部２０の制御によって映像表示器１４にカーソルを表示させるカーソル挿入部２３を介在させている。

この場合、積分回路１９の積分範囲内における映像信号に対して、ある一定のレベルになるように処理を施した信号をカーソルとして用いるようにすると、オフセットやゲインの調整中に、映像表示器１４の表示パネル１４ａには、積分されている範囲が表示されることになる。このように、積分されている部分が表示されることにより、調整動作が正常に行なわれているか否かをユーザが判別することができ、調整の信頼性も高めることができる。

図１２は、上記した実施の形態のさらに他の変形例を示している。図１２において、図１１と同一部分に同一符号を付して説明すると、積分回路１９の出力から映像信号の最大と最小のピーク値を検出するピーク値検出部２４を備えている。

そして、ピーク値検出部２４の検出結果から、現在設定されているゲイン以上のレベルを有する映像信号である場合には、その映像信号の振幅が全てゲイン内に収まるように、メモリ部２１に設定されている規定値を変更する。これにより、映像信号の細かい黒ディテールのつぶれや、ホワイトつぶれを防ぐことが可能となる。

なお、この発明は上記した実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を種々変形して具体化することができる。また、上記した実施の形態に開示されている複数の構成要素を適宜に組み合わせることにより、種々の発明を形成することができる。例えば、実施の形態に示される全構成要素から幾つかの構成要素を削除しても良いものである。さらに、異なる実施の形態に係る構成要素を適宜組み合わせても良いものである。

この発明の実施の形態を示すもので、映像表示装置の外観を説明するために示す正面図。 同実施の形態における映像表示装置の信号処理系を説明するために示すブロック構成図。 同実施の形態におけるＡ／Ｄ変換器のオフセット及びゲインの調整について説明するために示す図。 同実施の形態におけるＡ／Ｄ変換器のオフセット調整動作を説明するために示すフローチャート。 同実施の形態におけるＡ／Ｄ変換器のゲイン調整動作を説明するために示すフローチャート。 同実施の形態におけるＡ／Ｄ変換器のＲＧＢ信号によるオフセット及びゲインの調整動作を説明するために示すフローチャート。 同実施の形態におけるＡ／Ｄ変換器のオフセット及びゲインの調整動作に使用されるＲＧＢ信号を説明するために示す図。 同実施の形態におけるＡ／Ｄ変換器のＹＣｂＣｒ信号によるオフセットの調整動作を説明するために示すフローチャート。 同実施の形態におけるＡ／Ｄ変換器のオフセットの調整動作に使用されるＹＣｂＣｒ信号を説明するために示す図。 同実施の形態におけるＡ／Ｄ変換器のＲＧＢ信号によるオフセット及びゲインの調整動作とＹＣｂＣｒ信号によるオフセットの調整動作とが連続的に行なわれることを説明するために示すフローチャート。 同実施の形態における変形例を説明するために示すブロック構成図。 同実施の形態におけるさらに他の変形例を説明するために示すブロック構成図。

符号の説明

１１…映像表示装置、１２…キャビネット、１３…支持台、１４…映像表示器、１５…操作部、１６…基台、１７…映像信号入力端子、１８…Ａ／Ｄ変換器、１９…積分回路、２０…制御部、２１…メモリ部、２２…アナログ映像信号、２３…カーソル挿入部、２４…ピーク値検出部。

Claims (12)

1. 入力されたアナログ映像信号をデジタル化するＡ／Ｄ変換手段と、
   前記Ａ／Ｄ変換手段でデジタル化された映像信号を所定の積分範囲内で積分する積分手段と、
   前記積分手段の出力信号に基づいて映像表示を行なう映像表示手段と、
   前記Ａ／Ｄ変換手段に入力されるアナログ映像信号が前記Ａ／Ｄ変換手段のオフセット調整用信号である場合、前記積分手段で得られた積分値と予め設定された規定値との差分を検出する検出手段と、
   前記検出手段で差分が検出された場合、前記積分値が前記規定値に等しくなるように、前記Ａ／Ｄ変換手段のオフセット値を修正する修正手段と、
   前記修正手段で修正されたオフセット値が、前記規定値に所定の誤差を付加した範囲内に含まれる回数に基づいて、オフセット調整の完了を判別する判別手段とを具備することを特徴とする映像信号処理装置。
2. 前記Ａ／Ｄ変換手段のオフセット調整用信号は、黒レベルのアナログＲＧＢ信号及び無色のＣｂＣｒ信号のいずれかであることを特徴とする請求項１記載の映像信号処理装置。
3. 入力されたアナログ映像信号をデジタル化するＡ／Ｄ変換手段と、
   前記Ａ／Ｄ変換手段でデジタル化された映像信号を所定の積分範囲内で積分する積分手段と、
   前記積分手段の出力信号に基づいて映像表示を行なう映像表示手段と、
   前記Ａ／Ｄ変換手段に入力されるアナログ映像信号が前記Ａ／Ｄ変換手段のゲイン調整用信号である場合、前記積分手段で得られた積分値と予め設定された規定値との差分を検出する検出手段と、
   前記検出手段で差分が検出された場合、前記積分値が前記規定値に等しくなるように、前記Ａ／Ｄ変換手段のゲイン値を修正する修正手段と、
   前記修正手段で修正されたゲイン値が、前記規定値に所定の誤差を付加した範囲内に含まれる回数に基づいて、ゲイン調整の完了を判別する判別手段とを具備することを特徴とする映像信号処理装置。
4. 前記Ａ／Ｄ変換手段のゲイン調整用信号は、白レベルのアナログＲＧＢ信号であることを特徴とする請求項３記載の映像信号処理装置。
5. 前記積分手段の出力信号のピークレベルを検出するピーク検出手段と、
   前記ピーク検出手段で検出されたピークレベルが前記Ａ／Ｄ変換手段に設定されているゲインの範囲を越えている場合、前記積分手段の出力信号が全て前記Ａ／Ｄ変換手段のゲイン内に収まるように前記規定値を変更する変更手段とを具備することを特徴とする請求項３記載の映像信号処理装置。
6. 前記積分手段の所定の積分範囲内の出力信号に基づいて、前記映像表示手段に表示させるカーソルを生成するカーソル生成手段を具備し、前記カーソルにより調整中の積分範囲を表示させることを特徴とする請求項１または３記載の映像信号処理装置。
7. 入力されたアナログ映像信号をデジタル化するＡ／Ｄ変換手段と、
   前記Ａ／Ｄ変換手段でデジタル化された映像信号を所定の積分範囲内で積分する積分手段と、
   前記積分手段の出力信号に基づいて映像表示を行なう映像表示手段と、
   前記Ａ／Ｄ変換手段に入力されるアナログ映像信号が前記Ａ／Ｄ変換手段のオフセット調整用信号である場合、前記積分手段で得られた積分値と予め設定された第１の規定値との差分を検出する第１の検出手段と、前記第１の検出手段で差分が検出された場合、前記積分値が前記第１の規定値に等しくなるように、前記Ａ／Ｄ変換手段のオフセット値を修正する第１の修正手段と、前記第１の修正手段で修正されたオフセット値が、前記第１の規定値に所定の誤差を付加した範囲内に含まれる回数に基づいて、オフセット調整の完了を判別する第１の判別手段とを有するオフセット調整手段と、
   前記Ａ／Ｄ変換手段に入力されるアナログ映像信号が前記Ａ／Ｄ変換手段のゲイン調整用信号である場合、前記積分手段で得られた積分値と予め設定された第２の規定値との差分を検出する第２の検出手段と、前記第２の検出手段で差分が検出された場合、前記積分値が前記第２の規定値に等しくなるように、前記Ａ／Ｄ変換手段のゲイン値を修正する第２の修正手段と、前記第２の修正手段で修正されたゲイン値が、前記第２の規定値に所定の誤差を付加した範囲内に含まれる回数に基づいて、ゲイン調整の完了を判別する第２の判別手段とを有するゲイン調整手段とを具備することを特徴とする映像信号処理装置。
8. 前記オフセット調整手段によるオフセット調整動作と、前記ゲイン調整手段によるゲイン調整動作とは、交互に繰り返し行なわれることを特徴とする請求項７記載の映像信号処理装置。
9. 入力されたアナログ映像信号をＡ／Ｄ変換手段によりデジタル化する工程と、
   デジタル化された映像信号を積分手段により所定の積分範囲内で積分する工程と、
   前記積分手段の出力信号に基づいて映像表示手段により映像表示を行なう工程と、
   前記Ａ／Ｄ変換手段に入力されるアナログ映像信号が前記Ａ／Ｄ変換手段のオフセット調整用信号である場合、前記積分手段で得られた積分値と予め設定された規定値との差分を検出する工程と、
   差分が検出された場合、前記積分値が前記規定値に等しくなるように、前記Ａ／Ｄ変換手段のオフセット値を修正する工程と、
   修正されたオフセット値が、前記規定値に所定の誤差を付加した範囲内に含まれる回数に基づいて、オフセット調整の完了を判別する工程とを具備することを特徴とする映像信号処理方法。
10. 入力されたアナログ映像信号をＡ／Ｄ変換手段によりデジタル化する工程と、
    デジタル化された映像信号を積分手段により所定の積分範囲内で積分する工程と、
    前記積分手段の出力信号に基づいて映像表示手段により映像表示を行なう工程と、
    前記Ａ／Ｄ変換手段に入力されるアナログ映像信号が前記Ａ／Ｄ変換手段のゲイン調整用信号である場合、前記積分手段で得られた積分値と予め設定された規定値との差分を検出する工程と、
    差分が検出された場合、前記積分値が前記規定値に等しくなるように、前記Ａ／Ｄ変換手段のゲイン値を修正する工程と、
    修正されたゲイン値が、前記規定値に所定の誤差を付加した範囲内に含まれる回数に基づいて、ゲイン調整の完了を判別する工程とを具備することを特徴とする映像信号処理方法。
11. 前記請求項７に記載の映像信号処理装置を制御する方法であって、
    前記オフセット調整手段によるオフセット調整動作を行なう第１の工程と、
    前記第１の工程の後、前記ゲイン調整手段によるゲイン調整動作と、前記オフセット調整手段によるオフセット調整動作とを、交互に繰り返し行なう工程とを具備することを特徴とする映像信号処理方法。
12. 前記請求項７に記載の映像信号処理装置を制御する方法であって、
    前記オフセット調整手段がオフセット調整用信号としてＲＧＢ信号を用いてオフセット調整動作を行なう第１の工程と、
    前記第１の工程の後、前記ゲイン調整手段がゲイン調整用信号としてＲＧＢ信号に基づいてゲイン調整動作を行なう第２の工程と、
    前記第２の工程の後、前記オフセット調整手段がオフセット調整用信号としてＣｂＣｒ信号を用いてオフセット調整動作を行なう第３の工程とを具備することを特徴とする映像信号処理方法。

Images