JP3399740B2 - 水平ラスタ幅ディジタル制御装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は陰極線管（以下、
ＣＲＴと記す）を装備した表示機器のラスタの表示幅を
制御する水平ラスタ幅ディジタル制御装置に関する。

【０００２】

【従来の技術】図２３は従来の水平ラスタ幅アナログ制
御装置の構成を示すブロック図である。図において、１
は水平出力チョークトランス、２は水平出力トランジス
タ、３はダンパダイオード、４はＣＲＴの偏向ヨーク、
５は偏向ヨーク４との間で共振を起こすコンデンサ、６
は共振のためのエネルギーを供給するコンデンサ、７は
水平出力チョークトランス１の２次側の出力電圧を整流
するダイオード、８は平滑のためのコンデンサ、９はダ
イオード７及びコンデンサ８によって整流、平滑された
電圧のリップルをとるためのローパス・フィルタ、１０
は水平ラスタ幅を制御するＤ／Ａコンバータ（図示省
略）からの信号とローパス・フィルタ９からの水平幅の
フィードバック電圧との差を出力する差動増幅器、１１
は差動増幅器１０からの出力信号に応じて出力電圧を制
御する水平偏向電圧制御装置である。

【０００３】次に動作について説明する。水平出力トラ
ンジスタ２、ダンパダイオード３、コンデンサ５、６に
よって水平偏向のための電力が偏向ヨーク４に供給され
る。このとき、水平出力チョークトランス１の１次側巻
き線から供給される電力に基づいて偏向ヨーク４に流れ
る偏向電流の大きさが制御される。すなわち、水平偏向
電圧制御装置１１が出力する電圧によってラスタ幅が制
御されることになる。

【０００４】また、偏向ヨーク４に流れる水平偏向電流
の大きさに比例して水平出力トランジスタ２のコレクタ
に印加されるコレクタパルスの電圧Ｖ_cpも大きくなるの
で、水平出力チョークトランス１の２次側巻線からダイ
オード７、コンデンサ８によって整流、平滑された電圧
は偏向ヨーク４に流れる水平偏向電流の大きさ、すなわ
ち、水平偏向幅を反映していることになる。ダイオード
７、コンデンサ８によって整流、平滑された電圧はロー
パスフィルタ９で所定の周波数以上の成分を減衰させ
て、差動増幅器１０の一方の入力端子に入力される。差
動増幅器１０の他の入力端子にはＤ／Ａコンバータ（図
示省略）から垂直方向の水平幅の歪みが補正された制御
目標値が入力される。差動増幅器１０では、これら２つ
の入力値の差が取られ、この差信号により水平偏向電圧
制御装置１１を制御して水平出力チョークトランス１に
印加される電圧＋Ｂを可変することで水平ラスタ幅のフ
ィードバック制御を実現している。

【０００５】また、ラスタ幅をディジタル信号に変換し
て制御を行う表示装置が特開平４−８２４８０号公報に
開示されている。

【０００６】図２４はこの従来の表示装置の構成を示す
ブロック図である。図２４において、５０１はコンピュ
ータ、５０２は輝度信号発生回路、５０３はドットクロ
ック発生回路、５０４は陰極線管、５０５は変更ヨー
ク、５０６は水平振幅制御回路、５０７は水平偏向回
路、５０８は垂直偏向回路、５０９は垂直振幅制御回
路、５１０は陰極線管ディスプレイ、５１１はコンピュ
ータ５０１の出力情報を陰極線管ディスプレイ５１０に
送るための信号をつくるビデオボードである。

【０００７】ビデオボード５１１において、５１２はド
ットクロック信号により垂直同期信号、水平同期信号お
よびフロントポーチ信号、バックポーチ信号を作るタイ
ミング信号ジェネレータ回路、５１３はフロントポーチ
信号、バックポーチ信号より輝度信号の輝度情報の始ま
りから終わりまで全てを白情報にした白パターン信号を
作る白パターン信号ジェネレータ回路である。

【０００８】陰極線管ディスプレイ５１０において、５
１５は偏向電流変化幅検出回路で、白パターン信号ジェ
ネレータ回路５１３より送られてくる白パターン信号の
パルス幅の期間に於ける水平偏向回路５０７からのノコ
ギリ波電流の変化幅を検出する。５３１は偏向電流変化
幅検出回路５１５により検出された電流に比例した電圧
に変換する電流／電圧変換回路、５１９は電流／電圧変
換回路５３１より出力され得る電圧のアナログをディジ
タルに変換するアナログ／ディジタル変換回路、５２９
は白パターン信号のパルス幅の期間内に於ける水平偏向
回路５０７からのノコギリ波電流の変化幅基準値を発生
する変化幅基準電圧値発生回路、５２８は変化幅基準電
圧値発生回路５２９より出力される変化幅基準値に対す
るアナログ／ディジタル変換回路５１９より出力される
変化幅の差を検出する幅差検出回路、５１６は幅差検出
回路５２８より出力される変化幅のジッターを補正する
ジッター補正回路、５１７はジッター補正後の変化幅の
差をアナログ電圧に変換し水平振幅制御回路５０６に出
力するディジタル／アナログ変換回路である。

【０００９】５１８は偏向電流変化幅検出回路で、白パ
ターン信号ジェネレータ回路５１３より送られてくる白
パターン信号のパルス幅の期間内に於ける垂直偏向回路
５０８からのノコギリ波電流の変化幅を検出する。５３
２は偏向電流変化幅検出回路５１８により検出された電
流に比例した電圧に変換する電流／電圧変換回路、５２
７は電流／電圧変換回路５３２より出力される電圧のア
ナログをディジタルに変換するアナログ／ディジタル変
換回路、５１４は白パターン信号のパルス幅の期間内に
於ける垂直偏向回路５０８からのノコギリ波電流の変化
幅基準値を発生する変化幅基準電圧値発生回路、５３０
は変化幅基準電圧値発生回路５１４より出力される変化
幅の差を検出する幅差検出回路、５２０は幅差検出回路
５３０より出力される変化幅の差のジッターを補正する
ジッター補正回路、５２１はジッター補正後の変化幅の
差をアナログ電圧に変換し垂直振幅制御回路５０９に出
力するディジタル／アナログ変換回路である。

【００１０】以上のように構成された表示装置につい
て、以下映像の表示領域幅が画面よりはみ出さないよう
に調整する動作を説明する。

【００１１】ビデオボード５１１では、ドットクロック
発生回路５０３より出力されるドットクロック信号をも
とにタイミング信号ジェネレータ回路５１２により図２
５（ｂ）（ｃ）（ｄ）（ｅ）に示すように水平同期信
号、垂直同期信号および、バックポーチ信号、フロント
ポーチ信号が作られる。白パターン信号ジェネレータ回
路５１３ではこのうちのフロントポーチ信号、バックポ
ーチ信号より図２５（ｆ）に示すように輝度信号の輝度
情報の始まりから終わりまで全てを白情報にした白パタ
ーン信号を作り陰極線管ディスプレイ５１０に出力す
る。

【００１２】陰極線管ディスプレイ５１０では水平方向
の映像の表示領域幅が画面よりはみ出さないよう調整す
る場合、図２５（ｇ）に示すようにビデオボード５１１
より送られてくる白パターン信号の立ち上がりのエッジ
トリガーで水平偏向回路５０７が偏向ヨーク５０５に供
給するノコギリ波電流の電流値Ａを白パターン信号の立
ち下がりのエッジトリガーでこのノコギリ波電流の電流
値Ｂを検出し、これらＡ、Ｂの値より白パターン信号の
パルス幅の期間内に於ける水平偏向回路５０７が偏向ヨ
ークに供給するノコギリ波電流の変化幅Ｅを Ｅ＝Ａ＋Ｂ として偏向電流変化幅検出回路５１５より出力する。こ
の電流の変化幅Ｅは電流／電圧変換回路５３１により電
流値から電圧値へ、アナログ／ディジタル変換回路５１
９によりアナログからディジタルへ変換され、幅差検出
回路５２８により変化幅基準電圧値発生回路５２９から
出力される変化幅基準値に対する変化幅の差が検出され
る。この変化幅の差はジッター補正回路５１６によりジ
ッターが補正され、ディジタル／アナログ変換回路５１
７によりアナログ電圧に変換されて水平振幅制御回路５
０６に印加される。水平振幅制御回路５０６ではこの印
加電圧に応じて水平偏向回路５０７の電源電圧を可変
し、水平偏向回路５０７により作られるノコギリ波電流
の振幅の大きさを変えることにより水平方向の映像の表
示領域幅が調整される。

【００１３】垂直方向の映像の表示領域幅が画面よりは
み出さないよう調整する場合、図２５（ｈ）に示すよう
にビデオボード５１１より送られてくる画面最上部の白
パターン信号の立ち上がりのエッジトリガーで垂直偏向
回路５０８が偏向ヨーク５０５に供給するノコギリ波電
流の電流値Ｃを、画面最下部の白パターン信号の立ち下
がりのエッジトリガーでこのノコギリ波電流の電流値Ｄ
を検出し、これらＣ、Ｄの値より白パターン信号のパル
ス値の期間内に於ける垂直偏向回路５０８が偏向ヨーク
５０５に供給するノコギリ波電流の変化幅Ｉを Ｉ＝Ｃ＋Ｄ として偏向電流変化幅検出回路５１８より出力する。こ
の電流の変化幅Ｉは電流／電圧変換回路５３２により電
流値から電圧値へ、アナログ／ディジタル変換回路５２
７によりアナログからディジタルへ変換され、幅差検出
回路５３０により変化幅基準電圧値発生回路５１４から
出力される変化幅基準値に対する変化幅の差が検出され
る。この変化幅の差はジッター補正回路５２０によりジ
ッターが補正され、ディジタル／アナログ変換回路５２
１によりアナログ電圧に変換されて垂直振幅制御回路５
０９に印加される。垂直振幅制御回路５０９ではこの印
加電圧に応じて垂直偏向回路５０８の電源電圧を変化さ
せ、垂直偏向回路５０８により作られたノコギリ波電流
の振幅の大きさを変えることにより垂直方向の映像の表
示領域幅が調整される。

【００１４】

【発明が解決しようとする課題】従来の水平ラスタ幅ア
ナログ制御装置は以上のように構成されているので、ラ
スタの糸巻き歪み補正のための垂直同期信号の周期のパ
ラボラ変調がフィードバック系に重畳されるのでローパ
スフィルタ９のカットオフ周波数等の設定が難しく、ま
た、複数の水平同期周波数を切り換えて使用する場合な
どの水平同期周波数の切り換え時や、電源のオン・オフ
時等の過渡現象時に水平出力トランジスタ２に過電圧が
印加されてストレスがかかるという課題があった。

【００１５】また、上述した従来のディジタルで水平ラ
スタ幅を制御する表示装置では、偏向電流の変化幅を直
接Ａ／Ｄ変換しているので高分解能のＡ／Ｄコンバータ
が必要となり、Ａ／Ｄ変換されたディジタルデータを処
理するにも多ビットのマイコン等が必要になり、高価に
なるという課題があった。

【００１６】この発明は上記のような課題を解決するた
めになされたもので、糸巻き補正等の影響を受けずに水
平同期周波数の変更等に対応して水平ラスタ表示幅制御
を正確にできるようにするとともに、水平出力トランジ
スタ等の部品へのストレスを防止することができ、さら
に製造コストを低く抑えることができる水平ラスタ表示
幅制御装置を得ることを目的とする。

【００１７】

【課題を解決するための手段】請求項１記載の発明に係
る水平ラスタ幅ディジタル制御装置は、陰極線管の電子
ビームを水平方向に偏向するための偏向ヨークと、入力
される制御信号に基づいて偏向ヨークに電圧を印加する
ための電源電圧を制御して出力する水平偏向電圧制御手
段と、水平偏向電圧制御手段から出力される電源電圧に
基づいた電圧を水平同期信号のタイミングで偏向ヨーク
に印加させる水平出力トランジスタと、水平出力トラン
ジスタのコレクタパルス電圧に対応する第１の信号を計
測して出力する電圧計測手段と、第１の信号と所望の水
平幅を示す第２の信号との差信号を出力する差動増幅手
段と、差動増幅手段からの出力をディジタル信号に変換
するアナログ・ディジタル信号変換手段と、アナログ・
ディジタル信号変換手段から出力されるディジタル信号
を入力してラスタの水平幅を制御するためのフィードバ
ック演算処理を行って演算結果のディジタル信号を出力
するディジタル信号処理手段と、ディジタル信号処理手
段から出力されるディジタル信号をアナログ信号に変換
するディジタル・アナログ変換手段と、ディジタル・ア
ナログ変換手段から出力されたアナログ信号に基づいて
電源電圧を制御するための制御信号を生成して水平偏向
電圧制御手段に出力する電圧制御信号生成手段とを具備
したものである。

【００１８】請求項２記載の発明に係る水平ラスタ幅デ
ィジタル制御装置は、アナログ・ディジタル信号変換手
段が垂直同期信号のタイミングで差動増幅手段からのア
ナログ出力をサンプルしてホールドするように構成した
ものである。

【００１９】請求項３記載の発明に係る水平ラスタ幅デ
ィジタル制御装置は、所望の水平ラスタ幅を入力するラ
スタ幅入力手段と、ラスタ幅入力手段によって入力され
た所望の水平ラスタ幅に基づいて第２の信号を生成する
ラスタ幅信号生成手段とをさらに具備するものである。

【００２０】

【００２１】請求項４記載の発明に係る水平ラスタ幅デ
ィジタル制御装置は、ディジタル信号処理手段を電源投
入直後または水平同期周波数の切り換え直後に第１のフ
ィードバック演算処理を所定の回数実行し、その後は前
記第１のフィードバック演算処理よりもループゲインが
低い第２のフィードバック演算処理を繰り返し実行する
ように構成したものである。

【００２２】請求項５記載の発明に係る水平ラスタ幅デ
ィジタル制御装置は、ディジタル信号処理手段の前記第
１のフィードバック演算処理において、アナログ・ディ
ジタル信号変換手段から出力されるディジタル信号の値
が採り得る範囲を、前記アナログ・ディジタル信号変換
手段の出力値の収束を示す第１の範囲と、それとは異な
る複数の第２の範囲とに分割し、各前記複数の第２の範
囲に、前記第２の範囲が前記第１の範囲に近いほど制御
スピードが遅いフィードバック演算処理を割り当て、前
記アナログ・ディジタル信号変換手段の前記出力値に応
じて、前記第２の範囲に割り当てられたフィードバック
演算処理を行うように構成したものである。

【００２３】請求項６記載の発明に係る水平ラスタ幅デ
ィジタル制御装置は、垂直同期信号の周期でラスタの水
平幅を補正するための補正波を生成する補正波生成手段
と、補正波を前記ディジタル・アナログ変換手段から出
力されるアナログ信号に加算する信号加算手段とをさら
に具備し、電圧制御信号生成手段は信号加算手段から出
力された信号に基づいて電源電圧を制御するための制御
信号を生成して水平偏向電圧制御手段に出力するように
構成したものである。

【００２４】請求項７記載の発明に係る水平ラスタ幅デ
ィジタル制御装置は、水平同期周波数の切り換え直後に
補正波生成手段における補正波の生成を停止し、水平偏
向電圧制御手段から出力される電圧値が低くなるように
補正波生成手段から所定の電圧の信号を出力するように
構成したものである。

【００２５】請求項８記載の発明に係る水平ラスタ幅デ
ィジタル制御装置は、電源投入直後または水平同期周波
数の切り換え直後、所定の期間、水平偏向電圧制御手段
から出力される電圧値が低くなるようにディジタル信号
処理手段はディジタル・アナログ信号変換手段にディジ
タルデータを送出するように構成したものである。

【００２６】請求項９記載の発明に係る水平ラスタ幅デ
ィジタル制御装置は、ディジタル信号処理手段のフィー
ドバック演算処理は水平同期信号周波数の違いによる制
御変動を吸収するように水平同期信号周波数をパラメー
タとして含むように構成したものである。

【００２７】請求項１０記載の発明に係る水平ラスタ幅
ディジタル制御装置は、ディジタル信号処理手段を、ア
ナログ・ディジタル信号変換手段から垂直同期信号の１
周期前に変換されて出力されたディジタルデータを用い
てフィードバック演算処理を実行するように構成したも
のである。

【００２８】請求項１１記載の発明に係る水平ラスタ幅
ディジタル制御装置は、アナログ・ディジタル信号変換
手段を、垂直同期信号のタイミングよりも垂直同期信号
周期の半周期遅れて差動増幅手段からのアナログ出力を
サンプルしてホールドするように構成したものである。

【００２９】請求項１２記載の発明に係る水平ラスタ幅
ディジタル制御装置は、アナログ・ディジタル信号変換
手段を、水平同期信号のタイミングで差動増幅手段から
のアナログ出力をサンプルしてホールドするように構成
したものである。

【００３０】請求項１３記載の発明に係る水平ラスタ幅
ディジタル制御装置は、垂直同期信号の周期でラスタの
水平幅を補正するための補正波を生成する補正波生成手
段と、補正波と第２の信号とを加算し加算した信号を差
動増幅手段に出力する加算手段とを具備するものであ
る。

【００３１】請求項１４記載の発明に係る水平ラスタ幅
ディジタル制御装置は、ディジタル・アナログ変換手段
から出力されたアナログ信号の変化に基づいて水平出力
トランジスタのベース電流の振幅を制御する電流制御手
段を具備するものである。

【００３２】請求項１５記載の発明に係る水平ラスタ幅
ディジタル制御装置は、ディジタル・アナログ変換手段
から出力されたアナログ信号が所定の範囲内にないとき
は異常と判断して水平ラスタ幅ディジタル制御装置の電
源を断にする保護手段を具備するものである。

【００３３】請求項１６記載の発明に係る水平ラスタ幅
ディジタル制御装置は、ディジタル・アナログ変換手段
から出力されたアナログ信号の値が所定の範囲内にない
ときは異常と判断してユーザに対して警告をする警告手
段を具備するものである。

【００３４】請求項１７記載の発明に係る水平ラスタ幅
ディジタル制御装置は、差動増幅手段からの出力の値が
所定の範囲内にないときは異常と判断して水平ラスタ幅
ディジタル制御装置の電源を断にする保護手段を具備す
るものである。

【００３５】請求項１８記載の発明に係る水平ラスタ幅
ディジタル制御装置は、前記差動増幅手段からの出力の
値が所定の範囲内にないときは異常と判断してユーザに
対して警告をする警告手段を具備するものである。

【００３６】

【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１による水
平ラスタ幅ディジタル制御装置の構成を示すブロック図
である。図において、図２３の従来例と同一部分には同
一符号を付し、重複する説明は省略する。１００はこの
水平ラスタ幅ディジタル制御装置の各部を制御するＣＰ
Ｕ（ラスタ幅入力手段）、１０１はユーザからの所望の
水平ラスタ幅信号Ｈ−ＳＩＺＥ_ref をＣＰＵ１００に入
力するロータリーエンコーダ（ラスタ幅入力手段）、１
１０は水平ラスタ幅のフィードバック制御及び垂直周期
でのラスタ幅の補正処理等の計算を実行するディジタル
・シグナル・プロセッサ（以下、ＤＳＰと記す）（ディ
ジタル信号処理手段、補正波生成手段）、１２０はＤＳ
Ｐ１１０によって計算されたディジタルのフィードバッ
ク制御信号及びＤＳＰ１１０から送られてくるディジタ
ルの水平ラスタ幅信号Ｈ−ＳＩＺＥ_ref をアナログ信号
に変換するＤ／Ａコンバータ（ディジタル・アナログ信
号変換手段、ラスタ幅信号生成手段）、１３０はＤ／Ａ
コンバータ１２０から出力される水平ラスタ幅信号Ｈ−
ＳＩＺＥ_ref と水平偏向電圧制御装置（水平偏向電圧制
御手段）１１から出力される電圧＋Ｂの高さを示す信号
＋Ｂ_ref とを加算する加算器（ラスタ幅信号生成手
段）、１４０は差動増幅器（差動増幅手段）１０から出
力されたアナログ信号をディジタル信号に変換するＡ／
Ｄコンバータ（アナログ・ディジタル信号変換手段）、
１５０はＤ／Ａコンバータ１２０の出力端子Ａ１、Ａ
２、Ａ３から出力された信号を所定の重み付けをして反
転加算する反転加算器（信号加算手段）、２００はＤＳ
Ｐ１１０から出力される糸巻き歪み補正用のパラボラ状
補正データをアナログ信号に変換するＤ／Ａコンバー
タ、１５１はＤ／Ａコンバータ２００から出力される糸
巻き歪み補正用のパラボラ状補正波を反転加算する反転
加算器（信号加算手段）、１５２は反転加算器１５１の
出力と水平同期ノコギリ波Ｈ−ＳＡＷＴＯＯＴＨとを比
較して、比較結果に応じたパルスを出力する比較器（電
圧制御信号生成手段）、１５３、１５４は比較器１５２
の出力をバッファするバッファ回路を構成するトランジ
スタ、１６０は水平偏向回路ユニットである。なお、７
Ａ、７Ｂは水平出力チョークトランス（電圧計測手段）
１の２次巻線電圧を整流するダイオード（電圧計測手
段）である。１７０はこれらダイオードによって整流さ
れた電圧をバッファするエミッタフォロワのためのトラ
ンジスタ、９ａはトランジスタ１７０のエミッタ出力の
所定の周波数以下の信号のみを通過させるローパスフィ
ルタである。このローパスフィルタ９ａからの出力は差
動増幅器１０に入力される。

【００３７】次に動作について説明する。水平ラスタ幅
は偏向ヨーク４に流れる電流Ｉ_DYに比例し、電流Ｉ_DYは
水平偏向電圧制御装置１１の出力電圧＋Ｂに比例する。
さらに、電流Ｉ_DYは水平同期周波数に反比例する。ま
た、水平出力トランジスタ２のコレクタにかかるコレク
タパルス電圧Ｖ_cpが電流Ｉ_DYに比例して変動する。さら
にコレクタパルス電圧Ｖ_cpは水平出力チョークトランス
１の２次側巻出力を整流した値に反映されるので、この
整流値（第１の信号）を測定する事によって水平ラスタ
幅を制御することができる。このため、水平出力チョー
クトランス１の２次側巻線出力をダイオード７Ａ、７Ｂ
によって整流し、コンデンサ８（電圧計測手段）によっ
て平滑してトランジスタ１７０に送られてエミッタフォ
ロワーによるバッファが行われて差動増幅器１０の一方
の入力端子に入力される。

【００３８】さらに、水平偏向電圧制御装置１１の出力
電圧＋Ｂを示す信号＋Ｂ_ref も水平同期周波数に応じて
Ｄ／Ａコンバータ１２０から出力される。水平ラスタ幅
信号Ｈ−ＳＩＺＥ_ref と信号＋Ｂ_ref は加算器１３０に
よって加算され、加算された信号は水平ラスタ幅の基準
信号（第２の信号）となる。

【００３９】図２は信号＋Ｂ_ref と水平同期周波数ｆ_H
との関係を示すグラフ図である。また、図３はユーザの
所望の水平ラスタ幅Ｈ−ＳＩＺＥが中央値であるときの
電圧＋Ｂと水平同期周波数ｆ_H との関係を示したグラフ
図であり、図４はユーザの所望の水平ラスタ幅Ｈ−ＳＩ
ＺＥが、最低値、中央値、最大値であるときのそれぞれ
についての電圧＋Ｂと水平同期周波数ｆ_H との関係を示
したグラフ図である。信号＋Ｂ_ref は、図３に示すよう
に、所望の水平ラスタ幅Ｈ−ＳＩＺＥが可変範囲の中央
値である場合に各周波数ｆ_H1、ｆ_H2、ｆ_H3でラスタの水
平幅が一定になるように＋Ｂ_ref が決定されている。な
お、その他の周波数については直線補間によって対応す
る信号＋Ｂ_ref が決定されている。これらのデータはＤ
ＳＰ１１０からＤ／Ａコンバータ１２０に転送されてア
ナログ信号に変換される。

【００４０】加算器１３０の出力信号は差動増幅器１０
の一方の入力端子に入力される。また、他の入力端子に
はローパスフィルタ９ａの出力が入力されて、これら信
号の差信号が差動増幅器１０によって増幅されて出力さ
れる。差動増幅器１０の出力信号はＡ／Ｄコンバータ１
４０に入力されてディジタル信号に変換される。Ａ／Ｄ
コンバータ１４０ではＤＳＰ１１０に入力される垂直同
期信号Ｖ−ＳＹＮＣに同期したクロックのタイミング、
すなわち、垂直同期のタイミングでサンプル・ホールド
及びＡ／Ｄ変換が行われる。Ａ／Ｄコンバータ１４０か
ら出力されたディジタル出力はデータラインを介してＤ
ＳＰ１１０に入力される。例えば、Ａ／Ｄコンバータ１
４０を８ビットの分解能で、入力電圧が「０」からＶ
_ref （Ａ／Ｄコンバータリファレンス電圧）のものを使
用した時にはＡ／Ｄコンバータ１４０のディジタル出力
値が常に中央値の「８０Ｈ」となるようにＤＳＰ１１０
によって制御される。

【００４１】ＤＳＰ１１０からの制御データはシリアル
転送ラインを介してＤ／Ａコンバータ１２０へ出力され
る。制御出力データは、それぞれ、異なる分解能をもっ
て、Ｄ／Ａコンバータ１２０のアナログ出力端子Ａ１、
Ａ２、Ａ３から出力される。これらの端子から出力され
た信号は抵抗１２１、１２２、１２３等の値の違いによ
り重み付けされて反転加算器１５０によって反転加算さ
れる。反転加算器１５０から出力された信号にＤＳＰ１
１０から出力される、例えば、パラボラ状補正波が、反
転加算器１５１によって反転加算される。比較器１５２
には反転加算器１５１の出力と水平同期周期のノコギリ
波Ｈ−ＳＡＷＴＯＯＴＨとの比較が行われて、反転加算
器１５１の出力の大きさに応じたパルス信号列が生成さ
れる。この信号列はトランジスタ１５３、１５４による
バッファ回路をへて水平偏向電圧制御装置１１に送られ
て直流１８０Ｖがチョッパ制御されて適切な電圧＋Ｂが
生成される。

【００４２】以下、ＤＳＰ１１０の動作を中心に説明す
る。図５はＤＳＰ１１０における水平ラスタ幅制御のア
ルゴリズムのメインルーチンを示すフローチャートであ
る。ディスプレイ装置の電源がオンされると、ＤＳＰ１
１０内部の初期化、例えば、内蔵ＲＡＭ領域のクリア等
を行った後（ステップＳＴ５０１）、ストレス低減処理
が実行される（ステップＳＴ５０２）。このストレス低
減処理は以下のように行われる。

【００４３】電源オン直後は、比較器１５２へ入力され
る水平ノコギリ波の周期が一定とはならずにランダムに
なる。このため、水平ノコギリ波の周期が非常に長い時
は、電圧＋Ｂが高くなり、必要以上にトランジスタのコ
レクタにかかる電圧Ｖ_cpが高くなり、水平出力トランジ
スタ２のストレスが極端に増加する。この現象を図８、
図９、図１０を用いて説明する。図８は比較器１５２及
び水平偏向電圧制御回路１１を示す回路図である。図９
は定常時における比較器１５２の入出力信号の波形を示
す波形図である。また、図１０は電源オン直後の比較器
１５２の入出力信号の波形を示す波形図である。図９に
示す定常状態の場合の水平ノコギリ波Ｂに比べて、図１
０に示すように水平ノコギリ波Ｂの周期の方が長い場合
には、比較器１５２の出力Ｃのロー期間Ｔｃは図９に示
す定常状態の場合のロー期間Ｔｃよりも長くなる。ロー
期間Ｔｃの間は、ＦＥＴなどのトランジスタで構成され
るスイッチング素子１１ａはオンになり、インダクタ１
１ｂに期間Ｔｃの間にエネルギーが蓄えられる。従っ
て、期間Ｔｃが長ければ長い程、電圧＋Ｂが上昇するこ
とになる。この水平ノコギリ波の周期と図１に示す水平
出力トランジスタ２のドライブ周期とは同一周期である
ため、電圧＋Ｂが上昇すれば、コレクタ電圧Ｖ _cpも上昇
することになる。

【００４４】以上により、電源オン直後の処理として、
ＤＳＰ１１０は反転加算器１５１の出力電圧Ａを比較器
１５２に入力されるノコギリ波Ｂの最低値以下の電圧と
なるように制御する。ＤＳＰ１１０の処理スピードは速
いため、図５に示す初期化のステップＳＴ５０１が高速
で行われ、以上の出力電圧Ａの制御にきわめて短時間で
移ることが可能である。なお、信号＋Ｂ_ref は図２のグ
ラフに示すように、入力された水平同期周波数に対応し
た電圧をＤ／Ａコンバータ１２０から出力するようにＤ
ＳＰ１１０からディジタルデータがＤ／Ａコンバータ１
２０へ転送される。また、ロータリーエンコーダ１０１
のパルスをＣＰＵ１００が検出することによってＤ／Ａ
コンバータ１２０にディジタルデータを転送し、水平ラ
スタ幅信号Ｈ−ＳＩＺＥ_ref がＤ／Ａコンバータ１２０
から出力される。

【００４５】すなわち、電源オン直後は、指定されたリ
ファレンス出力、すなわち、加算器１３０の出力に対し
て意図的にＤＳＰ１１０によるラスタ幅のフィードバッ
ク制御を行わない。所定の時間が経過した後、加算器１
３０から出力されるリファレンス信号に、水平偏向回路
ユニット１６０の端子ＨＯから出力される信号を追従さ
せる制御、すなわち、フィードバック制御を開始する。
この所定の期間は、図１の比較器１５２に入力される水
平ノコギリ波の周期が安定する時間を考慮して予め決定
される。また、水平ノコギリ波Ｈ−ＳＡＷＴＯＯＴＨは
外部から入力される水平同期信号または、内部の発振器
による自走周波数によるトリガーで生成される。

【００４６】次に、水平ノコギリ波Ｈ−ＳＡＷＴＯＯＴ
Ｈの周期が安定してからの水平幅のディジタル制御につ
いて説明する。Ｄ／Ａコンバータ１２０の出力端子Ａ３
からの出力電圧は出力端子Ａ１、Ａ２の出力電圧のオフ
セット電圧として使用される。これにより、各水平同期
周波数におけるラスタ水平幅制御の追従性を向上させる
ことができる。また、出力端子Ａ１、Ａ２からの出力電
圧は抵抗器１２１、１２２等により、重み付けられて反
転加算器１５０で加算される。また、この一定の比率に
よるハードウエア上の重み付けはＤＳＰ１１０内部での
ソフトウエア上での重み付けと一致しなければならな
い。一致しない場合は、制御の不連続点ができてラスタ
幅の変化時に幅が滑らかに変化しない点ができてしま
う。

【００４７】次に、ロータリーエンコーダ１０１によっ
て入力されたユーザの所望の水平ラスタ幅信号Ｈ−ＳＩ
ＺＥ_ref がＣＰＵ１００からＤＳＰ１１０に入力され、
この水平ラスタ幅信号Ｈ−ＳＩＺＥ_ref のデータはＤＳ
Ｐ１１０を介してＤ／Ａコンバータ１２０に転送されて
アナログの水平ラスタ幅信号Ｈ−ＳＩＺＥ_ref 信号に変
換される（ステップＳＴ５０３）。その後、垂直同期信
号Ｖ−ＳＹＮＣが入力される度に（ステップＳＴ５０>
４）、サブルーチンＳＵＢ１がコールされる（ステップ
ＳＴ５０５）。なお、サブルーチンＳＵＢ１の動作は後
述する。所定の回数だけサブルーチンＳＵＢ１がコール
された後（ステップＳＴ５０６）は、ロータリーエンコ
ーダ１０１によって入力されたユーザの所望の水平ラス
タ幅信号Ｈ−ＳＩＺＥ_ref がＣＰＵ１００からＤＳＰ１
１０に入力され、この水平ラスタ幅信号Ｈ−ＳＩＺＥ
_ref のデータはＤ／Ａコンバータ１２０に転送されてア
ナログの水平ラスタ幅信号Ｈ−ＳＩＺＥ_ref 信号に変換
される（ステップＳＴ５０７）。その後、垂直同期信号
Ｖ−ＳＹＮＣが入力される度に（ステップＳＴ５０
８）、今度は、サブルーチンＳＵＢ２が繰り返してコー
ルされる（ステップＳＴ５０９）。なお、水平同期周波
数ｆ_H の切り換えが割り込み等で検出されるとストレス
低減処理（ステップＳＴ５１０）が実行されて、処理は
ステップＳＴ５０３に移行する。なお、このステップＳ
Ｔ５１０のストレス低減処理については後に詳細に説明
する。

【００４８】次に、サブルーチンＳＵＢ１（第１のフィ
ードバック演算処理）の動作について説明する。図６は
サブルーチンＳＵＢ１を示すフローチャートである。Ａ
／Ｄコンバータ１４０にＤＳＰ１１０からサンプル・ホ
ールド・パルスが送られ、差動増幅器１０の２つの入力
信号の差分がＡ／Ｄ変換されて対応のディジタル信号が
データラインを介してＤＳＰ１１０に転送される。ＤＳ
Ｐ１１０はＡ／Ｄコンバータ１４０のディジタル出力値
をリードして（ステップＳＴ６０１）、所定の回数の平
均値、例えば、３回の平均値ＡＶＲを求める（ステップ
ＳＴ６０２）。また、ｎ回目のＤ／Ａコンバータ１２０
の出力端子Ａ１、Ａ２の加算出力をＹ（ｎ）とする。従
って、今回の出力値がＹ（ｎ）であれば、前回の出力値
はＹ（ｎ−１）、前々回の出力値はＹ（ｎ−２）と表現
される。

【００４９】Ａ／Ｄコンバータ１４０のディジタル出力
の所定回数の平均値ＡＶＲとラスタ幅フィードバック値
との差が非常に大きい場合、すなわち、ＡＶＲ＞Ｆ０Ｈ
またはＡＶＲ＜１０Ｈの場合（ステップＳＴ６０３、ス
テップＳＴ６０４）には以下の式（１）によりＹ（ｎ）
を計算する（ステップＳＴ６０５）。 Ｙ（ｎ）＝Ｙ（ｎ−１）−Ｋ１（Ｙ（ｎ−１）−Ｙ（ｎ−２）） −Ｋ２・ｆ_H ・（ＡＶＲ−８０Ｈ） ．．．（１）

【００５０】ステップＳＴ６０５に引き続いてステップ
ＳＴ６０６でＹ（ｎ）をＸＦＨ１、ＸＦＨ２に変換し、
ＸＦＨ１、ＸＦＨ２に対応する信号をＤ／Ａコンバータ
１２０の出力端子Ａ１、Ａ２から出力する（ステップＳ
Ｔ６０７）。

【００５１】同様にして、平均値ＡＶＲとラスタ幅フィ
ードバック値との差が中くらいの場合、すなわち、１０
Ｈ≦ＡＶＲ＜７０Ｈ、または、９０Ｈ＜ＡＶＲ≦Ｆ０Ｈ
の場合（ステップＳＴ６０３、ＳＴ６０４、ＳＴ６０
８、ＳＴ６０９）には以下の式（２）によりＹ（ｎ）を
計算する（ステップＳＴ６１０）。 Ｙ（ｎ）＝Ｙ（ｎ−１）−Ｋ３・（Ｙ（ｎ−１）−Ｙ（ｎ−２）） −Ｋ４・ｆ_H ・（ＡＶＲ−８０Ｈ） ．．．（２）

【００５２】そして、ステップＳＴ６１１でＹ（ｎ）を
ＸＦＨ１、ＸＦＨ２に変換し、ＸＦＨ１、ＸＦＨ２に対
応する信号をＤ／Ａコンバータ１２０の出力端子Ａ１、
Ａ２から出力する（ステップＳＴ６１２）。

【００５３】制御系がほぼ収束している場合、すなわ
ち、７０Ｈ≦ＡＶＲ＜７ＥＨ、または８２Ｈ＜ＡＶＲ≦
９０Ｈの場合（ステップＳＴ６０３、ＳＴ６０４、ＳＴ
６０８、ＳＴ６０９、ＳＴ６１３、ＳＴ６１４）には以
下の式（３）によりＹ（ｎ）を計算する（ステップＳＴ
６１５）。 Ｙ（ｎ）＝Ｙ（ｎ−１）−Ｋ５・（ＡＶＲ−８０Ｈ） ．．．（３）

【００５４】そして、ステップＳＴ６１６でＹ（ｎ）を
ＸＦＨ１、ＸＦＨ２に変換し、ＸＦＨ１、ＸＦＨ２に対
応する信号をＤ／Ａコンバータ１２０の出力端子Ａ１、
Ａ２から出力する（ステップＳＴ６１７）。

【００５５】一方、制御系が収束している場合、すなわ
ち、７ＥＨ≦ＡＶＲ≦８２Ｈの場合（ステップＳＴ６０
３、ＳＴ６０４、ＳＴ６０８、ＳＴ６０９、ＳＴ６１
３、ＳＴ６１４）には、そのまま、フィードバック制御
をせずにリターンする。

【００５６】次に、サブルーチンＳＵＢ２（第２のフィ
ードバック演算処理）について説明する。図７はサブル
ーチンＳＵＢ２を示すフローチャートである。サブルー
チンＳＵＢ１と同様に、Ａ／Ｄコンバータ１４０のディ
ジタル・データを読んで（ステップＳＴ７０１）、Ａ／
Ｄコンバータ１４０から出力されるディジタル・データ
の平均値ＡＶＲを計算する（ステップＳＴ７０２）。

【００５７】Ａ／Ｄコンバータ１４０のディジタル出力
の所定回数の平均値ＡＶＲとラスタ幅フィードバック値
との差が大きい場合、すなわち、ＡＶＲ＜７０Ｈまたは
ＡＶＲ＞９０Ｈの場合（ステップＳＴ７０３、ステップ
ＳＴ７０４）には以下の式（４）によりＹ（ｎ）を計算
する（ステップＳＴ７０５）。 Ｙ（ｎ）＝Ｙ（ｎ−１）−Ｋ６（Ｙ（ｎ−１）−Ｙ（ｎ−２）） −Ｋ７・ｆ_H ・（ＡＶＲ−８０Ｈ） ．．．（４）

【００５８】そして、ステップＳＴ７０６でＹ（ｎ）を
ＸＦＨ１、ＸＦＨ２に変換し、ＸＦＨ１、ＸＦＨ２に対
応する信号をＤ／Ａコンバータ１２０の出力端子Ａ１、
Ａ２から出力する（ステップＳＴ７０７）。

【００５９】制御系がほぼ収束している場合、すなわち
７０Ｈ≦ＡＶＲ＜７ＥＨまたは８２Ｈ＜ＡＶＲ≦９０Ｈ
の場合（ステップＳＴ７０３、ＳＴ７０４、ＳＴ７０
８、ＳＴ７０９）には以下の式（５）によりＹ（ｎ）を
計算する（ステップＳＴ７１０）。 Ｙ（ｎ）＝Ｙ（ｎ−１）−Ｋ８・ｆ_H ・（ＡＶＲ−８０Ｈ） ．．．（５）

【００６０】そして、ステップＳＴ７１１でＹ（ｎ）を
ＸＦＨ１、ＸＦＨ２に変換し、ＸＦＨ１、ＸＦＨ２に対
応する信号をＤ／Ａコンバータ１２０の出力端子Ａ１、
Ａ２から出力する（ステップＳＴ７１２）。

【００６１】一方、制御系が収束している場合、すなわ
ち７ＥＨ≦ＡＶＲ≦８２Ｈの場合（ステップＳＴ７０
３、ＳＴ７０４、ＳＴ７０８、ＳＴ７０９）には、フィ
ードバック制御を実行せずにリターンする。

【００６２】なお、式（１）から式（５）において、係
数Ｋ１からＫ８の値によって制御系のスピード及び安定
度が決定する。このため係数Ｋ１からＫ８を適切に選択
することでサブルーチンＳＵＢ１を実行するループのル
ープゲインを高く設定している。一方、サブルーチンＳ
ＵＢ２を実行するループのループゲインはサブルーチン
ＳＵＢ１を実行するループのループゲインよりも低くな
るように係数が設定されている。また、図５のフローチ
ャートに示したようにサブルーチンＳＵＢ１のループゲ
インは高く設定されているのでラスタ幅の発振を防ぐた
めにループの回数を予め設定している。

【００６３】具体的には式（１）、（２）、（４）にお
いては、係数Ｋ１、Ｋ３、Ｋ６の値を小さくするほど、
ループゲインは大きくなり、係数Ｋ２、Ｋ４、Ｋ７の値
を大きくするほどループゲインは大きくなる。また、式
（３）、（５）においては、係数Ｋ５、Ｋ８の値を大き
くするとループゲインは大きくなる。

【００６４】さらに、サブルーチンＳＵＢ１においては
式（１）、式（２）、式（３）の順番に制御スピードが
遅くなるように式の係数が設定されている。また、サブ
ルーチンＳＵＢ２においては式（４）、式（５）の順番
に制御スピードが遅くなるように式の係数が設定されて
いる。

【００６５】さらに、式（１）、（２）、（４）では水
平同期周波数ｆ_H をパラメータとしている。すなわち、
水平同期周波数ｆ_H が高いほど、ループゲインが高くな
るように制御される。また、Ａ／Ｄコンバータ１４０及
びＤ／Ａコンバータ１２０は５Ｖの単一電源で動作する
８ビットの分解能であり、この実施の形態の制御系の収
束値としてはＡ／Ｄコンバータ１４０の出力値８０Ｈを
採用している。

【００６６】Ｄ／Ａコンバータ１２０の出力端子Ａ１、
Ａ２からの出力電圧は以下の式によって重み付けが成さ
れて信号ＸＦＨ１、ＸＦＨ２となる。 Ｙ（ｎ）＝ＸＦＨ１＋６４・ＸＦＨ２ この式では、出力端子Ａ１、Ａ２からの出力電圧の分解
能比を１：６４にしたが、他の分解能比に設定しても良
い。ただし、ＤＳＰ１１０内のソフトウエア上の分解能
比と出力端子Ａ１、Ａ２からのハードウエア上の分解能
比とを一致させる必要がある。

【００６７】また、以上のように、Ａ／Ｄコンバータ１
４０のサンプル・ホールド及びＡ／Ｄ変換は垂直同期信
号Ｖ−ＳＹＮＣのタイミングで行った。このため、図１
２に示すように、電圧＋Ｂに左右糸巻き歪補正用の変調
がかかっても、左右糸巻き歪補正されていない領域でフ
ィードバック制御が行われるので糸巻き補正等の影響を
受けることなくラスタ幅のフィードバック制御を行うこ
とができる。また、図１３に示すように、左右糸巻き歪
補正は、ラスタの４つの頂点を定点として、行われる。
さらに、１周期遅れてＡ／Ｄ変換のデータをＤＳＰ１１
０に取り込むようにすれば、Ａ／Ｄコンバータ１４０に
変換速度の遅い素子を使用することができる。

【００６８】また、サンプル・ホールドを垂直同期信号
Ｖ−ＳＹＮＣと次の垂直同期信号Ｖ−ＳＹＮＣとの中
間、すなわち、１／２Ｖ遅らせて行うことにより、図１
４に示すように、左右糸巻き歪補正はラスタのセンタ部
分の横幅を一定として行われる。

【００６９】サブルーチンＳＵＢ２の数式（４）、
（５）では、サブルーチンＳＵＢ１の数式の係数とは異
なる係数を採用してループゲインを変える制御を行っ
た。この制御に加えて、各数式を用いるための平均値Ａ
ＶＲの値の範囲の区切り方をサブルーチンＳＵＢ１のも
のとは異なる範囲の区切り方でフィードバック制御を行
って、制御系の安定度を変えるようにしても良い。

【００７０】次に、水平同期信号の水平同期周波数ｆ_H
が変化した場合のストレス低減処理（ステップＳＴ５１
０）について説明する。水平同期周波数ｆ_H が変化した
場合には、周波数の変化を検出後、水平同期周波数ｆ_H
が安定するまで、または、水平同期周波数ｆ_H の切り換
えを認識後、一定時間が経過するまで、Ｄ／Ａコンバー
タ１２０の出力端子Ａ３からの出力電圧を最低値にして
水平出力トランジスタ２にかかるストレスを軽減する。
例えば、図１１において、水平同期周波数ｆ_Hがｆ_HMAX
からｆ_H1に変更される場合に、水平同期周波数がｆ_H1に
安定するまで、あるいは周波数の変更を認識してから一
定の時間が経過するまでは最低の水平同期周波数ｆ_HMIN
に対応する電圧Ｖ_HMINをＤ／Ａコンバータ１２０の出力
端子Ａ３から出力するように制御する。

【００７１】また、水平同期周波数ｆ_H の切り換え時に
ストレスを低減する手段としてＤＳＰ１１０から出力さ
れるパラボラ状補正波を所定の期間一定の電圧とする制
御を行う。図１５に示すように水平同期周波数ｆ_H の切
り換え期間は水平ラスタ歪補正波形を計算して、その波
形を出力する必要がないのでＤＳＰ１１０では水平同期
周波数ｆ_H の切り換え期間に歪補正波形を生成せずにで
きるだけ高い電圧値を出力するようにする。このように
することで反転加算器１５１の出力電圧が低い電圧値に
なり、水平出力トランジスタ２のストレスが低減され
る。

【００７２】さらに、上記実施の形態においては、パラ
ボラ状補正波は独立にＤＳＰ１１０で生成されてＤ／Ａ
コンバータ２００でアナログ信号に変換された後、反転
加算器１５１によってＤ／Ａコンバータ１２０のアナロ
グ出力に加算されるように構成した。しかし、Ｄ／Ａコ
ンバータ１２０に高精度のものを使用すれば、ＤＳＰ１
１０でパラボラ状補正をディジタル的に行って、パラボ
ラ状補正が施されたデータをＤ／Ａコンバータ１２０に
送り、パラボラ状補正済みのアナログ信号をＤ／Ａコン
バータ１２０から直接出力するようにしても良い。

【００７３】実施の形態２．図１６はこの発明の他の実
施の形態の水平ラスタ幅ディジタル制御装置の構成を示
すブロック図である。図１６において図１と同一部分に
は同一の符号を付し、重複する説明は省略する。図にお
いて、１１０ａは水平同期信号の周期で水平ラスタ幅の
フィードバック制御の計算を実行するディジタル・シグ
ナル・プロセッサ（以下、ＤＳＰと記す）（ディジタル
信号処理手段、補正波生成手段）である。また、２０１
はＤＳＰ１１０ａから出力されるディジタルのパラボラ
状補正波をアナログ信号に変換して加算器１３０の入力
端子に供給するＤ／Ａコンバータである。なお、ＤＳＰ
１１０ａはＡ／Ｄコンバータ１４０へのサンプル・ホー
ルド・パルスとして水平同期信号Ｈ−ＳＹＮＣのパルス
周期の信号を出力する。

【００７４】次に動作について説明する。図１７はこの
実施の形態２の水平ラスタ幅ディジタル制御装置の水平
ラスタ幅の制御動作を示すフローチャートである。図５
と同様のステップには同一の符号を付し重複する説明は
省略する。すなわち、実施の形態１ではステップＳＴ５
０４、ＳＴ５０８で垂直同期信号Ｖ−ＳＹＮＣの入力の
有無を判断したが、この実施の形態２ではこれらのステ
ップに変えてステップＳＴ５０４ａ、ＳＴ５０８ａで水
平同期信号Ｈ−ＳＹＮＣの入力の有無を判断している。
すなわち、この実施の形態２では図５に示すサブルーチ
ンＳＵＢ１、図６に示すサブルーチンＳＵＢ２は水平同
期信号Ｈ−ＳＹＮＣの周期で実行される。しかしなが
ら、この実施の形態２では実施の形態１で示す数式
（１）から（５）の係数Ｋ１からＫ８の具体的な値は異
なる。

【００７５】さらに、ＤＳＰ１１０ａから出力されるデ
ィジタルのパラボラ補正波はＤ／Ａコンバータ２０１に
よってアナログ信号に変換されてＤ／Ａコンバータ１２
０から出力される水平ラスタ幅信号Ｈ−ＳＩＺＥ_ref お
よび信号＋Ｂ_ref とともに加算器１３０に入力されて加
算される。このため、フィードバック制御において１水
平ライン毎に糸巻き歪みに対するパラボラ補正等がなさ
れて水平ラスタ幅が制御される。

【００７６】実施の形態３．図１８はこの発明の他の実
施の形態の水平ラスタ幅ディジタル制御装置の構成を示
すブロック図である。なお、図１と同一部分には同一符
号を付し、重複する説明は省略する。図において、２１
０はＤ／Ａコンバータ１２０から出力される水平ラスタ
幅制御値、すなわち抵抗１２１、１２２、１２３から信
号の合成値に基づいて水平出力トランジスタ２のベース
電流の振幅を制御する電流制御部（電流制御手段）、２
２０は水平ラスタ幅制御値を監視し、異常があった場合
に装置全体の電源を切る等の処理を行う保護回路（保護
手段、警告手段）を示している。

【００７７】次に動作について説明する。水平ラスタ幅
のディジタル制御の動作について、および、糸巻き歪み
等の補正についての動作は実施の形態１と同様であるの
で説明を省略する。

【００７８】図１９、図２０は水平出力トランジスタ２
のドライブ状態が最適に調整されなかったとき、または
経年変化でドライブ状態が最適状態からずれてきた場合
のモニタ装置の動作時間に対する水平ラスタ幅制御値の
変化を示すグラフ図である。これらの図に示すように水
平出力トランジスタ２のドライブ状態が最適状態からず
れてきた場合には水平ラスタ幅制御値は状況によって種
々の変化を示す。このように水平ラスタ幅制御値が変化
した場合には、電流制御部２１０が水平出力トランジス
タ２に入力されるベース電流Ｉ_B の振幅を制御する。

【００７９】図１９、図２０のように水平ラスタ幅制御
値が変化した場合に電流制御部２１０はこの変化に基づ
いて水平出力トランジスタ２のベース電流の振幅を制御
する。すなわち、水平ラスタ幅制御値が増加した場合に
は水平出力トランジスタ２のベース電流を減らすように
する。図２２は水平ラスタ幅制御値が増加した場合の水
平出力トランジスタ２のベース電流の振幅の変化を示す
図である。図に示すように水平ラスタ幅制御値が増加し
た場合には点線で示すベース電流の振幅を実線で示すベ
ース電流の振幅となるようにする。

【００８０】図２１は水平出力トランジスタ２が故障し
た場合などに水平ラスタ幅制御値が急激に小さくなった
場合を示すグラフ図である。図に示すように水平ラスタ
幅制御値が所定の範囲に含まれない場合にはモニタ装置
の電源を切るように動作する。このようにすることで事
故、災害を未然に防ぐことができる。なお、保護回路２
２０はユーザに対して警告するためにＬＥＤなどを点滅
させるようにしても良い。さらに、上述した保護回路２
２０は水平ラスタ幅制御値を用いたが差動増幅器１０か
ら出力される水平ラスタ幅フィードバック値を用いるこ
ともできる。また、さらにこの実施の形態３では垂直同
期信号の周期毎にフィードバック制御を行う実施の形態
１に電流制御部２１０および保護回路２２０を設けるも
のを示したが、実施の形態２に記載したように水平同期
信号の周期でフィードバック制御を実行する実施の形態
２の水平ラスタ幅ディジタル制御装置に対しても同様に
電流制御部２１０および保護回路２２０を設けることも
できる。

【００８１】

【発明の効果】請求項１記載の発明によれば、ディジタ
ル信号処理手段にはアナログ・ディジタル信号変換手段
から出力される所望の水平幅を示す信号とコレクタパル
ス電圧に対応する信号の差信号を示すディジタル信号が
入力されてラスタの水平幅を制御するフィードバック演
算処理が行われ、演算結果のディジタル信号がディジタ
ル・アナログ変換手段によってアナログ信号に変換さ
れ、このアナログ信号に基づいて、水平偏向電圧が制御
されるように構成したので、水平幅の制御を正確に実行
できる効果がある。

【００８２】請求項２記載の発明によれば、アナログ・
ディジタル信号変換手段が垂直同期信号のタイミングで
差動増幅手段からのアナログ出力をサンプルしてホール
ドするように構成したので、垂直周期によるラスタ歪補
正の影響を受けることなくラスタの水平幅の制御が行え
る効果がある。

【００８３】請求項３記載の発明によれば、ラスタ幅信
号生成手段をラスタ幅入力手段から入力された所望の水
平ラスタ幅に基づいて水平ラスタ幅制御の基準信号を生
成するように構成したので、ユーザの所望の水平ラスタ
幅に基づいて水平ラスタ幅の制御が行える効果がある。

【００８４】

【００８５】請求項４記載の発明によれば、ディジタル
信号処理手段を、電源投入直後または水平同期周波数の
切り換え直後に第１のフィードバック演算処理を所定の
回数実行し、その後は第１のフィードバック演算処理よ
りもループゲインが低い第２のフィードバック演算処理
を繰り返し実行するように構成したので、電源投入直後
または水平同期周波数の切り換え直後の過渡状態であっ
ても安定して正確なラスタ幅制御が行える効果がある。

【００８６】請求項５記載の発明によれば、ディジタル
信号処理手段の第１のフィードバック演算処理におい
て、アナログ・ディジタル信号変換手段から出力される
ディジタル信号の値が採り得る範囲を、アナログ・ディ
ジタル信号変換手段の出力値の収束を示す第１の範囲
と、それとは異なる複数の第２の範囲とに分割し、複数
の第２の範囲のぞれぞれに、第２の範囲が第１の範囲に
近いほど制御スピードが遅いフィードバック演算処理を
割り当て、アナログ・ディジタル信号変換手段の出力値
に応じて、第２の範囲に割り当てられたフィードバック
演算処理を行うように構成したので、電源投入直後また
は水平同期周波数の切り換え直後の過渡状態であっても
安定して正確なラスタ幅制御が行える効果がある。

【００８７】請求項６記載の発明によれば、補正波生成
手段は垂直同期信号の周期でラスタの水平幅を補正する
ための補正波を生成し、この補正波が信号加算手段によ
ってディジタル・アナログ変換手段から出力されるアナ
ログ信号に加算されるように構成したので、ラスタ水平
幅のフィードバック制御に影響を与えることなく垂直同
期信号の周期でラスタの水平幅を補正できる効果があ
る。

【００８８】請求項７記載の発明によれば、補正波生成
手段は水平同期周波数の切り換え直後に補正波生成手段
における補正波の生成を停止し、水平偏向電圧制御手段
から出力される電圧値が低くなるように補正波生成手段
から所定の電圧の信号を出力するように構成したので、
水平同期周波数の切り換え直後にラスタ幅の制御が不安
定になることを防止し、水平出力トランジスタにかかる
ストレスを低減できる効果がある。

【００８９】請求項８記載の発明によれば、ディジタル
信号処理手段は電源投入直後または水平同期周波数の切
り換え直後、所定の期間、水平偏向電圧制御手段から出
力される電圧値が低くなるようにディジタル・アナログ
信号変換手段にディジタルデータを送出するように構成
したので、電源投入直後または水平同期周波数の切り換
え直後にラスタ幅の制御が不安定になることを防止し、
水平出力トランジスタにかかるストレスを低減できる効
果がある。

【００９０】請求項９記載の発明によれば、ディジタル
信号処理手段のフィードバック演算処理は水平同期信号
周波数をパラメータとして含み、水平同期信号周波数の
違いによる制御変動を吸収するように構成したので、水
平同期信号周波数が変更されても安定的かつ正確にラス
タ幅を制御できる効果がある。

【００９１】請求項１０記載の発明によれば、ディジタ
ル信号処理手段はアナログ・ディジタル信号変換手段か
ら垂直同期信号の１周期前に変換されて出力されたディ
ジタルデータを用いてフィードバック演算処理を実行す
るように構成したので、アナログ・ディジタル信号変換
手段に速度の遅いものを使用することができコストを低
減できる効果がある。

【００９２】請求項１１記載の発明によれば、アナログ
・ディジタル信号変換手段は垂直同期信号のタイミング
よりも垂直同期信号周期の半周期遅れて差動増幅手段か
らのアナログ出力をサンプルしてホールドするように構
成したので、ラスタの中央部の横幅を一定としてラスタ
幅を制御できる効果がある。

【００９３】請求項１２記載の発明によれば、アナログ
・ディジタル信号変換手段を、水平同期信号のタイミン
グで差動増幅手段からのアナログ出力をサンプルしてホ
ールドするように構成したので、水平同期信号の周期で
細かく水平ラスタ幅を制御することができる効果があ
る。

【００９４】請求項１３記載の発明によれば、垂直同期
信号の周期でラスタの水平幅を補正するための補正波と
第２の信号とを加算し加算した信号を差動増幅手段に出
力するように構成したので、ラスタの１ライン毎にラス
タ幅の制御を正確にすることができる効果がある。

【００９５】請求項１４記載の発明によれば、ディジタ
ル・アナログ変換手段から出力されたアナログ信号の変
化に基づいて水平出力トランジスタのベース電流の振幅
を制御するように構成したので、経年変化等で水平出力
トランジスタのドライブ状態が変化しても適正な状態に
補正することができる効果がある。

【００９６】請求項１５記載の発明によれば、ディジタ
ル・アナログ変換手段から出力されたアナログ信号が所
定の範囲内にないときは異常と判断して水平ラスタ幅デ
ィジタル制御装置の電源を断にするように構成したの
で、水平出力トランジスタ等が故障した場合に故障によ
る火災等が起こることを防止できる効果がある。

【００９７】請求項１６記載の発明によれば、ディジタ
ル・アナログ変換手段から出力されたアナログ信号の値
が所定の範囲内にないときは異常と判断してユーザに対
して警告をするように構成したので、水平出力トランジ
スタ等が故障した場合に故障による火災等が起こること
を防止できる効果がある。

【００９８】請求項１７記載の発明によれば、差動増幅
手段からの出力の値が所定の範囲内にないときは異常と
判断して水平ラスタ幅ディジタル制御装置の電源を断に
するように構成したので、水平出力トランジスタ等が故
障した場合に故障による火災等が起こることを防止でき
る効果がある。

【００９９】請求項１８記載の発明によれば、差動増幅
手段からの出力の値が所定の範囲内にないときは異常と
判断してユーザに対して警告をするように構成したの
で、水平出力トランジスタ等が故障した場合に故障によ
る火災等が起こることを防止できる効果がある。

【図面の簡単な説明】

【図１】 この発明の実施の形態１による水平ラスタ幅
ディジタル制御装置の構成を示すブロック図である。

【図２】 水平偏向電圧の出力電圧＋Ｂの電圧値を示す
信号＋Ｂ_ref と水平同期信号ｆ_H との関係を示すグラフ
図である。

【図３】 ユーザの所望の水平ラスタ幅Ｈ−ＳＩＺＥが
中央値であるときの電圧＋Ｂと水平同期周波数ｆ_H との
関係を示したグラフ図である。

【図４】 ユーザの所望の水平ラスタ幅Ｈ−ＳＩＺＥ
が、最低値、中央値、最大値であるときのそれぞれにつ
いての電圧＋Ｂと水平同期周波数ｆ_H との関係を示した
グラフ図である。

【図５】 ＤＳＰにおける水平ラスタ幅制御のアルゴリ
ズムのメインルーチンを示すフローチャートである。

【図６】 過渡状態での水平ラスタ幅制御のサブルーチ
ンＳＵＢ１を示すフローチャートである。

【図７】 定常状態での水平ラスタ幅制御のサブルーチ
ンＳＵＢ２を示すフローチャートである。

【図８】 比較器及び水平偏向電圧制御回路を示す回路
図である。

【図９】 定常時における比較器の入出力信号の波形を
示す波形図である。

【図１０】 電源オン直後の比較器の入出力信号の波形
を示す波形図である。

【図１１】 Ｄ／Ａコンバータの出力電圧と水平同期周
波数との関係を示すグラフ図である。

【図１２】 糸巻き歪補正が成された場合の水平偏向電
圧、水平偏向回路ユニット出力端子の電圧、垂直同期信
号、Ａ／Ｄコンバータのサンプル・ホールド・パルスを
示す図である。

【図１３】 垂直同期信号のタイミングでＡ／Ｄコンバ
ータのサンプル・ホールドを行った場合のラスタと糸巻
き歪補正の様子を示す図である。

【図１４】 垂直同期信号から半周期遅れたタイミング
でＡ／Ｄコンバータのサンプル・ホールドを行った場合
のラスタと糸巻き歪補正の様子を示す図である。

【図１５】 ＤＳＰから出力されるパラボラ状補正波と
周波数切り換え時に出力される電圧とを示すグラフ図で
ある。

【図１６】 この発明の実施の形態２の水平ラスタ幅デ
ィジタル制御装置の構成を示すブロック図である。

【図１７】 実施の形態２の水平ラスタ幅ディジタル制
御装置の水平ラスタ幅の制御動作を示すフローチャート
である。

【図１８】 実施の形態３の水平ラスタ幅ディジタル制
御装置の構成を示すブロック図である。

【図１９】 水平出力トランジスタのドライブ状態が最
適に調整されなかったとき、または経年変化でドライブ
状態が最適状態からずれてきた場合のモニター装置の動
作時間に対する水平ラスタ幅制御値の変化を示すグラフ
図である。

【図２０】 水平出力トランジスタのドライブ状態が最
適に調整されなかったとき、または経年変化でドライブ
状態が最適状態からずれてきた場合のモニター装置の動
作時間に対する水平ラスタ幅制御値の変化を示すグラフ
図である。

【図２１】 水平出力トランジスタが故障した場合など
に水平ラスタ幅制御値が急激に小さくなった場合を示す
グラフ図である。

【図２２】 水平ラスタ幅制御値が増加した場合の水平
出力トランジスタのベース電流の振幅の変化を示す図で
ある。

【図２３】 従来のアナログ式の水平ラスタ幅ディジタ
ル制御装置の構成を示すブロック図である。

【図２４】 ラスタ幅をディジタル信号に変換して制御
を行う従来の表示装置の構成を示すブロック図である。

【図２５】 図２４に示す従来の表示装置の各部の信号
波形を示す図である。

【符号の説明】 １ 水平出力チョークトランス（電圧計測手段）、２
水平出力トランジスタ、４ 偏向ヨーク、７Ａ，７Ｂ
ダイオード（電圧計測手段）、８ コンデンサ（電圧計
測手段）、１０ 差動増幅器（差動増幅手段）、１１
水平偏向電圧制御装置（水平偏向電圧制御手段）、１０
０ ＣＰＵ（ラスタ幅入力手段）、１０１ ロータリー
エンコーダ（ラスタ幅入力手段）、１１０，１１０ａ
ＤＳＰ（ディジタル信号処理手段、補正波生成手段）、
１２０ Ｄ／Ａコンバータ（ディジタル・アナログ信号
変換手段、ラスタ幅信号生成手段）、１３０ 加算器
（ラスタ幅信号生成手段）、１４０ Ａ／Ｄコンバータ
（アナログ・ディジタル信号変換手段）、１５１ 反転
加算器（信号加算手段）、１５２ 比較器（電圧制御信
号生成手段）、２１０ 電流制御部（電流制御手段）、
２２０ 保護回路（保護手段、警告手段）。

フロントページの続き (56)参考文献 特開 平４−82480（ＪＰ，Ａ) 特開 平３−19573（ＪＰ，Ａ) 特開 平６−315094（ＪＰ，Ａ) 特開 昭60−185471（ＪＰ，Ａ) 特開 平６−38067（ＪＰ，Ａ) 特開 平５−137018（ＪＰ，Ａ) 特開 平６−27897（ＪＰ，Ａ) 特開 平６−319053（ＪＰ，Ａ) 特開 平６−181526（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04N 3/223 G09G 1/16 H04N 3/23 H04N 3/27

Claims (18)

(57)【特許請求の範囲】
1. 【請求項１】 陰極線管に表示されるラスタの水平表示
   幅を制御する水平ラスタ表示幅制御装置において、前記
   陰極線管の電子ビームを水平方向に偏向するための偏向
   ヨークと、入力される制御信号に基づいて前記偏向ヨー
   クに電圧を印加するための電源電圧を制御して出力する
   水平偏向電圧制御手段と、前記水平偏向電圧制御手段か
   ら出力される電源電圧に基づいた電圧を水平同期信号の
   タイミングで前記偏向ヨークに印加させる水平出力トラ
   ンジスタと、前記水平出力トランジスタのコレクタパル
   ス電圧に対応する第１の信号を計測して出力する電圧計
   測手段と、前記第１の信号と所望の水平幅を示す第２の
   信号との差信号を出力する差動増幅手段と、前記差動増
   幅手段からの出力をディジタル信号に変換するアナログ
   ・ディジタル信号変換手段と、前記アナログ・ディジタ
   ル信号変換手段から出力されるディジタル信号を入力し
   て前記ラスタの水平幅を制御するためのフィードバック
   演算処理を行って演算結果のディジタル信号を出力する
   ディジタル信号処理手段と、前記ディジタル信号処理手
   段から出力されるディジタル信号をアナログ信号に変換
   するディジタル・アナログ変換手段と、ディジタル・ア
   ナログ変換手段から出力されたアナログ信号に基づいて
   前記電源電圧を制御するための制御信号を生成して前記
   水平偏向電圧制御手段に出力する電圧制御信号生成手段
   とを具備することを特徴とする水平ラスタ幅ディジタル
   制御装置。
2. 【請求項２】 アナログ・ディジタル信号変換手段は垂
   直同期信号のタイミングで差動増幅手段からのアナログ
   出力をサンプルしてホールドすることを特徴とする請求
   項１記載の水平ラスタ幅ディジタル制御装置。
3. 【請求項３】 所望の水平ラスタ幅を入力するラスタ幅
   入力手段と、前記ラスタ幅入力手段によって入力された
   所望の水平ラスタ幅に基づいて第２の信号を生成するラ
   スタ幅信号生成手段とをさらに具備することを特徴とす
   る請求項１または請求項２記載の水平ラスタ幅ディジタ
   ル制御装置。
4. 【請求項４】 ディジタル信号処理手段は、電源投入直
   後または水平同期周波数の切り換え直後に第１のフィー
   ドバック演算処理を所定の回数実行し、その後は前記第
   １のフィードバック演算処理よりもループゲインが低い
   第２のフィードバック演算処理を繰り返し実行すること
   を特徴とする請求項１から請求項３のうちのいずれか１
   項記載の水平ラスタ幅ディジタル制御装置。
5. 【請求項５】 ディジタル信号処理手段の前記第１のフ
   ィードバック演算処理において、アナログ・ディジタル
   信号変換手段から出力されるディジタル信号の値が採り
   得る範囲を、前記アナログ・ディジタル信号変換手段の
   出力値の収束を示す第１の範囲と、それとは異なる複数
   の第２の範囲とに分割し、各前記複数の第２の範囲に、
   前記第２の範囲が前記第１の範囲に近いほど制御スピー
   ドが遅いフィードバック演算処理を割り当て、前記アナ
   ログ・ディジタル信号変換手段の前記出力値に応じて、
   前記第２の範囲に割り当てられたフィードバック演算処
   理を行うことを特徴とする請求項４記載の水平ラスタ幅
   ディジタル制御装置。
6. 【請求項６】 垂直同期信号の周期でラスタの水平幅を
   補正するための補正波を生成する補正波生成手段と、前
   記補正波をディジタル・アナログ変換手段から出力され
   るアナログ信号に加算する信号加算手段とをさらに具備
   し、電圧制御信号生成手段は前記信号加算手段から出力
   された信号に基づいて電源電圧を制御するための制御信
   号を生成して水平偏向電圧制御手段に出力することを特
   徴とする請求項１から請求項５のうちのいずれか１項記
   載の水平ラスタ幅ディジタル制御装置。
7. 【請求項７】 水平同期周波数の切り換え直後に補正波
   生成手段における補正波の生成を停止し、水平偏向電圧
   制御手段から出力される電圧値が低くなるように前記補
   正波生成手段から所定の電圧の信号を出力する事を特徴
   とする請求項６記載の水平ラスタ幅ディジタル制御装
   置。
8. 【請求項８】 電源投入直後または水平同期周波数の切
   り換え直後、所定の期間、水平偏向電圧制御手段から出
   力される電圧値が低くなるようにディジタル信号処理手
   段はディジタル・アナログ信号変換手段にディジタルデ
   ータを送出することを特徴とする請求項１から請求項７
   のうちのいずれか１項記載の水平ラスタ幅ディジタル制
   御装置。
9. 【請求項９】 ディジタル信号処理手段のフィードバッ
   ク演算処理は水平同期信号周波数の違いによる制御変動
   を吸収するように水平同期信号周波数をパラメータとし
   て含むことを特徴とする請求項１から請求項８のうちの
   いずれか１項記載の水平ラスタ幅ディジタル制御装置。
10. 【請求項１０】 ディジタル信号処理手段はアナログ・
    ディジタル信号変換手段から垂直同期信号の１周期前に
    変換されて出力されたディジタルデータを用いてフィー
    ドバック演算処理を実行することを特徴とする請求項２
    記載の水平ラスタ幅ディジタル制御装置。
11. 【請求項１１】 アナログ・ディジタル信号変換手段は
    垂直同期信号のタイミングよりも垂直同期信号周期の半
    周期遅れて差動増幅手段からのアナログ出力をサンプル
    してホールドすることを特徴とする請求項１記載の水平
    ラスタ幅ディジタル制御装置。
12. 【請求項１２】 アナログ・ディジタル信号変換手段は
    水平同期信号のタイミングで差動増幅手段からのアナロ
    グ出力をサンプルしてホールドすることを特徴とする請
    求項１記載の水平ラスタ幅ディジタル制御装置。
13. 【請求項１３】 垂直同期信号の周期でラスタの水平幅
    を補正するための補正波を生成する補正波生成手段と、
    前記補正波と第２の信号とを加算し加算した信号を差動
    増幅手段に出力する加算手段とを具備することを特徴と
    する請求項１２記載の水平ラスタ幅ディジタル制御装
    置。
14. 【請求項１４】 ディジタル・アナログ変換手段から出
    力されたアナログ信号の変化に基づいて水平出力トラン
    ジスタのベース電流の振幅を制御する電流制御手段を具
    備する請求項１から請求項１３のうちのいずれか１項記
    載の水平ラスタ幅ディジタル制御装置。
15. 【請求項１５】 ディジタル・アナログ変換手段から出
    力されたアナログ信号が所定の範囲内にないときは異常
    と判断して水平ラスタ幅ディジタル制御装置の電源を断
    にする保護手段を具備する請求項１から請求項１４のう
    ちのいずれか１項記載の水平ラスタ幅ディジタル制御装
    置。
16. 【請求項１６】 ディジタル・アナログ変換手段から出
    力されたアナログ信号の値が所定の範囲内にないときは
    異常と判断してユーザに対して警告をする警告手段を具
    備する請求項１から請求項１５のうちのいずれか１項記
    載の水平ラスタ幅ディジタル制御装置。
17. 【請求項１７】 差動増幅手段からの出力の値が所定の
    範囲内にないときは異常と判断して水平ラスタ幅ディジ
    タル制御装置の電源を断にする保護手段を具備する請求
    項１から請求項１４のうちのいずれか１項記載の水平ラ
    スタ幅ディジタル制御装置。
18. 【請求項１８】 差動増幅手段からの出力の値が所定の
    範囲内にないときは異常と判断してユーザに対して警告
    をする警告手段を具備する請求項１から請求項１４およ
    び請求項１７のうちのいずれか１項記載の水平ラスタ幅
    ディジタル制御装置。