JP2936563B2 - 映像表示装置 - Google Patents

映像表示装置

Info

Publication number
JP2936563B2
JP2936563B2 JP63054380A JP5438088A JP2936563B2 JP 2936563 B2 JP2936563 B2 JP 2936563B2 JP 63054380 A JP63054380 A JP 63054380A JP 5438088 A JP5438088 A JP 5438088A JP 2936563 B2 JP2936563 B2 JP 2936563B2
Authority
JP
Japan
Prior art keywords
display
signal
output
background
character
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63054380A
Other languages
English (en)
Other versions
JPH01228277A (ja
Inventor
惠 石黒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP63054380A priority Critical patent/JP2936563B2/ja
Publication of JPH01228277A publication Critical patent/JPH01228277A/ja
Application granted granted Critical
Publication of JP2936563B2 publication Critical patent/JP2936563B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Studio Circuits (AREA)
  • Controls And Circuits For Display Device (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、映像表示装置、特に画面表示の行える映
像表示装置に関する。
〔従来の技術〕
最近の映像表示装置、例えばテレビジョン受像機に於
いては、映像画面中に文字をスーパーインポーズする、
いわゆる画面表示が一般的に行われている。
この画面表示は、例えばマイクロコンピュータより画
面表示用IC(以下、表示用ICと称する)に対して表示位
置が指定されると、表示用ICで生成され且つ上述の表示
位置に対応するクロックパルスのタイミングに基づい
て、表示用ICからの文字出力がブラウン管上に表示され
るものである。
〔発明が解決しようとする問題点〕
上述の画面表示に際しては、その表示位置、特に画面
水平方向における表示位置にバラツキが生ずるという問
題点があった。即ち、画面垂直方向における表示位置
は、テレビジョン信号中の水平同期信号(以下、Hパル
スと称す)をカウントすることにより決定されるため正
確に表示位置が定まる。しかしながら、画面水平方向に
おける表示位置は、上述の表示用ICの発振周波数で定ま
るクロックパルスによって決定されるため、表示用ICの
発振周波数が変化すると画面水平方向における表示位置
もバラツクことになるものである。
尚、この表示用ICの発振周波数は、表示用ICの発振回
路に外付けされる発振素子の精度のバラツキ、或いは温
度特性等により変化するものである。
この対策として、上述の発振周波数を可変状態にして
おき、製造ラインでテレビジョン受像機を1台毎に調整
する方法と、部品精度・温度特性の良い高価な部品を以
て発振回路を構成する方法がある。
しかしながら前者の方法では、生産工数が増加すると
いう問題点があり、後者の方法ではコストアップになる
という問題点があり、これら問題点の改善が望まれてい
た。
従って、この発明の目的は、画面表示を行うに際し、
表示位置のバラツキを自動的に解消する映像表示装置を
提供することにある。
〔問題点を解決するための手段〕
この発明では、文字出力信号と背景出力信号を発生す
る表示用ICに対して、マイクロコンピュータから制御信
号および表示用データを伝送することにより、文字出力
信号に基づいた文字を画面上に表示するようにした映像
表示装置に於いて、 表示用ICは、 映像信号中の垂直及び水平同期信号を入力する第1の
同期信号入力部と、 外部のクロック発生器で発生されたクロック信号を入
力するクロック入力部と、 入力された垂直同期信号でリセットされた後に水平同
期信号の計数を行い、カウント値が第1の所定値に達し
た後はクロック信号を計数するカウンタ部と、 カウンタ部のカウント値が第2の所定値に達した時
に、文字出力信号と背景出力信号を出力する表示制御部
とを備え、 マイクロコンピュータは、 映像信号中の垂直同期信号を入力する第2の同期信号
入力部と、 表示用ICが出力する背景出力信号を入力する背景出力
信号入力部とを備え、 マイクロコンピュータは、垂直同期信号が入力されて
から背景出力信号が出力されるまでの時間を内蔵するタ
イマーによって計時し、該計時結果に基づいて表示用IC
のカウンタ部の第2の所定値を補正するべく表示用ICを
制御するようにしている。
〔作用〕
テレビジョン信号に含まれる垂直同期信号(以下、垂
直同期パルス)を基準にして、背景出力の表示位置を計
測し、決定する。具体的には、垂直同期パルスを基準と
し、水平同期信号(以下、水平同期パルス)の数をカウ
ントする。そして水平同期パルスの数が所定値になった
段階で、次にクロックパルス数のカウントを開始する。
そしてクロックパルスが所定の値に達すると、表示回路
より背景出力及び文字出力がブラウン管に供給され画面
に表示され、それと共に、背景出力は、マイクロコンピ
ュータにもフィードバックされる。
マイクロコンピュータは、垂直同期パルスの立上がり
から背景出力パルスの立下がり迄の時間を計測すると共
に、この時間値を基準の時間値に対して比較して出力タ
イミングのズレの程度を求める。
そして、このズレの程度に対応する補正信号がマイク
ロコンピュータより出力され、予め設定されているクロ
ックパルスの所定のカウント値を変更するものである。
このように、出力タイミングの補正が行われるため、
次の垂直同期パルスが基準とされる時は、背景及び文字
が所定位置からずれることなく表示される。
〔実施例〕
以下、この発明の一実施例について図面を参照して説
明する。この実施例は、第1図乃至第4図に示すように
文字出力と背景出力を発生する表示用ICを有するテレビ
ジョン受像機に対し、この発明を適用したものである。
尚、この説明は以下の順序でなされる。
(A)テレビジョン受像機の構成及び回路動作について (B)表示用ICについて (C)画面表示時の制御動作について (A)テレビジョン受像機の構成及び回路動作について 第1図はこの発明が適用されたテレビジョン受像機の
構成を示すものである。第1図において、アンテナ1か
らの受信信号がチューナ回路2に供給される。チューナ
回路2で所望のチャンネルのテレビジョン信号が選択さ
れ、このテレビジョン信号がチューナ回路2の混合回路
で映像中間周波数信号に変換される。
このテレビジョン受像機では、PLLシンセサイザー方
式の選局回路が採用されており、選局に際してはAFT制
御が行われている。
上述のPLLシンセサイザー方式による選局回路は以下
のような構成・作用とされている。
第1図に示されるPLL回路3は、前置分周器,分周
器,位相比較器,基準信号発振器,ローパスフィルタ
〔以上いずれも図示せず〕により構成されている。そし
て、チューナ回路2からの局部発振信号が前置分周器及
び分周器を介して位相比較器に供給される。一方、基準
信号発振器からは、位相比較器に対し基準信号が供給さ
れる。位相比較器で、前置分周器及び分周器を介された
局部発振信号と、基準信号発振器から出力される基準信
号とが比較され、この比較出力がローパスフィルタを介
してチューナ回路2に供給され、この比較出力に基づい
て局部発振信号が制御されるものである。
そして初回の選局時には、AFT制御がなされる。すな
わち、局部発振周波数が正規の搬送周波数のときに対応
する周波数の近傍になるように分周器の分周比が設定さ
れる。この分周比は、予め保持されているチャンネルデ
ータを基に、マイクロコンピュータ4より設定され供給
されるものである。そして局部発振周波数が上側及び下
側にステップ的に動かされ、即ちAFT制御がなされる。A
FT制御によりテレビジョン信号が引き込めたら、その時
の分周比に基づくオフセットチャンネルデータが蓄えら
れる。次回の選局時には、この初回の選局時に蓄えられ
たオフセットチャンネルデータを用いて所望のチャンネ
ルが選択される。
ところで、上述のマイクロコンピュータ4に対して
は、キースイッチ5或いはリモコン送信器6から受光部
7を介してチャンネル切替え指令、ソース切替え指令
等、種々の指令が与えられる。マイクロコンピュータ4
にチャンネル切替え指令が与えられると、マイクロコン
ピュータ4よりPLL回路3の分周器に対し、所望のチャ
ンネルに対応して設定し直された分周比のデータが供給
される。また、マイクロコンピュータ4から新たなチャ
ンネル番号を画面表示するための文字の種類,背景の
色,サイズ,表示位置等の制御信号及び表示用データが
画面表示用IC8(以下、表示用ICと称す)に供給され
る。
チューナ回路2から出力される映像中間周波信号は、
中間周波信号処理回路9に供給される。この中間周波信
号処理回路9では、映像中間周波信号が増幅されると共
に、ビデオ検波され、複合カラービデオ信号が出力され
る。この複合カラービデオ信号が同期信号分離回路10及
びビデオ信号処理回路11に供給される。
ビデオ信号処理回路11では、中間周波信号処理回路9
から出力される複合カラービデオ信号が3原色信号R,G,
Bに復調され、この3原色信号R,G,Bが加算回路12に供給
される。
一方、同期信号分離回路10では、上述の複合カラービ
デオ信号より垂直同期信号(以下、Vパルスと称す)
と、水平同期信号(以下、Hパルスと称す)が分離され
る。そして上述のHパルスは、表示用IC8に供給され、
Vパルスは、マイクロコンピュータ4及び表示用IC8の
夫々に供給される。
ところで、表示用IC8は、マイクロコンピュータ4か
ら出力される制御信号に従って、表示用データを受け入
れる。また表示用IC8では、Vパルスを基準にしてHパ
ルスの数をカウントし、Hパルスのカウント値が所定の
値になった段階でクロックパルスのカウントを開始す
る。
尚、このクロックパルスは、第1図に示すように表示
用IC8に外付けされているコイルL、コンデンサC等の
発振素子13と、表示用IC8内の発振回路〔後述〕により
生成される基準クロックパルスに基づいて形成されるも
のである。
そして、クロックパルスのカウント値が所定の値にな
ると、走査線が画面表示される背景部分〔後述〕の位置
に達することになるため、表示用IC8からは、表示用デ
ータに従って、文字出力〔文字キャラクタデータ〕及び
背景出力が加算回路12に出力される。尚、背景出力は、
出力タイミングをモニタするためにマイクロコンピュー
タ4にフィードバックされている。
加算回路12では、ビデオ信号処理回路11より出力され
る3原色信号R,G,Bに、表示用IC8から出力される文字出
力及び背景出力が加えられる。文字出力及び背景出力の
重畳された3原色信号R,G,Bは、ブラウン管14に供給さ
れ、文字及び背景のスーパーインポーズされた画像が表
示される。
(B)表示用ICについて 第2図には、表示用IC8のブロック図が示されてい
る。
マイクロコンピュータ4からの制御信号が端子LDIに
加えられると共に、マイクロコンピュータ4から供給さ
れた文字の種類、背景の色、サイズ、位置等の表示用デ
ータが端子DAφ〜DA7に供給される。
端子DAφ〜DA7に供給された上述の表示用データは、
入力制御回路20を経て入力データ制御回路21に供給さ
れ、ここでデコードされる。デコードされた表示用デー
タは、メモリ制御回路22で指定された入力アドレスに従
って、表示用データメモリ23に書き込まれる。
また、Vパルス入力端子VERT、Hパルス入力端子HOR
は、夫々Hパルスカウンタ24に接続されており、Vパル
スが加えられるとHパルスのカウント値がリセットさ
れ、Hパルスのカウントを再開する。このカウント値
は、表示位置検出回路25及び表示制御回路26に供給され
る。
カウントされたHパルスの数が所定の値に達すると、
タイミングジェネレータ27より供給されるクロックパル
スのカウントを始める。このクロックパルスが所定の値
に達すると、走査線が表示位置に達することになるた
め、メモリ制御回路28に制御信号が出力される。
メモリ制御回路28から、表示用データメモリ23に対
し、出力アドレスが供給されると、それに基づいて表示
用データ〔背景の色、サイズ、位置〕が表示用データメ
モリ23から表示制御回路26に供給される。
一方、上述の表示用データの内、文字については、文
字キャラクタが表示キャラクタROM29よりシフトレジス
タ30を介して表示制御回路26に供給される。
表示制御回路26では、背景表示のための表示用データ
に基づく信号を背景出力として端子BLNKより、また文字
キャラクタ用データに基づく信号を文字出力として端子
COより、夫々加算回路12に供給する。
尚、端子OSC1,OSC2に外付けされるコイルL、コンデ
ンサC等の発振素子13と、発振回路31とにより基準クロ
ックパルスが形成されて、タイミングジェネレータ27に
供給される。そしてタイミングジェネレータ27では、こ
の基準クロックパルスより各種のクロックパルスを形成
して各回路に供給している。
そして、端子VDDは電源端子、端子▲▼はデータ
リセット端子、端子VSSはアース端子である。
(C)画面表示時の制御動作について 或るチャンネルのテレビジョン信号の画像がブラウン
管14で表示されている時、リモコン送信器6或いはキー
スイッチ5よりチャンネル切替え指令がマイクロコンピ
ュータ4に与えられると、マイクロコンピュータ4は、
PLL回路3に対し、所望のチャンネルに対応して設定さ
れている分周比のデータを供給し、前述した如くPLL回
路3及びチューナ回路2により所望のチャンネルのテレ
ビジョン信号を引込む。
一方、マイクロコンピュータ4は、表示用IC8に対
し、文字の種類、背景の位置、サイズ、色等の表示用デ
ータ及び制御信号を供給する。ここで、画面表示は第3
図に示す如く、ブラウン管14の画面35上に背景部分36、
そしてこの背景部分36内に文字37が表示されるものとす
る。この背景部分36は、第3図に示す如く画面垂直方向
〔第3図中矢示V方向〕及び、画面水平方向〔第3図中
矢示H方向〕に関して、方形状に規定されている。そし
て、背景部分36の始点PSの位置は、Vパルスを基準とし
て垂直方向にHパルスのカウント値n1、Hパルスを基準
として水平方向にクロックパルスのカウント値m1に対応
する位置とされている。
前述の如くチャンネルが切替えられ、マイクロコンピ
ュータ4より表示用IC8に表示用データ及び制御信号が
供給されると、表示用IC8では、第4図Aに示すVパル
スを基準として第4図Bに示すHパルスのカウントを行
う。そして、Hパルスのカウント値がn1に達すると、次
に第4図Cに示されるクロックパルスのカウントが行わ
れる。
クロックパルスがカウントされ、カウント値がm1に達
すると、背景出力及び文字出力が表示用IC8より出力さ
れる。そしてこのHパルスn1における表示用IC8からの
出力は、クロックパルスのカウント値がm1からm2の間出
力され、背景部分36及び文字37がブラウン管14の画面35
上に表示される。またそれと共に、背景出力の立下がり
エッジのタイミングがマイクロコンピュータ4にフィー
ドバックされる。
ところで、表示用IC8の発振素子13としては、第1図
に示すようにコイルL、コンデンサCが用いられている
ため、発振周波数の精度があまり良くなく、第4図Cに
示すクロックパルスの周波数が変動する。このため、第
4図D及び第4図Fに示す如く、本来の表示位置に対し
表示が早く(第4図D)なされたり、或いは遅れて(第
4図F)なされたりすることがある。
そこで、第4図Aに示されるVパルスの立上がりから
同図D〜同図Fに示される背景出力パルスの立下がりエ
ッジ迄の時間値Tを、マイクロコンピュータ4のタイマ
により求める。そして、この時間値Tと、所定の時間値
との比較を行って、背景出力の出力タイミングのズレの
程度を求める。そしてこのズレの程度に対応する補正信
号をマイクロコンピュータ4より表示用IC8に対し出力
する。これにより表示用IC8内では、背景部分36の始点P
Sの位置を定めるためのクロックパルスのカウント値が
変更され、表示用IC8における出力タイミングの補正が
行われる。
この補正を行うことにより、背景出力の出力タイミン
グが、次のVパルスでは第4図Eに示す所定の位置に是
正される。これにより背景部分36及び文字35が所定の位
置からずれることなくブラウン管14の画面35上に表示さ
れる。
尚、第4図Gには第4図Hに示すように文字1個を表
示する場合の背景出力パルスの状態を示し、第4図Iに
は、第4図Jに示すように文字2個を表示する場合の背
景出力パルスの状態を示している。
このように表示用IC8の背景出力をマイクロコンピュ
ータ4にフィードバックし、マイクロコンピュータ4に
より背景部分36の表示位置のモニタ及び補正を行ってい
るので、ブラウン管14に表示される背景部分36及び文字
37は所定の位置に対してズレることなく、常に所定の位
置に自動的に表示される。また、マイクロコンピュータ
4によるフィードバック制御をソフトウェアによって行
うことにより、一層のコストダウンが達成できる。
〔発明の効果〕
この発明によれば、画面表示される文字出力及び背景
出力の表示位置がバラつくことなく常に所定の位置に、
そして自動的に表示できるという効果がある。また、安
価な部品によって発振回路を構成でき、しかも製造ライ
ンでは表示位置の調整作業を無くすことができるという
効果がある。これにより大幅な工数低減、コストダウン
が達成できるという効果が期待できる。
実施例によれば、コイル、コンデンサの如く安価では
あるもののあまり精度の良くない発振素子を用いた場合
にあっても、常に所定位置に画面表示を行うことがで
き、製造ラインにおける調整作業を省略できるという効
果がある。またマイクロコンピュータによるフィードバ
ック制御をソフトウエアによって行うことにより、一層
のコストダウンが達成されるという効果もある。
【図面の簡単な説明】
第1図はこの発明の一実施例を示すブロック図、第2図
は第1図にて示される表示用ICのブロック図、第3図は
垂直同期信号を基準にして行われる画面表示を説明する
ための説明図、第4図は夫々垂直同期信号を基準にして
行われる画面表示を説明するための略線図である。 図面における主要な符号の説明 4:マイクロコンピュータ、8:画面表示用IC、35:画面、3
6:背景部分、37:文字。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H04N 5/262 - 5/28 H04N 5/44 - 5/46

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】文字出力信号と背景出力信号を発生する表
    示用ICに対して、マイクロコンピュータから制御信号お
    よび表示用データを伝送することにより、上記文字出力
    信号に基づいた文字を画面上に表示するようにした映像
    表示装置に於いて、 上記表示用ICは、 映像信号中の垂直及び水平同期信号を入力する第1の同
    期信号入力部と、 外部のクロック発生器で発生されたクロック信号を入力
    するクロック入力部と、 入力された上記垂直同期信号でリセットされた後に上記
    水平同期信号の計数を行い、カウント値が第1の所定値
    に達した後は上記クロック信号を計数するカウンタ部
    と、 上記カウンタ部のカウント値が第2の所定値に達した時
    に、上記文字出力信号と背景出力信号を出力する表示制
    御部とを備え、 上記マイクロコンピュータは、 上記映像信号中の垂直同期信号を入力する第2の同期信
    号入力部と、 上記表示用ICが出力する上記背景出力信号を入力する背
    景出力信号入力部とを備え、 上記マイクロコンピュータは、上記垂直同期信号が入力
    されてから上記背景出力信号が出力されるまでの時間を
    内蔵するタイマーによって計時し、該計時結果に基づい
    て上記表示用ICのカウンタ部の第2の所定値を補正する
    べく表示用ICを制御するようにしたことを特徴とする映
    像表示装置。
JP63054380A 1988-03-08 1988-03-08 映像表示装置 Expired - Fee Related JP2936563B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63054380A JP2936563B2 (ja) 1988-03-08 1988-03-08 映像表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63054380A JP2936563B2 (ja) 1988-03-08 1988-03-08 映像表示装置

Publications (2)

Publication Number Publication Date
JPH01228277A JPH01228277A (ja) 1989-09-12
JP2936563B2 true JP2936563B2 (ja) 1999-08-23

Family

ID=12969076

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63054380A Expired - Fee Related JP2936563B2 (ja) 1988-03-08 1988-03-08 映像表示装置

Country Status (1)

Country Link
JP (1) JP2936563B2 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60213176A (ja) * 1984-04-06 1985-10-25 Matsushita Electric Ind Co Ltd 計数回路
JPS62119069U (ja) * 1986-01-20 1987-07-28

Also Published As

Publication number Publication date
JPH01228277A (ja) 1989-09-12

Similar Documents

Publication Publication Date Title
EP0218406A2 (en) Sampling clock generation circuit
EP0406524B1 (en) Multistandard on screen display in a TV receiver
US5019907A (en) Pulse generating circuit
US6704009B2 (en) Image display
US6501310B2 (en) Sampling clock adjusting method, and an interface circuit for displaying digital image
US5977836A (en) Method and apparatus for controlling an output frequency of a phase locked loop
JP2589973B2 (ja) 同期化装置
CA2056989A1 (en) Display locked timing signals for video processing
JPS581785B2 (ja) 陰極線管の表示装置
US6795043B2 (en) Clock generation circuit having PLL circuit
EP0316946B1 (en) Video signal hard copying apparatus
JP2936563B2 (ja) 映像表示装置
JP2954043B2 (ja) Osd装置
KR19990030204A (ko) 디지털회로를 이용한 수평주사펄스신호제어회로
US6034736A (en) Digital horizontal flyback control circuit
KR100335457B1 (ko) 위상동기루프회로, 편향보정회로 및 디스플레이 장치
US4701753A (en) Video display terminal with multi frequency dot clock
JP2794693B2 (ja) 水平偏向回路
JP3199933B2 (ja) 選局回路
KR100200726B1 (ko) 디지탈 동기 보정 장치 및 그 동작 방법
JP3316364B2 (ja) 表示クロック発生回路
JPH08263032A (ja) 画面位置自動調整装置
JP3257490B2 (ja) 同期保護回路及び方法
KR970001168B1 (ko) 자기 진단 조정 장치
JPS59218049A (ja) 選局装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees