JP2589973B2 - 同期化装置 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、マイクロプロセッサもしくはマイクロコン
ピュータのようなコンピュータ・システムの動作とテレ
ビジョン同期信号のような基準信号とを同期させるため
の装置に関する。

発明の背景 マイクロプロセッサもしくはマイクロコンピュータ
（これらの用語は一般に同義語として使われる。）を使
ってテレビジョン信号の実時間処理を実行するために
は、その動作をビデオ信号の同期成分に同期化させるこ
とが望ましい。このような目的を実現するための方法お
よび装置の一例が、1984年８月７日に、アール・エー・
ワーゴ（R.A.Wargo）氏に付与された、「マイクロプロ
セッサとビデオ信号とを同期動作させるための方法およ
び装置」という名称の米国特許第4,464,679号明細書に
開示されている。この特許に開示されている装置は、マ
イクロプロセッサを構成する集積回路の外部に設けられ
る電圧制御型発振器（以下、VCOという。）の周波数を
水平線周波信号の周波数に固定する位相固定ループを含
んでいる。VCOの出力信号は、マイクロプロセッサによ
り制御されるゲートを介してマイクロプロセッサのクロ
ック入力に結合される。マイクロプロセッサにより受け
取られるクロック信号は、動作を制御するプログラム命
令が何時発生するかを決定する。マイクロプロセッサ
は、複合ビデオ信号を周期的にサンプリングするための
命令を実行し、同期成分の位置を決定し、サンプリング
命令の発生が同期成分の発生と位相が合うまでゲートを
作動させてクロック・パルスを除去するようにプログラ
ムされている。

発明の目的 クロック信号に同期した命令サイクルで命令を実行す
るマイクロプロセッサの動作を基準周波数信号に同期さ
せることにある。

発明の構成 本発明による同期化装置は、 蓄積プログラム命令に応答して動作するマイクロプロ
セッサであって、各命令を実行するのにクロック信号に
同期して発生する命令サイクルを少なくとも１つ要する
前記マイクロプロセッサと、 前記クロック信号を発生し、制御信号に応答して前記
クロック信号の位相と周波数を制御するクロック信号発
生手段と、 基準周波数を有する基準周波数信号の源と、 所定数の命令サイクルが発生する度に比較信号を発生
するようにプログラムされている前記マイクロプロセッ
サと、 前記比較信号および前記基準周波数信号の位相と周波
数を比較し、その比較結果に基づいて前記制御信号を発
生する比較手段とを含んでいる。

発明の動作 マイクロプロセッサ（23）の命令サイクルの周波数
は、クロック信号発生器（37）により発生されるクロッ
ク信号により決まる。また、マイクロプロセッサ（23）
は、予め定められる数の命令サイクルが発生する度に比
較パルス信号を端子R0に発生する。比較器（51）は、マ
イクロプロセッサ（23）から発生される比較パルス信号
（端子R0に発生する信号であり、第２図の波形Ｃ、Ｅ、
Ｇにそれぞれ示される。）および基準周波数信号（例え
ば、比較器51に供給される信号HFBであり、第２図の波
形Ａに示される。）の位相と周波数を比較し、その比較
結果に基づいて制御信号をマイクロプロセッサの端子EX
に発生する。この制御信号は、クロック信号発生器（3
7）により発生されるクロック信号の位相と周波数を制
御する。なお、括弧内の符号は第１図の各構成要素に付
されたものを示す。

発明の効果 非常に簡単な構成でマイクロプロセッサの動作と基準
周波数信号との同期をとることができる。

発明の特徴 本発明は、マイクロプロセッサのようなコンピュータ
・システムの動作を同期信号に同期させるための非常に
簡単な装置に関するものであり、マイクロプロセッサを
構成する集積回路の外部に比較的少数の部品を設けるだ
けで実現することができるものである。

本発明の１つの特徴によると、計算手段の命令実行は
基準信号に同期して行なわれる。この計算手段はクロッ
ク信号に同期した命令サイクルで命令を実行する。クロ
ック信号は、制御信号に応答して位相および周波数を制
御することのできる手段により発生される。この計算手
段は、所定数の命令サイクルが発生する度に比較信号を
発生する。比較手段により、比較信号の位相および周波
数と基準信号の位相および周波数とを比較し、その結果
に基づいて制御信号を発生する。

本発明のもう１つの特徴によると、マイクロプロセッ
サにより、文字がテレビジョン・システムの画像表示装
置上に表示される。マイクロプロセッサは、集積回路で
構成され、クロック信号と所定の時間関係にある命令サ
イクルで命令を実行する。クロック信号は、制御信号に
応答してその位相と周波数を制御することのできる手段
により発生される。同期化手段は、命令サイクルがテレ
ビジョン同期信号と同期するように、クロック信号とテ
レビジョン同期信号と応答して制御信号を発生する。マ
イクロプロセッサは、命令サイクルに比例した周波数
で、文字に対応するデータ信号から文字パルスを発生す
る。また、文字パルスを画像表示装置に結合させて文字
を表示させる手段が設けられる。

特に、本発明の１つの特徴によると、コンピュータ・
システム用のクロック信号を発生するクロック発生器
が、コンピュータ・システムを構成する集積回路内に設
けられる反転回路のような増幅装置と、この集積回路の
外部に設けられ、端子を介して増幅装置に結合される周
波数決定回路網とを含んでいることが望ましい。このク
ロック信号により、コンピュータ・システムの命令サイ
クルのタイミングが決定され、従って動作を制御する命
令の発生タイミングが決定される。コンピュータ・シス
テムは、所定数の命令サイクルが発生する度に比較信号
を発生するようにプログラムされている。この所定数の
命令サイクルはクロック信号の周波数に関連して選択さ
れ、その結果比較信号の周波数は、通常、コンピュータ
・システムの動作が同期化される同期信号の周波数と同
一である。比較信号の位相および周波数と同期信号の位
相および周波数とを比較器により比較し制御信号を発生
する。この制御信号はクロック発生器に結合され、その
周波数と位相を制御する。

本発明のもう１つの特徴によると、以上説明した構成
は、別の文字発生器を追加することなく、テレビジョン
・システムにおいてオン・スクリーン文字表示を行なう
のに特に適したものである。

以上述べた本発明の特徴および他の特徴について、図
面を参照しながら以下詳細に説明する。

実施例 第１図に示されるテレビジョン受像機において、無線
周波（以下、RFという。）入力１で受信されるRFテレビ
ジョン信号は、選局チャンネルに対応するRF信号を選択
し、ヘテロダインして対応する中間周波（以下、IFとい
う。）信号を発生するチューナおよびIF部３に結合され
る。チューナおよびIF部３のチューナは電圧制御型のチ
ューナであり、チャンネル・セレクタ７により決められ
る選局チャンネルに従って、チューナ制御ユニット５が
発生する同調電圧の大きさに応じて制御される。

IF信号の音声部分は、復調し、またその他の処理を行
なってスピーカー11に供給するのに適したベースバンド
の音声信号を発生する音声処理ユニット９に結合され
る。IF信号の画像成分は、復調し、その他の処理を行な
って低レベルの赤色，緑色および青色（r,gおよびｂ）
のカラー信号を発生する画像処理ユニット13に結合され
る。低レベルのカラー信号は、駆動部15のそれぞれの駆
動回路により増幅され、その結果得られる信号（R,Gお
よびＢ）は、対応する電子ビームを発生する受像管17の
それぞれの電子銃に結合される。

画像処理ユニット13により発生され、水平と垂直の同
期成分を含んでいる複合同期信号は、水平および垂直の
偏向信号（HDおよびVD）を発生する偏向ユニット19に結
合される。偏向信号は、受像管17に関係する偏向コイル
21に結合され、電子ビームをラスター状に偏向させる。

偏向信号の発生に関連して発生する水平リトレースす
なわち“フライバック”（HFB）パルスおよび垂直のド
ライブ（VDR）パルスは、以下に説明するようにマイク
ロプロセッサの動作を同期化させるために使われる。

以下説明したテレビジョン受像機の部分は、普通のも
のであり、チューナ制御ユニット５およびチャネル・セ
レクタ７を除けば、米国、インディアナ州、インディア
ナポリスのアールシーエーコーポレーション（RCA Corp
oration,Indianapolis,Indiana,U.S.A.）により製造さ
れ、CTC−115シャーシー、ファイル1981、Ｃ−４に関す
るRCAサービス・データに記載されているテレビジョン
受像機の対応する部分と同様に構成することができる。
CTC−115の場合、チューナ制御ユニット５は、電圧源に
結合される多数の並列接続ポテンシオメータで構成さ
れ、各ポテンシオメータのワイパーは、対応するチャン
ネルに対する適当な同調電圧の大きさを発生するように
調整される。またチャンネル・セレクタ７は、同調ポテ
ンシオメータのワイパーの１つをチューナ３に選択的に
結合させて所望のチャンネルを選択するための回転型同
調機構で構成される。しかしながら、本発明の構成の場
合、チャンネル・セレクタ７は、ユーザが10位の数字と
１位の数字を遂次入力することにより、選択チャンネル
に対応する２桁のチャンネル番号を入力することができ
る計算器型式のキーボードから成り、チューナ制御ユニ
ット５は、チャンネル・セレクタ７により発生するチャ
ンネル番号の10位の数字および１位の数字を表わす２進
化10進（以下、BCDという。）信号を選択チャンネルに
対応する振幅を有する同調電圧に変換するための、位相
固定ループのような変換器から成る。この種の構成は、
1982年11月30日に、シー・エム・ワイン（C.M.Wine）氏
に付与された米国特許第4,361,907号明細書に開示され
ており、また、この構成に使うのに適した位相固定ルー
プについては、1982年11月２日に、エム・ピー・フレン
チ（M.P.French）氏に付与された米国特許第4,357,632
号明細書に詳細に開示されている。

第１図に示す受像機は、選択チャンネルのチャンネル
番号を受像管17のスクリーン上に表示するための装置も
含んでいる。特に、チャンネル・セレクタ７が発生する
チャンネル番号の10位の数字と１位の数字を表わす２進
化10進信号は、マイクロプロセッサ23の４つの端子R4−
R7とＫの各グループに結合される。マイクロプロセッサ
23は、例えば、日本国、東京の富士通（株）から入手可
能な8841型集積回路で構成することができ、他のマイク
ロプロセッサを使うこともできるが、第１図に示す端子
は、この集積回路に対応している。マイクロプロセッサ
23は、対応する水平走査区間の間、表示されるチャンネ
ル番号の水平スライスを表わす文字信号を端子SOに発生
する。文字信号はNPNスイッチング・トランジスタ25に
結合される。このトランジスタ25は、適当な極性と振幅
の信号を発生して、駆動部15のドライバを導通させ白の
チャンネル番号を表示させる。特に、RCA社製のCTC115
のシャーシーの場合、スイッチング・トランジスタ25
は、端子SOに発生する正方向のパルスに応答してドライ
バを“オン”させる負方向のパルスを発生する。端子SO
に正方向パルスが無いと、電源電圧（例えば、＋５ボル
ト）に極めて近い正の電圧がトランジスタ25のコレクタ
電極に発生する。ダイオード27は、この正の電圧がドラ
イバに達して、それらを動作させないようにするための
ものである。スクリーン上にチャンネル番号を適当に位
置決めするために、マイクロプロセッサ23の動作は、偏
向ユニット19が発生する水平と垂直の周波数信号に同期
していなければならない。この実現方法については以下
に説明する。

マイクロプロセッサ23は、読出し専用メモリ（以下、
ROMという。）29に貯えられたプログラムの命令に従っ
て動作する。中央処理ユニット（以下、CPUという。）3
1は、ROM29のメモリ・ロケーションをアクセスして命令
を読出した後これらの命令を実行して、例えば、データ
を処理する。ランダム・アクセス・メモリ（以下、RAM
という。）33は、データを一時的に貯えるために使われ
る。各命令を実行するのに、命令によって異なるが、１
つもしくはそれ以上の命令サイクルを要する。本願明細
書において、命令サイクルとは、マイクロプロセッサ23
のクロック信号に同期して発生する所定時間（例えば３
マイクロセカンド）の期間のことである。命令サイクル
は、クロック信号発生器37が発生するクロック信号のク
ロック・パルスに応答してタイミング・ユニット35によ
り発生されるタイミング・パルスに対して所定の時間関
係で生ずる。マイクロプロセッサ23の動作は、以下に説
明するように、クロック信号の位相と周波数を制御する
ことにより、偏向ユニット19が発生する水平周波数信号
と同期がとられる。入力／出力（以下、I/Oという。）
バス39は、CPU31およびマイクロプロセッサ23が一体化
される集積回路の端子間のデータを結合させる。直列の
シフト・レジスタ（以下、SRという。）41は、CPU31か
らI/Oバス39を介して並列形式のデータを受け取り、受
け取ったデータを命令サイクルの周波数で端子SOに結合
する。このデータは、以下に説明するように、オン・ス
クリーンのチャンネル番号を発生させるために使われ
る。

クロック発生器37は、マイクロプロセッサ23を構成す
る集積回路内に含まれる論理“インバータ”形式の反転
増幅器43を含んでいる。インバータ43は、集積回路の端
子EXとＸにそれぞれ結合される入力および出力を有す
る。クロック発生器37を完成させるためには、コンデン
サ47および可変抵抗器49を含んでいる周波数決定回路網
45が、端子EXおよびＸを介して反転回路43の入力および
出力間の帰還路に結合される。このようなクロック信号
発生器は普通に使われているものである。

コンデンサ47および抵抗器49の値は、所定整数の命令
サイクルが水平走査周波数で発生するように選択され
る。例えば、クロック信号が公称２MH₂の周波数なら
ば、これが富士通の8841型マイクロプロセッサの最大ク
ロック周波数であるが、命令サイクルは、３マイクロセ
カンドの期間を有する。従って、20命令サイクルが60マ
イクロセカンド毎に発生する。60マイクロセカンドは、
米国で使われるNTSC方式の63マイクロセカンドの水平区
間に近似している。最高の解像度で水平方向にオン・ス
クリーンの文字を発生させるために、可能な限り高いク
ロック周波数を使うことが望ましい。

マイクロプロセッサ23は、所定数の命令サイクルの各
グループに対して、端子ROに比較パルスを発生するよう
にプログラムされている。端子ROに発生する比較パルス
の周波数と位相は、位相および周波数の比較を行なう比
較器51により偏向ユニット19が発生する水平周波数信号
の周波数および位相と比較される。比較器51により発生
され、比較パルスと水平周波数信号との間の位相および
周波数の偏差を表わす誤差信号は、低域フィルタ53で濾
波され、制御信号を発生する。この制御信号は、端子EX
を介して反転回路43の入力に結合される。反転回路のバ
イアスを変更すると、比較信号が水平周波数信号と整合
するまで、クロック信号の位相と周波数が調整され、従
って、マイクロプロセッサの命令サイクルのタイミング
が調整される。この結果、命令サイクルが水平周波数信
号と所定の時間関係で発生するので、マイクロプロセッ
サ23の動作は水平周波数信号と同期する。要するに、本
発明のように構成すると、所定数の命令サイクル数を選
択することは、位相固定ループにおける周波数分割器の
除算因子を選択することと同じであり、周波数分割器で
除算される周波数を有する制御型発振器からの出力信号
の位相および周波数と基準信号との比較を行なうことが
できる。

このようにして、マイクロプロセッサ23のプログラム
命令は、ビデオ信号をサンプリングしたり、水平走査ラ
インの所定の箇所に文字を発生させるといったような所
定の動作を実行するように配列することができる。この
文字発生の動作については以下に詳細に説明する。

特に、同期化装置に関連して、比較器51は、以下のよ
うに構成される“ワイヤード”構成のアンドゲートから
成る一致検出器である。出力端子ROは回路ノード55に接
続される。第２図の波形Ａを参照すると、水平のフライ
バック（以下、HFBという。）パルスは水平周波数で発
生する負方向パルス201である。HFBパルスはNPNスイッ
チング・トランジスタ57のベースに結合される。また、
トランジスタ57のコレクタはノード55に接続される。

マイクロプロセッサ23は、以下に説明するように、プ
ログラム制御の下に、端子RO、それ故ノード55を低レベ
ルに駆動することができる。ノード55は、トランジスタ
57が水平フライバック信号の正レベルに応答して導通す
る場合にも低レベルに駆動される。ノード55は、マイク
ロプロセッサ23もしくはトランジスタ57が低レベルに駆
動されない限り高レベルにある。ここで、端子ROがマイ
クロプロセッサ23により低レベルに駆動されていない瞬
間を考えてみると、水平フライバック・パルスの期間に
ほぼ等しい期間を有する正方向パルス203が、第２図の
波形Ｂに示されるように、負方向の水平フライバック・
パルスに応答してノード55に発生する。

端子ROに発生する比較信号は第２図の波形Ｃで示さ
れ、高レベル207から低レベルへの遷移205を含んでい
る。比較器51が発生するクロック発振器37のための制御
信号は、遷移205が正方向の水平周波数パルス203の各中
心に整合するようにクロック信号の位相と周波数を制御
する。この場合、波形Ｂに示されるパルス203のパルス
幅の1/2にほぼ等しいパルス幅の正方向のパルスの信号
が、波形Ｄに示されるようにノード55に発生する。低域
フィルタ53から制御信号として発生する波形Ｄで表わさ
れる信号の平均レベルは、クロック信号の正確な位相お
よび周波数に対応する。

遷移205が、波形Ｅに示されるように、正方向の水平
周波数パルス203よりも前に発生すると、波形Ｆに示さ
れるように、低レベルがノード55に発生する。ノード55
に発生する低レベルに応答して、クロック信号の位相お
よび周波数は、遷移205が正方向の水平周波数パルス203
の期間中に発生するように調整される。このようにし
て、比較的狭いパルスがノード55に発生する。その後、
狭いパルスから得られる依然として比較的低い平均レベ
ルに応答して、クロック信号の位相および周波数は、狭
いパルス幅が波形Ｄのパルス211のパルス幅に増大する
まで調整される。

遷移205が、波形Ｇに示すように、正方向の水平周波
数パルス203よりも後れて発生すると、波形Ｈに示すよ
うに、パルス211よりも幅の広い正方向のパルス213が、
波形Ｈに示すように、ノード55に発生する。比較的幅の
広いパルスから得られる比較的高い平均レベルに応じ
て、クロック信号の位相および周波数は、幅広のパルス
幅が波形Ｄのパルス211のパルス幅に減少するまで調整
される。

最後の負方向の遷移の後、所定の命令サイクル数、例
えば、20サイクルの間、高レベル207から低レベル209へ
の負方向の遷移20後がもう一度発生するように、比較信
号は、負方向遷移205間の中間時間に対応する命令サイ
クル数、例えば、10サイクルの間、低レベル209から高
レベル207の正方向の遷移215を受け取るように制御され
る。正方向の遷移215は、比較のためには使われないか
ら、そのタイミングは重要ではなく、負方向の遷移205
から正方向の遷移215までの命令サイクルの数はプログ
ラミングに自由度を与えるように変えられる。

第３図には、一例として、チャンネル番号88のフォー
マットが示されている。チャンネル番号は、予め定めら
れる走査ライン数、例えば、40本に対応する間隔だけス
クリーンの左側上部の隅に位置する。各文字は５つの水
平行と３つの垂直列とから成る。（実際には、文字間の
間隔は左側の文字の第４番目の垂直列と考えることがで
きる。）水平行は、図示の如く、所定数の水平走査ライ
ンから成る。各列は、電子ビームが１つの命令サイクル
中に横切る距離に対応する幅を有する。行の各水平走査
ラインにおいて、チャンネル番号のスライスは、文字
“ドット”と呼ばれる部分が存在する各列について、命
令サイクルの期間に対応する期間を有する正方向のパル
スを端子SOに発生させるための命令を実行することによ
って形成される。

オン・スクリーンのチャンネル番号の作成法について
は、マイクロプロセッサ23の読出し専用メモリ（以下、
ROMという。）29に貯えられるプログラムのフローチャ
ートを参照しながら詳細に説明する。第４図は、プログ
ラムの全体の流れを示す。第4a図〜第4g図は、第４図の
プログラムの各部分の詳細なフローチャートである。以
下の説明において、括弧内の数字は対応するフローチャ
ート部分と同一のものである。

個々のフローチャートの説明を行なう前に、同期動作
の特性について若干説明しておくことが有益であろう。
以下の説明では、一例として第4c図を参照する。遂次実
行されるプログラムのセグメントは、それぞれ水平走査
区間の期間に対応する所定命令サイクル数、例えば、20
を有し、端子ROの電圧が低レベルにセットされると開始
する（すなわち、比較信号が発生すると開始する。）セ
グメント中に十分な命令サイクルがなければ、適当な非
−動作（通常、NOPと呼ばれる。）命令が適当な回数実
行される。このような部分はPADの機能ブロックで示さ
れる。セグメントが何回も繰り返す場合（すなわち、次
のセグメントに行くのではなくて、同じセグメントの始
まりに戻るような判断が行なわれた場合）も同じことで
ある。セグメントの各経路において、端子ROの電圧は、
低レベルにセットされた後、約10命令サイクルして高レ
ベルにセットされる。PAD演算は、この目的のためにも
使われる。

第４図を参照すると、スクリーンの上端から所定本数
の走査ラインだけ離れた箇所にチャンネル番号を位置付
けるために、垂直トレース区間の始まりを決定しなけれ
ばならないことが分る〔001〕。特に、第4a図を参照す
ると、マイクロプロセッサ23は、この目的のために、端
子R8のレベルを繰り返しサンプリングし、垂直トレース
区間の始まりを決定する。第１図に示されるように、垂
直駆動信号（VDR）は、NPNスイチング・トランジスタ59
のベースに結合される。また、トランジスタ59のコレク
タは、端子R8に接続される。垂直トレース区間の始まり
において、垂直駆動信号は低レベルから高レベルへの遷
移を受け、これにより端子R8の信号は高レベルから低レ
ベルへの遷移を受ける。

第４図に全体的に示されるように、マイクロプロセッ
サ23が端子R8の低レベルを検出すると、カウンタ（実際
には、RAM33のメモリ・ロケーション）は、文字の各行
に対して文字の上端までの走査線の計数値を入れるため
に初期化される〔002〕。このための詳細なフローチャ
ートは第4b図に示されている。

第４図に示されるように、走査ラインの計数値を初期
化した後、文字の上端の行を形成し始める開始時点を決
定するために水平走査ラインを計数し始める〔003〕。
端子ROに比較信号を発生させる命令は、先に説明したよ
うに、水平リトレース信号と同期している。従って、垂
直リトレースから文字の上端を形成するラインまでの水
平線の計数は、端子ROの電圧が低レベルにセットされる
度にカウンタから１を引くことによって実現することが
できる。この計数は、所定数の走査ラインが計数される
まで続く。（この所定数は、実際には文字の上端に対応
するものではなく、文字が形成される前に生ずる操作の
間に横切る走査ラインの数を補償するために、もっと高
い垂直位置に対応するものである。）第4c図に示される
ように、富士通（株）製のMB8841なるマイクロプロセッ
サは４ビット構成のマイクロプロセッサであるから、RA
M33のメモリ・ロケーションを１個使う場合には最大16
までしか計数することができず、予め定められる走査ラ
イン数が16よりも大きい場合、RAM33のメモリ・ロケー
ションが２個使われ、１つは最下位すなわち第１位の桁
（以下、LSDという。）のために使われ、もう１つは最
上位すなわち10位の桁（以下、MSDという。）のために
使われる。借りが発生するところまでLSDが減少すると
〔003a〕、LSDがリセットされ〔003d〕、MSDが減らされ
る〔003b〕。借りが発生するところまでMSDが減じられ
ると〔003c〕、全体のプログラムの次のセグメント、時
間切れ（以下、TIMEOUTという。）が開始する〔004〕。

第４図に示されるように、走査ラインが所定数だけ計
数されると〔004〕、TIMEOUTの部分に入り、チャンネル
番号の表示を止めるかあるいは表示し続けるかどうかを
決定する。特に、第１図の構成に関連して、選択された
チャンネルが変わる度に、正方向パルスであるCHANGEパ
ルスがチャンネル・セレクタ７から発生する。CHANGEパ
ルスはマイクロプロセッサ23の端子R9に結合される。第
4d図を参照すると、プログラムのTIMEOUT部分により端
子R9のレベルが検出され〔004a〕、高レベルであればチ
ャンネル番号が表示される。端子R9のレベルが低いと、
低くなってから所定時間、例えば４秒経過していなけれ
ば、チャンネル番号を表示し続ける。端子R9のレベルが
低く、所定時間が経過していると、チャンネル番号は表
示されずプログラムは最初（スタート）に戻る。特に、
経過時間のカウンタすなわちタイマーは、所定の計数値
になるまでその内容が増加されるRAM33のメモリ・ロケ
ーションを含んでいる。４秒の表示時間を作るために、
LSDとMSDの部分を持った８ビットのタイマーを必要とす
る256なる所定計数値が使われる。タイマーは、端子R9
が高レベルであれば最初に決定された時に零の計数値に
セットされる〔004b〕。端子R9の電圧が高レベルでなけ
れば、各フィールドにおいて（プログラムは文字を表示
した後そのスタートに戻る。）、タイマーのLSDは一度
増加され〔004c〕、その後文字が表示され、プログラム
はそのスタートに戻る。このプロセスは桁上げが発生す
るまで続く〔004d〕。各フィールドにおいて、LSDにつ
いて桁上げが発生すると、タイマーのLSDがリセットさ
れ〔004h〕、タイマのMSDは一度増加され〔004e〕、そ
の後文字が表示されプログラムはそのスタートに戻る。
このプロセスは、MSDについて桁上げが発生するまで続
く〔004f〕。MSDについて桁上げが発生し、所定時間が
経過したことを示すと（すなわち、60H_Zのフィールド周
波数で256を計数することは約４秒に相当する）、文字
は表示されず、プログラムはその最初（スタート）に戻
る。この場合、プログラムがそのスタートに戻る前に、
タイマーが255の計数値にセットされ、桁上げが次のフ
ィールドの期間中に発生し、従って文字は表示されな
い。

第４図に示される全体のプログラムの次の部分におい
て文字が形成される〔005〕。文字の各行のドット・パ
ターンはROM29に貯えられるプログラムによって決定さ
れる。チャンネル番号を入力すると、以下に説明するよ
うに、２桁のチャンネル番号の各行のドット・パターン
がマイクロプロセッサ23のRAM33の各メモリ・ロケーシ
ョンに貯えられる。各ドットは各ビットで表わされる。
第4e図に示されるように、特定の行の各走査ラインにお
いて、行を作るドット・ビットがメモリ・ロケーション
から読み出され、シフト・レジスタ41に並列形式で結合
される。その後、シフト・レジスタ41は、命令サイクル
の周波数で各ドット・ビットを直列形式で端子SOに結合
するように駆動される。このプロセスは、文字表示が完
了するまで各行の各ラインおよび各行について繰り返さ
れる。

第４図に示されるように、文字が形成された後、チャ
ンネル番号を表わす２進化10進信号の10位の桁と１位の
桁が入力され貯えられる〔006〕。第4f図を参照する
と、10位の桁と１位の桁が順番に入力され貯えられるこ
とが分かる。１位の桁が最後に貯えられ、10位の桁が最
初に形成されるから、10位の桁のメモリ・ロケーション
は、プログラムの文字のフォーマット形成部分に先立っ
て識別すなわち固定される。

第４図に示されるプログラム中の文字フォーマット部
分〔007〕において、文字を先に述べたように形成する
ために、入力文字の各行のドット・ビットがフォーマッ
ト化される。この後、プログラムはその始まり（スター
ト）に戻る。第4gを参照すると、左側の文字（すなわ
ち、10位の数字）、次いで右側の文字（すなわち、１位
の数字）がフォーマット化される。入力された特定の文
字が識別されると、先に述べたように、文字を形成する
間、取り出し用の対応するメモリ・ロケーションに貯え
られ、プログラム化されたコードに従って各行がフォー
マット化される。

マイクロプロセッサ23の動作と偏向ユニット19から発
生する同期化信号とを同期化する目的は、選択されたチ
ャンネルに対して適当に同調したRF信号の無い場合でも
オン・スクリーンの文字表示を行なうことができるよう
にするものであり、画像処理ユニット13から発生する複
合同期信号は、適当な水平および垂直の同期成分ではな
くて雑音成分を含んでいる。このような条件下では、偏
向ユニット19が雑音成分に応答するから文字は水平端で
歪む（すなわち、ねじれる）。

偏向ユニット19は、水平周波数の数倍の周波数を有す
る発振器と複合同期信号の水平同期成分とを同期化させ
る位相固定ループを含んでいる。この発振器の出力信号
は水平および垂直の駆動信号を発生する計数装置に結合
され、適当な計数値で水平と垂直の偏向信号が発生す
る。この計数装置は、通常、垂直同期成分に応答してリ
セットされ、垂直駆動信号を発生する。しかしながら、
垂直駆動信号が無かったり、適当な状態を示さなけれ
ば、計数装置は１フィールドの可視部分の水平走査ライ
ン数、例えば、525に対応する所定計数値にリセットさ
れる。これは雑音に対して比較的強い偏向信号を発生す
るために行なわれる。このような計数装置は、1975年４
月15日に、エイ・アール・バラバン（A.R.Balaban）氏
に付与された米国特許第3,878,335号明細書および1981
年２月17日に、アール・イー・ファーンスラー（R.E.Fe
rnsler）氏とディー・エイチ・ウィリス（D.H.Willis）
氏に付与された米国特許第4,251,833号明細書に詳細に
開示されている。

このような偏向ユニットは、偏向信号が雑音に影響さ
れないようにするためには有効であるが、適当に同調し
たRF信号が無い場合、位相固定ループが雑音成分に応答
し、最初の段階で発振器の周波数を変えてしまい、その
結果表示されたチャンネル番号に歪みが発生する。

RF信号が正しく同調されていない時、同調走査の間に
新しく選択されたチャンネルの番号を表示することが望
ましいから、第１図に示される構成は、正しく同調した
RF信号が無い場合、画像処理ユニット13からの水平周波
数の同期信号の代りに安定した水平周波数同期信号を発
生するための手段を含んでいる。この目的のために、先
に述べた仏特許に開示されているような方法で、正しく
同調したRF信号が得られるまで、チューナおよびIF部３
の局部発振器の周波数を増加させながら変えるために、
チューナ制御ユニット５に結合されている同期信号の有
効性検出器61の出力信号は、マイクロプロセッサ23の63
で示される便利な端子に結合される。同期信号の有効性
検出器61は、画像処理ユニットが発生する複合同期信号
を評価し、複合同期信号が正しい特性を示すと高レベル
を発生し、複合同期信号が正しい特性を示さなければ低
いレベルを発生する。端子63のレベルは、プログラム中
の都合のよい箇所、例えば、第４図に示されるTIMEOUT
部分〔004〕の直後に検査される。正しい複合同期信号
であることを示す高レベルであれば、プログラムは先に
述べたように続けて実行され、例えば、005−007の部分
が実行される。しかしながら、正しくない複合同期信号
であることを示す低レベルであれば、001−007の部分を
含んでいる経路の代りにプログラムの補助経路が使われ
る。補助経路は、端子ROが低レベルにセットされる箇所
で、正方向のパルスが65で示される便利な端子に発生す
る点を除けば、001−007の部分を含む経路と大体同じも
のである。ROは、通常、水平周波数で低レベルにセット
されるから、端子65に発生するパルスも水平周波数で発
生する（クロック発振器37の周波数は公称周波数からほ
んのわずか変化することに注意されたい）。端子65に発
生するパルスは、分離ダイオード67を介して、偏向ユニ
ット19の位相固定ループの水平同期入力（Ｈ）に結合さ
れ、その結果、偏向ユニット19の発振器は公称周波数で
安定して発振する。

プログラムの補助部分の間、端子65に発生する正パル
スは、端子65を１命令サイクルの間高レベルにセット
し、次の命令サイクルの間低レベルにセットすることに
より発生される。しかしながら、マイクロプロセッサが
同期をとることができる受信同期信号が無いので、端子
ROを最初に低レベルにセットし、約10命令サイクル後に
高レベルにセットして同期を実現する必要がない。その
代りに、端子65を高レベルにセットし、次いで低レベル
にセットする命令が、端子ROを高レベルにセットし、次
いで低レベルにセットする命令の代りに用いられる。従
って、同じ所定数の命令サイクル、例えば、20をプログ
ラムの各部分で使われる。

以上説明した実施例の変形例を考えることが出来る。
例えば、より見やすくするために、チャネル番号を黒枠
で囲むようにしてもよい。また、文字や記号を含む他の
文字も同様にして発生することができる。さらに、受像
管を含んでいるテレビジョン受像機に一体化されている
文字発生の構成について説明したけれどもそれ自体受像
管を含んでいないが関連するテレビジョン受像機もしく
はモニターに一体化されている受像管により画像を表示
するためのテレビジョン信号を発生するビデオカセット
レコーダーのようなテレビジョンの付属品に一体化させ
ることが可能であることが分るだろう。この場合、付属
品に一体化された前述の文字発生構成により発生する文
字信号は、例えば、不使用チャンネルのRF搬送波を合成
信号で変調することによって付属品が発生するテレビジ
ョン信号と共にテレビジョン受像機もしくはモニターに
結合することができる。先に説明した同期構成は、水平
ラインの所定の箇所でビデオ信号をサンプリングするよ
うなオン・スクリーン文字表示を行なう以外の目的のた
めに使うこともできる。これらの変更および他の変更は
特許請求の範囲に記載された本発明の請求の範囲内で行
なうことができる。

【図面の簡単な説明】

第１図は、受像機のスクリーン上にチャンネル番号を表
示させるために、本発明に従って動作を水平および垂直
周波数信号に同期化させるためのマイクロプロセッサと
装置を使ったテレビジョン受像機について一部をブロッ
ク図で示し、一部を略図で示したものである。 第２図は、第１図に示される同期装置の動作を理解する
のに有用な波形図である。 第３図は、第１図に示されるオン・スクリーン・チャン
ネル番号表示装置により発生されるチャンネル番号のフ
ォーマットを表わす図であり、表示装置の動作を理解す
るのみ有用である。 第４図および第4a図−第4g図は、オン・スクリーンのチ
ャンネル番号表示を行なうために、第１図に示されるマ
イクロプロセッサを制御するためのプログラムのフロー
チャートである。 ３…チューナおよび中間周波（IF）部、13…画像処理ユ
ニット、15…駆動部、17…受像管、19…偏向ユニット、
23…マイクロプロセッサ、25…スイッチング・トランジ
スタ、33…データ用ランダム・アクセス・メモリ、37…
クロック発生器、45…周波数決定回路網、51…比較器、
53…低域フィルタ。

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】蓄積プログラム命令に応答して動作するマ
   イクロプロセッサであって、各命令を実行するのにクロ
   ック信号に同期して発生する命令サイクルを少なくとも
   １つ要する前記マイクロプロセッサと、 前記クロック信号を発生し、制御信号に応答して前記ク
   ロック信号の位相と周波数を制御するクロック信号発生
   手段と、 基準周波数を有する基準周波数信号の源と、 所定数の命令サイクルが発生する度に比較信号を発生す
   るようにプログラムされている前記マイクロプロセッサ
   と、 前記比較信号および前記基準周波数信号の位相と周波数
   を比較し、その比較結果に基づいて前記制御信号を発生
   する比較手段とを含んでいる、同期化装置。
2. 【請求項２】前記基準周波数信号がテレビジョン同期信
   号である、特許請求の範囲第１項記載の同期化装置。