KR100200726B1 - 디지탈 동기 보정 장치 및 그 동작 방법 - Google Patents

디지탈 동기 보정 장치 및 그 동작 방법 Download PDF

Info

Publication number
KR100200726B1
KR100200726B1 KR1019960038455A KR19960038455A KR100200726B1 KR 100200726 B1 KR100200726 B1 KR 100200726B1 KR 1019960038455 A KR1019960038455 A KR 1019960038455A KR 19960038455 A KR19960038455 A KR 19960038455A KR 100200726 B1 KR100200726 B1 KR 100200726B1
Authority
KR
South Korea
Prior art keywords
synchronizing signal
horizontal synchronizing
period
counter
input
Prior art date
Application number
KR1019960038455A
Other languages
English (en)
Other versions
KR19980020104A (ko
Inventor
김영수
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960038455A priority Critical patent/KR100200726B1/ko
Publication of KR19980020104A publication Critical patent/KR19980020104A/ko
Application granted granted Critical
Publication of KR100200726B1 publication Critical patent/KR100200726B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/04Synchronising
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/44Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/08Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division
    • H04N7/087Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division with signal insertion during the vertical blanking interval only

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Synchronizing For Television (AREA)

Abstract

본 발명은 디지탈 동기 보정 장치 및 그 동작 방법에 관한 것으로서, 특히 문자 디스플레이를 위해 기준이 되는 입력 동기 신호의 주파수를 안정하게하는 수평 동기 보정 회로 및 그 동작 방법에 관한 것이며, 본 발명의 목적을 위하여 수평 동기 신호가 입력될 때 설정된 값에 따라 카운트를 하여 입력되는 수평 동기 신호의 주기를 측정하는 카운터부, N번째의 수직 블랭킹 기간 동안에 수평 동기 신호가 입력될 때의 상기 카운터부의 카운트 값을 입력하여 수평 동기 신호의 주기를 계산하고, 이 계산된 주기로 N번째 문자가 디스플레이되는 기간 동안에 출력 수평 동기 신호의 주기를 고정 시키는 제어부를 포함한다. 본 발명에 의하면 약전계의 수평 동기 신호의 지터가 큰 경우에도 지터를 억압하여 온 스크린 디스플레이 장치로 입력되는 신호의 주파수를 안정하게 하여 약전계에서도 문자 떨림 현상이 발생하지 않는 이점이 있다.

Description

디지탈 동기 보정 장치 및 그 동작 방법
본 발명은 디지탈 동기 보정 장치 및 그 동작 방법에 관한 것으로서, 특히 문자 디스플레이를 위해 기준이 되는 입력 동기 신호의 주파수를 안정하게하는 수평 동기 보정 회로 및 그 동작 방법에 관한 것이다. 일반적으로 온-스크린 디스플레이(OSD) 장치는 입력 수평동기 신호에 지터(Jitter)가 생겨서 주파수가 기준 이상으로 흔들리면 문자 표시의 기준 위치가 벗어나게 되어 문자 떨림 현상이 발생하게 된다. 또한 방송국에서 수신한 신호의 전계가 기준 이하일 경우(약전계) 수신한 신호로 부터 동기 분리 회로를 거쳐 생성된 수평 동기 신호의 지터가 크게 되고 수신된 신호를 직접 OSD 장치에 입력하면 문자 떨림 현상이 발생하게 된다.
도 1은종래의 기술에 의한 아날로그 동기 보정 장치를 보이는 블럭도이며, 제1도의 장치는 비디오 신호에서 동기를 분리하는 동기 분리 회로(110)에서 출력되는 수평동기 신호가 동기 위상 루프회로(PLL)(120)를 거쳐 OSD 장치(130)에 입력되도록 하였다. 여기서 동기 위상 루프회로(PLL)(120)는 위상 검출기(122), 루프 필터(124), 전압 제어 발진기(VCO)(126), N 분주기(128)로 구성된다. 따라서 약전계에서 발생한 지터를 아날로그 PLL(120)이 억압하기 때문에 OSD 장치(130)로 입력되는 PLL의 출력은 지터가 거의 없게 되고 문자 떨림이 없게 된다. 그러나 종래 기술에 의한 아날로그 동기 보정 장치는 아날로그 회로를 사용함으로서 노이즈에 영향을 받기 쉽고 온도 및 소자 값의 변화에도 민감하다. 또한 PLL(120)의 전압 제어 발진기(VCO)(126)에 고주파수의 발진 회로를 사용하여 노이즈 소스로 동작함으로서 인접 회로에 간섭을 주는 단점이 있었다.
본 발명이 이루고자하는 기술적 과제는 기존의 아날로그 PLL 대신에 디지탈 보정 회로를 사용하여 약전계의 수평 동기 신호에 지터가 발생하는 것을 억제함으로서 OSD 장치로 입력되는 신호의 주파수를 안정하게 하여 문자 떨림을 방지하기 위한 디지탈 동기 보정 회로 및 그 방법을 제공하는 데있다.
도 1은종래의 기술에의한 아날로그 동기 보정 장치를 보이는 블럭도이다.
도 2는본 발명에 따른 디지탈 동기 보정 장치의 구성을 보이는 블럭도이다.
도 3은 도 2의 제어부(220)의 디지탈 동기 보정 방법을 보이는 순서도이다.
상기의 기술적 과제를 해결하기 위하여 본 발명은 수평 동기 신호가 입력될 때 설정된 값에 따라 카운트를 하여 입력되는 수평 동기 신호의 주기를 측정하는 카운터부, N번째의 수직 블랭킹 기간 동안에 수평 동기 신호가 입력될 때의 상기 카운터부의 카운트 값을 입력하여 수평 동기 신호의 주기를 계산하고, 이 계산된 주기로 N번째 문자가 디스플레이되는 기간 동안에 출력 수평 동기 신호의 주기를 고정 시키는 제어부를 포함하는 디지탈 동기 보정 장치이다.
상기의 다른 기술적 과제를 해결하기 위하여 본 발명은 수평 동기 신호가 입력되는가를 판단하는 제1단계, 상기 제1단계에서 수평 동기 신호가 입력되면 그때의 카운터 값을 독출하여 수평동기 신호의 주기를 측정하는 제2단계, 수직 블랭킹 기간이인가를 판단해서 수직 블랭킹 기간이면 제2단계에서 측정된 수평 동기 신호 주기를 평균해서 N번째 필드의 수평 동기 신호 주기를 계산하는 제3단계, 수직 블랭킹 기간이 아니면 출력되는 수평 동기 신호를 제3단계에서 계산된 N번째 필드의 수평 동기 신호로 고정 시키고 상기 제1단계로 복구하는 제4단계를 포함하는 디지탈 동기 보정 동작 방법이다.
이하에서 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명한다.
도 2는 본 발명에 따른 디지탈 동기 보정 장치의 구성을 보이는 블럭도이며, 제2도의 블럭도는 수직 블랭킹 및 수평 동기 신호를 입력하여 카운터 설정 값(Np) 및 카운터 인에이블 신호(212)를 발생하고 제어 출력 신호(222)를 출력하는 제어부(220), 상기 제어부(220)로 부터 카운터 인에이블 신호(212) 및 카운터 설정 값(Np)를 입력 받으면 클럭에 따라서 카운터 값을 출력하는 카운터부(210)로 구성된다.
통상적으로 수직 블랭크(V-Blank)는 문자를 디스플레이하지 않는 수직 블랭킹 기간의 정보로 새로운 필드 정보를 알려준다. 한편 필드 번호 n과 수지 동기 입력후 수평 동기 라인 번호 m을 갖고서 동기 분리되어 입력되는 수평 동기 신호의 주기를 Ti(n,m) 이라하고, 제어부(220)에서 출력되는 제어 출력 신호의 주기를 To(n,m), 지터가 없는 이상적인 입력 신호의 주기를 Th(n,m), 입력 신호의 지터를 Ji(n,m) 이라하면, 수학식 1이 성립한다.
또 입력 수평 동기 신호 지터의 평균치가 근사적으로 0가 된다는 특성에 의하여 수직 블랭킹 기간 동안에 약 20개의 수평 동기 신호 주기를 평균하면 1 필드내의 지터가 없는 이상적인 수평 동기 신호의 주기 Th(n)을 근사적으로 예측할 수있다. 그리고 필드 n의 문자 디스플레이 기간에 출력 수평 동기 신호의 주기 Tn(n)을 입력 수평 동기 신호와 상관 없이 필드 n의 수직 블랭킹 기간 동안에 예측한 입력 신호의 주기 Te(n)으로 고정 시키면 디스플레이 장치는 필드 n 동안에 지터를 갖지 않는다.
한편 수직 블랭킹 기간 동안에 20개의 입력 수평 동기 신호 주기를 평균하여 Th(n)을 근사적으로 예측하는 과정에서 오차가 발생하면 전 후 필드 사이의 출력 수평 동기 신호 주기인 To(n+1) 과 To(n)이 큰 차이를 갖게 되어 필드간 지터가 발생한다. 따라서 전 필드에서 예측한 주기 값에 많은 가중치를 두어 현 필드의 주기 값을 예측하는 방법을 사용한다. 이에 따라 필드 n의 수직 블랭킹 기간 동안에 예측한 입력 수평 동기 신호의 주기 Te(n)은
수학식 3에서 Wk는 현재 필드에서 k번째 전 필드의 가중치이고, Ti(n,m)은 필드 n, m 번째 라인 입력 수평 동기 신호의 주기이다.
도 2에 도시한 바와 같이 카운터부(210)는 제어부(220)로 부터 카운터 설정 값(Np)이 입력되며, 제어부(220)에서 수평 동기 신호가 입력될 때 카운터 설정 값이 설정되면 카운터부(210)의 클럭 신호에 동기되어 입력되는 수평 동기 신호의 주기를 측정하기 위해 엎(Up) 카운트된다. 여기서 카운터부(210)의 클럭 주기가 Tclk이고, 수평 동기 신호가 입력 될 때의 카운터 값(Nc)이 Nci라 하면 입력 수평 동기 신호이 주기(Ti)는 다음과 같다.
한편 제어부(220)는 필드 n의 수직 블랭킹 기간 동안에 수평 동기 신호가 입력 될 때의 카운터 값인 Nic를 측정해서 수학식 4로 표현되는 입력 수평 동기 신호의 주기를 계산하고, 수학식 3의 계산을 통해 Te(n)을 구한다. 또한 카운터 설정 값(Np)를 조절하여서 문자가 디스플레이 되는 기간에 출력 수평 동기 신호의 주기가 강제로 Te(n)이 되도록 한다. 문자가 디스플레이되는 기간에 출력 수평 동기 신호를 발생하기 위하여 카운터 값(Nc)이 미리 결정된 값 No가 되면, 수평 동기 신호가 출력되고 카운터부(210)는 즉시 카운터 설정 값(Np)으로 설정된다.
출력 수평 동기 신호의 주기(To)는 수학식 5와 같이 표현할 수있다.
도 3은 도 2의 제어부(220)의 디지탈 동기 보정 방법을 보이는 순서도이며, 제3도의 순서도는 수평 동기 신호 입력 판단 단계(310), 수평 동기 신호 주기 계산 단계(320), 수직 블랭킹 기간 판단 단계(330), n 번째 필드의 수평 동기 신호 주기 계산 단계(340), 수평 동기 신호 고정 단계(350)로 이루어 진다.
도 3에 도시된 바와 같이 동기 신호 분리 회로(도시 안됨)에서 분리된 수평 동기 신호가 입력되는 가를 판단한다(310과정). 수평 동기 신호가 입력되면 도 2의 카운터부(210)에서 카운트된 값인 Nic(n,m)을 독출하여 입력 수평 동기 신호의 주기 Ti(n,m)을 측정한다(320과정). 또한 수직 블랭킹 기간 인가를 판단해서(330과정) 수직 블랭킹 기간이면 수학식 3을 사용하여 약 20개의 입력되는 수평 동기 신호를 평균하여 지터가 없는 이상적인 n번째 입력 수평 동기 신호의 주기인 Th(n)을 근사적으로 예측하도록 Te(n)을 계산한다(340 과정).
수직 블랭킹 기간이 아니면 도 2의 카운터 값(Nc)이 미리 결정된 값의 수평 동기 신호가 출력되고, 카운터부(210)는 즉시 Npe(n)으로 설정되므로 다음 식과 같이 출력 수평 동기 신호인 To(n)이 Te(n)이 되도록 설정 값을 조정한다(350 과정).
350과정을 완료한 뒤 처음 대기 상태인 시작 과정으로 가서 수평 동기 신호가 입력되기를 기다린다.
상술한 바와 같이 본 발명에 의하면 약전계의 수평 동기 신호의 지터가 큰 경우에도 지터를 억압하여 온 스크린 디스플레이 장치로 입력되는 신호의 주파수를 안정하게 하여 약전계에서도 문자 떨림 현상이 발생하지 않는 이점이 있다.

Claims (5)

  1. 영상 신호에 문자 신호를 표시해주는 온 스크린 디스플레이의 입력 수평 동기 신호를 보정하는 동기 보정 장치에 있어서, 수평 동기 신호가 입력될 때 설정된 값에 따라 카운트를 하여 입력되는 수평 동기 신호의 주기를 측정하는 카운터부; N번째의 수직 블랭킹 기간 동안에 수평 동기 신호가 입력될 때의 상기 카운터부의 카운트 값을 입력하여 수평 동기 신호의 주기를 계산하고, 이 계산된 주기로 N번째 문자가 디스플레이되는 기간 동안에 출력 수평 동기 신호의 주기를 고정 시키는 제어부를 포함하는 디지탈 동기 보정 장치.
  2. 제1항에 있어서, 상기 카운터부는 엎(Up) 카운터인 것을 특징으로 하는 디지탈 동기 보정 장치.
  3. 제1항에 있어서, 상기 제어부의 입력 수평 동기 신호의 주기(Ti)는 (Nic-Np) * Tclk, 여기서 Ti: 입력 수평 동기 신호의 주기, Nic: 카운터 값, Np: 카운터 설정값, Tclk: 카운터 클럭 인것을 특징으로 하는 디지탈 동기 보정 장치.
  4. 제1항에 있어서, 상기 제어부의 출력 수평 동기 신호의 주기(To)는 (No-Np) * Tclk, 여기서 To: 출력 수평 동기 신호의 주기, No: 미리 결정된 카운터 값, Np: 카운터 설정값, Tclk: 카운터 클럭 인것을 특징으로 하는 디지탈 동기 보정 장치.
  5. 영상 신호에 문자 신호를 표시해주는 온 스크린 디스플레이의 입력 수평 동기 신호를 보정하는 동기 보정 장치에 있어서, 수평 동기 신호가 입력되는가를 판단하는 제1단계; 상기 제1단계에서 수평 동기 신호가 입력되면 그때의 카운터 값을 독출하여 수평동기 신호의 주기를 측정하는 제2단계; 수직 블랭킹 기간이인가를 판단해서 수직 블랭킹 기간이면 제2단계에서 측정된 수평 동기 신호 주기를 평균해서 N번째 필드의 수평 동기 신호 주기를 계산하는 제3단계; 수직 블랭킹 기간이 아니면 출력되는 수평 동기 신호를 제3단계에서 계산된 N번째 필드의 수평 동기 신호로 고정 시키고 상기 제1단계로 복구하는 제4단계를 포함하는 디지탈 동기 보정 동작 방법.
KR1019960038455A 1996-09-05 1996-09-05 디지탈 동기 보정 장치 및 그 동작 방법 KR100200726B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960038455A KR100200726B1 (ko) 1996-09-05 1996-09-05 디지탈 동기 보정 장치 및 그 동작 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960038455A KR100200726B1 (ko) 1996-09-05 1996-09-05 디지탈 동기 보정 장치 및 그 동작 방법

Publications (2)

Publication Number Publication Date
KR19980020104A KR19980020104A (ko) 1998-06-25
KR100200726B1 true KR100200726B1 (ko) 1999-06-15

Family

ID=19472858

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960038455A KR100200726B1 (ko) 1996-09-05 1996-09-05 디지탈 동기 보정 장치 및 그 동작 방법

Country Status (1)

Country Link
KR (1) KR100200726B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100705835B1 (ko) 2004-12-16 2007-04-10 엘지전자 주식회사 해상도 판단 장치 및 해상도 판단 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100705835B1 (ko) 2004-12-16 2007-04-10 엘지전자 주식회사 해상도 판단 장치 및 해상도 판단 방법

Also Published As

Publication number Publication date
KR19980020104A (ko) 1998-06-25

Similar Documents

Publication Publication Date Title
JP3220023B2 (ja) 液晶表示装置
EP0218406A2 (en) Sampling clock generation circuit
JPH1041812A (ja) Pll回路
US6501310B2 (en) Sampling clock adjusting method, and an interface circuit for displaying digital image
KR100320461B1 (ko) 모니터의 동기신호 처리장치 및 방법
US5608462A (en) Synchronizing arrangement including a gate circuit and a window circuit for determining the occurrence of output pulses
CA2229765C (en) Synchronize processing circuit
KR100200726B1 (ko) 디지탈 동기 보정 장치 및 그 동작 방법
US5877640A (en) Device for deriving a clock signal from a synchronizing signal and a videorecorder provided with the device
US6879321B2 (en) Display position control apparatus
KR100389774B1 (ko) 수직위치지터제거회로및정보의수직위치에서지터를제거하는방법,및수직위치지터제거회로와디스플레이장치를포함하는화상디스플레이장치
JP2978856B2 (ja) 水平走査パルス信号制御回路
KR100335457B1 (ko) 위상동기루프회로, 편향보정회로 및 디스플레이 장치
JP2002112067A (ja) 同期信号発生回路
KR0175037B1 (ko) 온 스크린 디스플레이를 위한 디지탈 동기 보정 회로 및 그 동작 방법
JP3199933B2 (ja) 選局回路
JPH08263032A (ja) 画面位置自動調整装置
KR100206589B1 (ko) 레터박스 신호 입력시 화면의 상하폭 자동 조정장치
JP3050179B2 (ja) 垂直タイミング信号生成回路
US7010214B2 (en) Apparatus and method for detecting video cassette recorder signals
KR100190005B1 (ko) 온 스크린 디스플레이를 위한 디지탈 동기 보정 방법
JPH09297555A (ja) ドットクロック再生装置
KR0175038B1 (ko) 온 스크린 디스플레이를 위한 디지탈 동기 보정 회로 및 그 동작 방법
KR970000759B1 (ko) 화면의 종횡비 자동 조절회로
JP3257490B2 (ja) 同期保護回路及び方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070228

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee