KR0175037B1 - 온 스크린 디스플레이를 위한 디지탈 동기 보정 회로 및 그 동작 방법 - Google Patents

온 스크린 디스플레이를 위한 디지탈 동기 보정 회로 및 그 동작 방법 Download PDF

Info

Publication number
KR0175037B1
KR0175037B1 KR1019950066855A KR19950066855A KR0175037B1 KR 0175037 B1 KR0175037 B1 KR 0175037B1 KR 1019950066855 A KR1019950066855 A KR 1019950066855A KR 19950066855 A KR19950066855 A KR 19950066855A KR 0175037 B1 KR0175037 B1 KR 0175037B1
Authority
KR
South Korea
Prior art keywords
signal
variable
synchronization signal
horizontal synchronization
horizontal
Prior art date
Application number
KR1019950066855A
Other languages
English (en)
Other versions
KR970057235A (ko
Inventor
김영수
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950066855A priority Critical patent/KR0175037B1/ko
Publication of KR970057235A publication Critical patent/KR970057235A/ko
Application granted granted Critical
Publication of KR0175037B1 publication Critical patent/KR0175037B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/08—Separation of synchronising signals from picture signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Synchronizing For Television (AREA)

Abstract

본 발명은 온 스크린 디스플레이를 위한 디지털 동기 보정 회로 및 그 동작 방법을 공개한다. 그 회로는 제1신호가 입력되면 증분시키고, 제2신호가 입력되면 감소시키고, 제1 및 제2신호가 입력되지 않으면 변화시키지 않은 프리셋값을 출력하는 제1카운팅 수단과, 프리셋 신호가 입력되고, 인에이블 신호에 응답하여 프리셋되며, 외부로부터 입력되는 클럭에 응답하여 카운팅 동작을 수행하는 제2카운팅 수단 및 수평동기신호가 입력되면 인에이블 신호를 발생하고, 해체 모드에서 수평동기신호가 잠금 구간보다 먼저 입력되면 제1신호를 발생하고 늦게 입력되면 제2신호를 발생하고 잠금 구간에 입력되면 제1 및 제2신호를 발생하지 않고, 수평동기신호가 입력될 때의 제2카운팅 수단의 카운팅값을 미리 설정된 값들과 비교하여 동작 구간을 설정하고 의사 동기 신호를 예측하며, 제2카운팅 수단의 값과 동작 구간을 비교하여 동작 모드의 전환을 제어하고, 잠금 모드에서 동작 구간에 따라 분리된 수평동기신호 또는 의사 동기신호를 온 스크린 디스플레이 회로로 선택적으로 출력하는 제어수단으로 구성되는 것이 바람직하고, 디지털적으로 수평동기신호의 주파수를 보정하기 때문에 종래의 아날로그 회로가 안고있는 문제점을 해결할 수 있는 효과가 있다.

Description

온 스크린 디스플레이를 위한 디지탈 동기 보정 회로 및 그 동작 방법
제1도는 종래의 수평 동기 보정 회로의 블럭도이다.
제2도는 본 발명에 의한 디지털 동기 보정회로를 설명하기 위한 도면이다.
제3도는 본 발명에 의한 온 스크린 디스플레이를 위한 디지털 동기 보정회로이 블럭도이다.
제4도는 본 발명에 의한 온 스크린 디스플레이를 위한 디지털 동기 보정방법을 설명하기 위한 플로우차트이다.
제5도는 제4도에 도시된 제58단계를 세부적으로 설명하기 위한 본 발명에 의한 플로우차트이다.
제6도는 제5도에 도시된 제62단계를 세부적으로 설명하기 위한 본 발명에 의한 플로우차트이다.
제7도는 제4도에 도시된 제56단계를 세부적으로 설명하기 위한 본 발명에 의한 플로우차트이다.
제8도는 제7도에 도시된 제92단계를 세부적으로 설명하기 위한 본 발명에 의한 플로우차트이다.
본 발명은 영상 신호에 문자를 표시하는 온 스크린 디스플레이(OSD : on screen display) 회로에 관한 것으로서, 특히, 문자디스플레이 동작의 기준이 되는 입력 수평 동기신호의 주파수를 안정하게 만드는 OSD를 위한 디지털 동기 보정 회로 및 그 동작 방법에 관한 것이다.
OSD 회로에서 입력 수평동기신호에 지터(jitter)가 생겨서 주파수가 어느 이상 흔들리면 문자 표시의 기준 위치가 흔들리게 되어 문자가 떨게되는 치명적인 문제가 발생한다. 즉, 방송국에서 수신한 신호의 전계가 소정값 이하보다 작을 경우(보통 약전계라고 함.), 동기분리회로에서 수신한 신호로부터 분리된 수평동기신호의 지터가 크게되어 이를 직접 OSD회로에 입력하면 치명적인 문자 떨림 현상이 발생한다.
제1도는 종래의 수평 동기 보정 회로의 블럭도로서, 동기분리부(10), 위상동기루프(PLL : phase locked loop)(20)를 구성하는 위상검출부(22), 루프 필터(24), 전압 제어 발진기(VCO : voltage controlled oscillator)(26) 및 분주기(28)로 구성된다.
제1도에 도시된 동기 분리부(10)는 입력단자 IN을 통해 방송국으로부터 송신된 신호를 입력하여 수평동기신호를 분리하여 출력한다. PLL(20)의 위상 검출부(22)는 수평동기신호를 입력하여 아날로그 PLL(20)로 출력한다. 위상 동기 루프(20)의VCO(26)는 입력신호의 주파수와 동일한 주파수를 발진시키며 VCO(26)의 출력 주파수는 주파수를 분주하는 분주기(28)에 의해서 N분주되어 위상 검출부(22)로 궤환된다. 분주부(28)의 출력 주파수는 위상 동기루프(20)가 잠긴상태에 있을 경우 위상 검출부(22)로 입력되는 신호의 주파수와 같다. 즉, 약전계에서 발생한 수평 동기신호의 지터를 아날로그 PLL(20)이 억압하여 출력단자 OUT를 통해 온 스크린 디스플레이회로로 출력한다. 그러므로, OSC회로가 입력하는 수평동기신호는 지터가 거의 없게 되고, 따라서, 약전계의 경우에도 문자 떨림이 생기지 않게 된다. 종래 OSD회로는 아날로그 PLL(20)을 이용함으로서, 많은 특성을 개선할 수 있었지만, 아날로그 특성이 갖는 여러 가지 문제점을 여전히 안고 있다.
즉, 아날로그 회로를 사용함으로서, 잡음에 민감한 영향을 받고, 온도, 소자값의 변화에도 큰 영향을 받게 되며, 또한, 발진 회로는 높은 주파수로 동작하기 때문에 잡음의 원천으로 작용하여 인접회로에 악영향을 미치는 문제점이 있다.
본 발명의 목적을 상기와 같은 종래의 문제점을 해결하기 위하여 디지털 회로를 이용하여 수평동기신호의 지터가 큰 경우에도 지터를 억압하고, 수평동기신호의 주파수를 안정하게 만들어 약전계에서 문자떨림이 발생하지 않도록 하는 온 스크린 디스플레이를 위한 디지털 동기보정 회로를 제공하는데 있다.
본 발명의 다른 목적은 본 발명에 의한 온 스크린 디스플레이를 위한 디지털 동기 보정회로의 동작 방법을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명에 의한 방송국으로부터 수신된 신호로부터 분리된 수평동기신호를 입력하고, 입력한 상기 수평동기신호의 주파수를 보정하여 온 스크린 디스플레이 회로로 출력하는 온 스크린 디스플레이를 위한 디지털 동기 보정 회로는, 제1신호가 입력되면 증분시키고, 제2신호가 입력되면 감소시키고, 상기 제1 및 제2신호가 입력되지 않으면 변화시키지 않은 프리셋값을 출력하는 제1카운팅수단과, 프리셋 신호가 입력되고, 인에이블 신호에 응답하여 프리셋되며, 외부로부터 입력되는 클럭에 응답하여 카운팅 동작을 수행하는 제2카운팅수단과, 및 상기 수평동기신호가 입력되면 상기 인에이블 신호를 발생하고, 해체 모드에서 상기 수평동기신호가 잠금 구간보다 먼저 입력되면 상기 제1신호를 발생하고 늦게 입력되면 상기 제2신호를 발생하고 잠금 구간에 입력되면 상기 제1 및 제2신호를 발생하지 않고, 상기 수평동기신호가 입력될 때의 상기 제2카운팅 수단의 카운팅값을 미리 설정된 값들과 비교하여 동작 구간을 설정하고 의사 동기신호를 예측하며, 상기 제2카운팅 수단의 값과 상기 동작 구간을 비교하여 동작 모드의 전환을 제어하고, 상기 잠금 모드에서 상기 동작 구간에 따라 상기 분리된 수평동기신호 또는 상기 의사 동기신호를 상기 온 스크린 디스플레이 회로로 선택적으로 출력하는 제어수단으로 구성되는 것이 바람직하다.
상기 다른 목적을 달성하기 위하여 본 발명에 의한 방송국으로부터 수신된 신호로부터 수평동기신호를 분리하는 동기분리부, 상기 분리된 수평동기신호의 주파수를 보정하여 출력하는 동기 보정부 및 상기 보정된 수평동기신호를 입력하여 온 스크린 디스플레이를 위해 사용하는 온 스크린 디스플레이부를 포함하는 시스템에, 상기 수평동기신호의 주파수를 보정하는 디지털 동기 보정 방법은, 상기 수평동기신호가 입력되었는가를 판단하는 제1판단단계와, 상기 수평동기신호가 입력되었으면 동작 구간을 결정할 기준 신호를 측정하는 신호측정단계와, 동작모드가 잠금 모드인가 해체모드인가를 판단하는 제2판단단계와, 상기 동작 모드가 상기 잠금 모드이면 상기 동작 구간에 따라 상기 수평동기신호 또는 미리 예측한 의사 동기 신호를 상기 온 스크린 디스플레이부로 출력하는 잠금모드단계와, 및 상기 동작 모드가 상기 해체 모드이면 상기 수평동기신호를 상기 온 스크린 디스플레이부로 출력하고, 상기 의사 동기 신호의 주기를 예측하는 해체모드단계로 이루어지는 것이 바람직하다.
이하, 본 발명에 의한 온 스크린 디스플레이를 위한 디지털 동기보정 회로의 구성 및 동작을 첨부한 도면을 참조하여 다음과 같이 설명한다.
제2도는 본 발명에 의한 디지털 동기 보정회로를 설명하기 위한 도면으로, 동기분리부(30), 디지털 동기 보정회로(32) 및 OSD부(34)로 구성되어 있다.
제2도에 도시된 동기 분리부(30)는 입력단자 IN을 통해 입력되는 신호로부터 수평동기신호만을 분리하여 디지털 동기 보정회로(32)로 출력한다. 디지털 동기 보정회로(32)는 수평동기신호의 주파수를 보정하여 온 스크린 디스플레이부(34)로 출력한다.
여기서, 동기분리부(30)로부터 출력되는 수평동기신호의 주기를 Ti, 디지털 동기 보정부(32)로부터 출력되는 신호의 주기를 To, 지터가 없는 이상적인 신호의 주기를 Th, 디지털 동기 보정회로(32)에/로 입/출력되는 신호의 지터를 각각 J(i) 및 J(o)라 할 경우, 주기 Ti, To 및 J(o)와 J(i)는 다음과 같다.
Ti = Th + J(i) ----------식(1)
To = Th +J(o) ----------식(2)
J(o) ≪ J(i) -----------조건1
조건1은 본 발명의 목적에 해당한다.
제2도에 도시된 본 발명에 의한 디지털 동기 보정회로(32)에는 다음과 같은 두가지의 동작 모드가 있다.
먼저, 해체(unlock) 모드는 잠금(lock)모드를 찾아가는 과도상태로서, 동기분리부(30)로부터 출력되는 수평동기신호의 주기(Th)를 예측한다. 다음으로, 잠금모드는 잠김 상태로서, 잠금구간(range)에 들어오는 수평동기신호는 온 스크린 디스플레이부(34)로 보정없이 출력하고, 잠금 구감밖에 들어오는 수평동기신호는 해체구간에서 예측한 주기(Th)를 가지는 의사(pseudo) 동기 신호를 대신 온 스크린 디스플레이부(34)로 출력한다.
한편, 본 발명의 동기 보정회로는 세가지의 동작 구간 즉, 잠금구간, 풀-인-구간(pull in lock range) 및 풀-아웃-구간(pull out lock range)을 가지고 있다.
먼저, 잠금 구간은 잠금 모드에서 수평동기신호의 입력이 허용되는 구간이고, 풀-인-구간은 해체모드에서 잠금 모드로 전환시에 제2변수를 카운팅하는 구간이고, 풀-아웃-구간은 잠금 모드에서 해체모드로 전환시에 제2변수를 카운팅하는 구간이다.
여기서, 제2변수는 잠긴 수(lock in number)를 가리키며, 이는 잠금모드와 해체모드를 전환하는 변수값으로서, 잠금 구간에 수평동기신호가 들어온 총 횟수를 의미한다.
제3도는 본 발명에 의한 온 스크린 디스플레이를 위한 디지털 동기 보정회로의 블럭도로서, 제1신호가 입력되면 증분시키고, 제2신호가 입력되면 감소시키고, 제1 및 제2신호가 입력되지 않으면 변화시키지 않은 프리셋값을 출력하는 제1카운터(40), 프리셋 신호가 입력되고, 인에이블 신호에 응답하여 프리셋되며, 외부로부터 입력되는 클럭에 응답하여 카운팅 동작을 수행하는 제2카운터(42) 및 수평동기신호가 입력되면 인에이블 신호를 발생하고, 해체 모드에서 수평동기신호가 잠금 구간보다 먼저 입력되면 제1신호를 발생하고 늦게 입력되면 제2신호를 발생하고 잠금 구간에 입력되면 제1 및 제2신호를 발생하지 않고, 수평동기신호가 입력될 때의 제2카운터(42)의 카운팅값을 미리 설정된 값들과 비교하여 동작 구간을 설정하고 의사 동기 신호를 예측하며, 제2카운터(42)의 값과 동작 구간을 비교하여 동작 모드의 전환을 제어하고, 잠금 모드에서 동작 구간에 따라 분리된 수평동기신호 또는 의사 동기신호를 온 스크린 디스플레이부(34)로 선택적으로 출력하는 제어부(44)로 구성되어 있다.
제3도에 도시된 제1카운터(40)는 상향/하향 카운터로 구현될 수 있으며, 제2카운터(42)의 프리셋값 즉, 제1변수를 결정하는 역할을 한다.
제1카운터(40)로 입력되는 제1 및 제2신호는 제어부(44)로부터 출력되고, 출력단자 OUT를 통해 출력되는 보정된 수평동기신호에 동기되어 있는 신호들이다. 제1카운터(40)는 해체 모드에서 수평동기신호가 잠금구간보다 앞서서 입력되면 제어부(44)에서 1회 발생된 제1신호를 입력하여 프리셋값을 1 증가하고, 잠금 구간보다 뒤져서 입력되면 제어부(44)로부터 1회 발생된 제2신호를 입력하여 프리셋값을 1 감소한다. 그리고, 잠금 구간에 수평동기신호가 들어오게 되면 프리셋값은 변환되지 않는다.
제2카운터(42)는 수평동기신호가 입력단자 IN1을 통해 제어부(44)로 입력될 때, 제어부(44)로부터 발생되는 프리셋 인에이블 신호에 응답하여 제1카운터(40)로부터 출력되는 프리셋값을 입력하여 프리셋된다. 그리고, 프리셋된후 입력단자 IN2를 통해 입력되는 클럭에 맞춰 상향 카운팅 동작을 수행한다. 수평동기신호가 입력될 때, 제2카운터(42)의 값을 기준 신호라 하고, 제2카운터(42)의 클럭 주기를 Tck라 할 때, 입력되는 수평동기신호의 주기(Ti)는 다음 식(3)과 같다.
Ti = (기준신호 - 제1변수) × Tck ----------식(3)
이 때, 식(3)은 잠금 모드에서 잠금 구간 밖의 구간에서 온 스크린 디스플레이부(34)로 출력되는 의사 동기 신호의 주기를 예측하기 위해서 사용된다.
제어부(44)는 기준 신호와 미리 설정되어 저장된 값들을 비교하여 동작 구간을 결정하고, 해체 모드와 잠금 모드의 동작 전환을 제어하고, 수평동기신호가 입력되면 제2카운터(42)로 프리셋 인에이블 신호를 출력한다. 또한, 출력단자 OUT를 통해 출력되는 수평동기신호를 입력단자 IN1을 통해 입력되는 수평동기신호로 할 것인가, 의사 동기 신호로 할 것인가를 결정하고, 제1 및 제2신호를 제1카운터(40)로 출력한다.
이하, 본 발명에 의한 온 스크린 디스플레이를 위한 디지털 동기보정 방법을 첨부한 도면들을 참조하여 다음과 같이 설명한다.
제4도는 본 발명에 의한 온 스크린 디스플레이를 위한 디지털 동기보정방법을 설명하기 위한 플로우차트로서, 수평동기신호가 입력되었는가 판단하는 단계(제50단계), 해당 모드에 따라 보정 동작을 수행하는 단계(제52단계~제58단계)로 이루어져 있다.
제3도에 도시된 제어부(44)는 수평동기신호가 입력되었는가 판단하여(제50단계), 입력되었으면, 제2카운터(42)이 카운팅값인 기준 신호를 측정한다(제52단계), 제52단계후에, 동작 모드를 확인한 다음(제54단계), 잠금 모드이면 동작 구간에 따라 수평동기신호 또는 의사 동기 신호를 OSD부(34)로 보내고(제56단계), 해체 모드이면 수평동기신호를 OSD부(34)로 보내고, 의사 동기신호의 주기를 예측한다(제58단계).
제5도는 제4도에 도시된 제58단계를 세부적으로 설명하기 위한 본발명에 의한 플로우차트로서, 수평동기신호가 입력되면 즉시, 이 수평동기신호를 출력하고 제3도에 도시된 제2카운터(42)를 초기화하는 단계(제60단계)와, 제60단계후에 수평동기신호가 입력된 동작 구간에 따라 제1변수와 제2변수를 가변시키는 단계(제62단계)와, 제62단계후에 제2변수가 소정 임계값을 초과했는가를 판단하는 단계(제64단계) 및 제2변수가 소정 임계값을 초과했으면 해체 모드에서 잠금 모드로 전환하는 단계(제66단계)로 이루어져 있다.
제6도는 제5도에 도시된 제62단계를 세부적으로 설명하기 위한 본 발명에 의한 플로우차트로서, 풀-인-구간 및 잠금 구간과 수평동기신호의 입력 구간을 비교하여 변수를 가변시키는 단계들(제70단계~제86단계)로 이루어져 있다. 해체 모드의 동작 구간은 기준 신호에 따라 구분된다. 즉, 기준 신호가 잠금구간내에 있으면 잠금 구간으로, 기준 신호가 풀-인-구간내에 있으면 풀-인-구간으로 동작구간을 구분한다.
제5도에 도시된 제62단계는 수평동기신호가 풀-인-구간에서 벗어났는가를 판단하는 단계(제70단계)와, 수평동기신호가 풀-인-구간에서 벗어났으면 제1변수를 증가하고, 제2변수를 감소하는 단계(제72단계), 수평동기신호가 풀-인-구간에서 벗어나지 않았으면, 수평동기신호가 잠금 구간 밖에 있는가를 판단하는 단계(제74단계), 수평동기신호가 잠금 구간 밖에 있으면 제1변수를 증가하고, 제2변수는 변화시키지 않는 단계(제76단계), 수평동기신호가 잠금 구간 밖에 있지 않으면, 수평동기신호가 잠금 구간 안에 들어왔는가를 판단하는 단계(제78단계), 수평동기신호가 잠금 구간 안에 들어왔으면 제1변수를 변화시키지 않고, 제2변수를 증가시키는 단계(제80단계), 수평동기신호가 잠금 구간 안에 들어오지 않았으면 풀-인-구간안에 있는가를 판단하는 단계(제82단계), 수평동기신호가 풀-인-구간안에 있으면 제1변수를 감소하고, 제2변수는 변화시키지 않는 단계(제84단계) 및 수평동기신호가 풀-인-구간안에 있지 않으면 제1변수 및 제2변수를 모두 감소하고, 제5도에 도시된 제64단계로 진행하는 단계로 이루어져 있다.
즉, 해체 모드에서는 잠금 구간앞에 수평동기신호가 입력되면 프리셋값인 제1변수를 증가시키고, 잠금 구간뒤에 수평동기신호가 입력되면 제1변수를 감소시키므로, 식(3)으로부터 알 수 있듯이, 제2카운터(42)는 적절한 프리셋값(제1변수)을 갖게 되며, 입력되는 수평동기신호의 주기를 따라 가게 된다. 이 때, 수평동기신호의 주기(Ti)와 제1변수는 다음 식(4)와 같은 관계를 가진다.
Ti = (기준신호lr - 제1변수) × Tck ------식(4)
여기서, 기준신호 lr은 잠금 구간에서의 기준신호를 나타낸다.
한편, 수평동기신호가 잠금 구간에 들어오면 잠금 구간에 들어온 횟수인 제2변수는 1 증가시키고, 풀-인-구간에서 벗어나면 제2변수를 감소시킨다. 그리고, 잠금 구간 밖에 있으나 풀-인-구간에 있을 경우에는 제2변수를 변화시키지 않는다. 이는 입력신호의 지터에 의해 잠금 구간 안에 들어오거나 잠금 구간 밖으로 나갈 경우의 영향을 최대한으로 줄이기 위함이다.
식(4)로부터 알 수 있듯이, 입력되는 수평동기신호는 지터를 갖게 되므로 제1변수는 수시로 바뀌게 된다. 그러나, 지터의 평균치가 0이고, 지터가 없는 입력주기 Th가 나올 확률이 높으므로, 제2변수가 소정의 임계값을 넘어설 때의 프리셋값은 지터가 없는 입력주기 Th에 대응된다.
따라서, 임계값을 넘어설 경우, 해체모드에서 잠금 모드로 전환을 하고, 프리셋값(제1변수)을 고정시킨다.
제7도는 제4도에 도시된 제56단계를 세부적으로 설명하기 위한 플로우차트로서, 모드 전환되기 바로 전의 값으로 제1변수의 값을 고정시키는 단계(제90단계), 수평동기신호의 동작 구간에 따라 수평동기신호 또는 의사 동기 신호를 온 스크린 디스플레이부(34)로 출력하면서, 기준신호를 초기화하는 타이밍을 결정하고, 제2변수를 가변하는 단계(제92단계) 및 제2변수가 소정 임계값을 넘었는가를 판단하여(제94단계), 소정 임계값을 넘었으면 해체 모드로 전환하는 단계(제96단계)로 이루어져 있다.
잠금 모드에서는 기준 신호가 잠금구간내에 있으면 잠금 구간으로, 기준 신호가 풀-아웃-구간내에 있으면 풀-아웃-구간으로 동작 구간이 구분된다.
제8도는 제7도에 도시된 제92단계를 세부적으로 설명하기 위한 플로우차트로서, 제90단계후에 수평동기신호가 풀-아웃-구간에서 벗어났는가를 판단하는 단계(제100단계), 수평동기신호가 풀-아웃-구간을 벗어났으면 의사 동기 신호를 온 스크린 디스플레이부(34)로 잠금 구간시작시에 출력하면서, 기준신호를 초기화하며, 제2변수를 감소시키는 단계(제102단계), 수평동기신호가 풀-아웃-구간을 벗어나지 않았으면 수평동기신호가 잠금 구간 밖에 있는가를 판단하는 단계(제104단계), 수평동기신호가 잠금 구간 밖에 있으면, 의사 동기 신호를 온 스크린 디스플레이부(34)로 잠금 구간 시작시에 출력하면서, 기준신호를 초기화하고, 제2변수를 변화시키지 않는 단계(제106단계), 수평동기신호가 잠금 구간 밖에 있지 않으면 수평동기신호가 잠금구간안에 들어왔는가를 판단하는 단계(제108단계), 수평동기신호가 잠금 구간안에 들어왔으면 수평동기신호를 온 스크린 디스플레이부로 출력하면서, 기준신호를 초기화하고, 제2변수를 증가시키는 단계(제110단계), 수평동기신호가 잠금 구간안에 들어오지 않았으면, 수평동기신호가 풀-아웃-구간 안에 있는가를 판단하는 단계(제112단계), 수평동기신호가 풀-아웃-구간 안에 있으면 의사 동기 신호를 온 스크린 디스플레이부(34)로 잠금 구간 종료시에 출력하면서, 기준신호를 초기화하고, 제2변수를 변화시키지 않는 단계(제114단계) 및 수평동기신호가 풀-아웃-구간 안에 있지 않으면 의사 동기 신호를 온 스크린 디스플레이부(34)로 잠금 구간 종료시에 출력하면서, 기준신호를 초기화하고, 제2변수를 감소시키며, 제7도에 도시된 제94단계로 진행하는 단계(제116단계)로 이루어진다.
즉, 본 발명에 의한 디지털 동기 보정회로로부터 출력되는 수평동기신호의 출력 타이밍과 제2카운터(42)의 프리셋 타이밍은 입력되는 수평동기신호가 어느 동작 영역에 들어왔느냐에 따라 달라짐을 알 수 있다. 그리고, 출력되는 수평동기신호의 주기는 바로 앞 신호의 주기와 최대 Tck의 지터를 갖게 되어 본 발명의 조건1을 달성할 수 있다.
출력되는 수평동기신호의 출력 타이밍과 제2카운터(42)의 프리셋타이밍이 잠금 구간앞에 들어오는 경우와, 잠금 구간뒤에 들어오는 경우에서 서로 각각 다른 이유는, 입력신호의 주기 Th가 제2카운터(42)의 클럭 주기에 정확한 정수배가 아니므로 이를 보정할 필요가 있기 때문이다.
한편, 수평동기신호가 잠금 구간에서 입력되면 제2변수를 1 증가시키고, 풀-아웃-구간에서 벗어나면 제2변수를 감소시킨다. 그리고, 잠금 구간 밖에 있으나 풀-아웃-구간에 있을 경우에는 제2변수를 변화시키지 않는다. 이는 입력되는 수평동기신호의 지터에 의해 잠금 구간 밖으로 쉽게 나갈 경우가 있으므로, 잠금 모드가 지터의 영향을 받아 쉽게 풀리지 못하게 하기 위함이다.
입력신호가 바뀌어 지터가 없는 입력주기 Th가 달라지거나 입력신호의 지터가 풀-아웃-구간을 벗어날 정도로 심할 경우에는 제2변수가 소정의 임계값보다 작아져서 잠금 모드에서 해체 모드로 모드전환이 이루어진다.
상술한 바와 같이, 본 발명에 의한 온 스크린 디스플레이를 위한 디지털 동기 보정 회로 및 그 방법은 디지털적으로 수평동기신호의 주파수를 보정하기 때문에 종래의 아날로그 회로가 안고 있는 문제점을 해결할 수 있는 효과가 있다.

Claims (6)

  1. 방송국으로부터 수신된 신호로부터 분리된 수평동기신호를 입력하고, 입력한 상기 수평동기신호의 주파수를 보정하여 온 스크린 디스플레이 회로로 출력하는 온 스크린 디스플레이를 위한 디지털 동기보정 회로에 있어서, 제1신호가 입력되면 증분시키고, 제2신호가 입력되면 감소시키고, 상기 제1 및 제2신호가 입력되지 않으면 변화시키지 않은 프리셋값을 출력하는 제1카운팅 수단; 프리셋 신호를 입력하고, 인에이블 신호에 응답하여 프리셋되며, 외부로부터 입력되는 클럭에 응답하여 카운팅 동작을 수행하는 제2카운팅수단; 및 상기 수평동기신호가 입력되면 상기 인에이블 신호를 발생하고, 해체 모드에서 상기 수평동기신호가 잠금 구간보다 먼저 입력되면 상기 제1신호를 발생하고 늦게 입력되면 상기 제2신호를 발생하고 잠금 구간에 입력되면 상기 제1 및 제2신호를 발생하지 않고, 상기 수평동기신호가 입력될 때의 상기 제2카운팅 수단의 카운팅값을 미리 설정된 값들과 비교하여 동작 구간을 설정하고 의사 동기 신호를 예측하며, 상기 제2카운팅 수단의 값과 상기 동작 구간을 비교하여 동작 모드의 전환을 제어하고, 상기 잠금 모드에서 상기 동작 구간에 따라 상기 분리된 수평동기신호 또는 상기 의사 동기신호를 상기 온 스크린 디스플레이회로로 선택적으로 출력하는 제어수단을 구비하는 것을 특징으로 하는 온 스크린 디스플레이를 위한 디지털 동기 보정 회로.
  2. 방송국으로부터 수신된 신호로부터 수평동기신호를 분리하는 동기분리부, 상기 분리된 수평동기신호의 주파수를 보정하여 출력하는 동기 보정부 및 상기보정된 수평동기신호를 입력하여 온 스크린 디스플레이를 위해 사용하는 온 스크린 디스플레이부를 포함하는 시스템에, 상기 수평동기신호의 주파수를 보정하는 디지털 동기 보정 방법에 있어서, 상기 수평동기신호가 입력되었는가를 판단하는 제1판단단계; 상기 수평동기신호가 입력되었으면 동작 구간을 결정할 기준신호를 측정하는 신호측정단계; 동작모드가 잠금 모드인가 해체모드인가를 판단하는 제2판단단계; 상기 동작 모드가 상기 잠금 모드이면 상기 동작 구간에 따라 상기 수평동기신호 또는 미리 예측한 의사 동기 신호를 상기 온 스크린 디스플레이부로 출력하는 잠금모드단계; 및 상기 동작 모드가 상기 해체 모드이면 상기 수평동기신호를 상기 온 스크린 디스플레이부로 출력하고, 상기 의사 동기 신호의 주기를 예측하는 해체모드단계를 구비하는 것을 특징으로 하는 온 스크린 디스플레이를 위한 디지털 동기 보정 방법.
  3. 제2항에 있어서, 상기 해체모드단계는 상기 수평동기신호를 상기 온 스크린 디스플레이부로 출력하고, 상기 기준신호를 초기화하는 초기화단계; 상기 수평동기신호가 입력된 상기 동작 구간에 따라 제1변수 및 제2변수를 가변시키는 변수가변단계; 및 제2변수가 소정 임계값을 넘으면 상기 잠금 모드로 전환하는 제1모드전환단계를 구비하고, 상기 의사 동기 신호의 주기는 (기준신호-제1변수)×외부클럭주기인 것을 특징으로 하는 온 스크린 디스플레이를 위한 디지털 동기 보정방법.
  4. 제3항에 있어서, 상기 변수가변단계는 상기 수평동기신호가 풀-인-구간(pull-in-range)에서 벗어났는가를 판단하는 단계; 상기 수평동기신호가 상기 풀-인-구간에서 벗어났으면 상기 제1변수를 증가하고, 상기 제2변수를 감소하는 단계; 상기 수평동기신호가 상기 풀-인-구간에서 벗어나지 않았으면, 상기 수평동기신호가 잠금 구간 밖에 있는가를 판단하는 단계; 상기 수평동기신호가 상기 잠금 구간 밖에 있으면 상기 제1변수를 증가하고, 상기 제2변수는 변화시키지 않는 단계; 상기 수평동기신호가 잠금 구간 밖에 있지 않으면, 상기 수평동기신호가 상기 잠금 구간안에 들어왔는가를 판단하는 단계; 상기 수평동기신호가 상기 잠금 구간 안에 들어왔으면 상기 제1변수를 변화시키지 않고, 상기 제2변수를 증가시키는 단계; 상기 수평동기신호가 잠금 구간 안에 들어오지 않았으면 상기 풀-인-구간안에 있는가를 판단하는 단계; 상기 수평동기신호가 상기 풀-인-구간안에 있으면 상기 제1변수를 감소하고, 상기 제2변수는 변화시키지 않는 단계; 및 상기 수평동기신호가 상기 풀-인-구간안에 있지 않으면 상기 제1변수 및 상기 제2변수를 모두 감소하고, 상기 제1모드전환단계로 진행하는 단계를 구비하고, 상기 풀-인-구간은 상기 해체 모드에서 상기 잠금 모드로 전환할 때, 상기 제2변수의 카운팅값인 것을 특징으로 하는 온 스크린 디스플레이를 위한 디지털 동기 보정방법.
  5. 제3항에 있어서, 상기 잠금 모드단계는 모드 전환되기 바로 전의 값으로 상기 제1변수의 값을 고정시키는 변수값 고정단계;
    상기 수평동기신호의 동작 구간에 따라 상기 수평동기신호 또는 상기 의사 동기 신호를 상기 온 스크린 디스플레이부로 출력하면서, 상기 기준신호를 초기화하는 타이밍을 결정하고, 상기 제2변수를 가변하는 변수가변 및 타이밍 결정 단계; 및 상기 제2변수가 소정 임계값을 넘으면 상기 해체 모드로 전환하는 제2모드전환단계를 구비하는 것을 특징으로 하는 온 스크린 디스플레이를 위한 디지털 동기 보정방법.
  6. 제5항에 있어서, 상기 변수가변 및 타이밍 결정단계는 상기 변수값 고정단계후에 상기 수평동기신호가 풀-아웃-구간(pull-out-range)에서 벗어났는가를 판단하는 단계; 상기 수평동기신호가 상기 풀-아웃-구간을 벗어났으면 상기 의사 동기 신호를 상기 온 스크린 디스플레이부로 상기 잠금 구간 시작시에 출력하면서, 상기 기준신호를 초기화하고, 상기 제2변수를 감소시키는 단계; 상기 수평동기신호가 상기 풀-아웃-구간을 벗어나지 않았으면 상기 수평동기신호가 상기 잠금 구간 밖에 있는가를 판단하는 단계; 상기 수평동기신호가 상기 잠금 구간 밖에 있으면, 상기 의사 동기신호를 상기 온 스크린 디스플레이부로 상기 잠금 구간 시작시에 출력하면서, 상기 기준신호를 초기화하고, 상기 제2변수를 변화시키지 않는 단계; 상기 수평동기신호가 상기 잠금 구간 밖에 있지 않으면 상기 수평동기신호가 상기 잠금 구간안에 들어왔는가를 판단하는 단계; 상기 수평동기신호가 상기 잠금 구간안에 들어왔으면 상기 수평동기신호를 상기 온 스크린 디스플레이부로 출력하면서, 상기 기준신호를 초기화하고, 상기 제2변수를 증가시키는 단계; 상기 수평동기신호가 상기 잠금 구간안에 들어오지 않았으면, 상기 수평동기신호가 상기 풀-아웃-구간 안에 있는가를 판단하는 단계; 상기 수평동기신호가 상기 풀-인-아웃-구간안에 있으면 상기 의사 동기 신호를 상기 온 스크린 디스플레이부로 상기 잠금 구간 종료시에 출력하면서, 상기 기준신호를 초기화하고, 상기 제2변수를 변화시키지 않는 단계; 및 상기 수평동기신호가 상기 풀-아웃-구간 안에 있지 않으면 상기 의사 동기 신호를 상기 온 스크린 디스플레이부로 상기 잠금 구간 종료시에 출력하면서, 상기 기준신호를 초기화하고, 상기 제2변수를 감소시키며, 상기 제2모드 전환단계로 진행하는 단계를 구비하고, 상기 풀-아웃-구간은 상기 잠금 모드에서 상기 해체모드로 전환할 때, 상기 제2변수의 카운팅값인 것을 특징으로 하는 온 스크린 디스플레이를 위한 디지털 동기 보정 방법.
KR1019950066855A 1995-12-29 1995-12-29 온 스크린 디스플레이를 위한 디지탈 동기 보정 회로 및 그 동작 방법 KR0175037B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950066855A KR0175037B1 (ko) 1995-12-29 1995-12-29 온 스크린 디스플레이를 위한 디지탈 동기 보정 회로 및 그 동작 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950066855A KR0175037B1 (ko) 1995-12-29 1995-12-29 온 스크린 디스플레이를 위한 디지탈 동기 보정 회로 및 그 동작 방법

Publications (2)

Publication Number Publication Date
KR970057235A KR970057235A (ko) 1997-07-31
KR0175037B1 true KR0175037B1 (ko) 1999-03-20

Family

ID=19447480

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950066855A KR0175037B1 (ko) 1995-12-29 1995-12-29 온 스크린 디스플레이를 위한 디지탈 동기 보정 회로 및 그 동작 방법

Country Status (1)

Country Link
KR (1) KR0175037B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190095758A (ko) 2018-02-07 2019-08-16 황명회 보조레이크를 갖는 제진기
KR20190095757A (ko) 2018-02-07 2019-08-16 황명회 내진형 제진기
KR102285379B1 (ko) 2021-04-27 2021-08-04 큰나라찬사회적협동조합 협잡물겸 침사 수거용 제진기

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190095758A (ko) 2018-02-07 2019-08-16 황명회 보조레이크를 갖는 제진기
KR20190095757A (ko) 2018-02-07 2019-08-16 황명회 내진형 제진기
KR102285379B1 (ko) 2021-04-27 2021-08-04 큰나라찬사회적협동조합 협잡물겸 침사 수거용 제진기

Also Published As

Publication number Publication date
KR970057235A (ko) 1997-07-31

Similar Documents

Publication Publication Date Title
US5898328A (en) PLL circuit having a switched charge pump for charging a loop filter up or down and signal processing apparatus using the same
EP0713627B1 (en) Synchronizing arrangement and method
JPH09246963A (ja) Ｐｌｌ回路
KR0175037B1 (ko) 온 스크린 디스플레이를 위한 디지탈 동기 보정 회로 및 그 동작 방법
KR100389774B1 (ko) 수직위치지터제거회로및정보의수직위치에서지터를제거하는방법,및수직위치지터제거회로와디스플레이장치를포함하는화상디스플레이장치
KR100358615B1 (ko) 위상동기루프회로
KR100190005B1 (ko) 온 스크린 디스플레이를 위한 디지탈 동기 보정 방법
KR0175038B1 (ko) 온 스크린 디스플레이를 위한 디지탈 동기 보정 회로 및 그 동작 방법
KR100360958B1 (ko) Hout 위치 제어 회로 및 멀티 싱크 모니터
JPH1023293A (ja) 同期発生装置と画像表示装置
JPH08125884A (ja) Ｐｌｌ回路
JPH04154383A (ja) 水平同期信号保護回路
KR100498411B1 (ko) 주파수동기제어방법및이를수행하는위상동기루프
KR100195086B1 (ko) 위상동기 루프 주파수 신서사이저 회로
JP3257490B2 (ja) 同期保護回路及び方法
KR100346725B1 (ko) 위상동기루우프회로
JPH09130237A (ja) Ｐｌｌ回路及び転送データ信号処理装置
JPH10210375A (ja) 画像同期信号の有無判定方法及び同期信号検出システム
KR100253303B1 (ko) 파일럿신호 검출장치
JPH086546A (ja) オンスクリーンディスプレイの表示制御方法及びその 制御装置
JPH11103401A (ja) Ｐｌｌ回路
JPH08336061A (ja) Ｐｌｌ装置
KR19990001545A (ko) 영상처리 시스템에서의 동기신호 발생장치
JPH06284005A (ja) 位相同期発振回路
JPH08149332A (ja) シンク・リゼネレ−タおよびそれを用いた表示システム

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061030

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee