KR100389774B1 - 수직위치지터제거회로및정보의수직위치에서지터를제거하는방법,및수직위치지터제거회로와디스플레이장치를포함하는화상디스플레이장치 - Google Patents

수직위치지터제거회로및정보의수직위치에서지터를제거하는방법,및수직위치지터제거회로와디스플레이장치를포함하는화상디스플레이장치 Download PDF

Info

Publication number
KR100389774B1
KR100389774B1 KR1019960704326A KR19960704326A KR100389774B1 KR 100389774 B1 KR100389774 B1 KR 100389774B1 KR 1019960704326 A KR1019960704326 A KR 1019960704326A KR 19960704326 A KR19960704326 A KR 19960704326A KR 100389774 B1 KR100389774 B1 KR 100389774B1
Authority
KR
South Korea
Prior art keywords
pulse
vertical
current
active edge
horizontal
Prior art date
Application number
KR1019960704326A
Other languages
English (en)
Other versions
KR970701474A (ko
Inventor
창 오우 흐시엔
첸 치-티엔
디르크 벤 펠르드흐이첸 에버트
Original Assignee
코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리케 필립스 일렉트로닉스 엔.브이.
Publication of KR970701474A publication Critical patent/KR970701474A/ko
Application granted granted Critical
Publication of KR100389774B1 publication Critical patent/KR100389774B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18—Timing circuits for raster scan displays
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/44504—Circuit details of the additional information generator, e.g. details of the character or graphics signal generator, overlay mixing circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Graphics (AREA)
  • Synchronizing For Television (AREA)
  • Details Of Television Scanning (AREA)

Abstract

제 1 정보(I)는 디스플레이 장치(5)의 디스플레이 스크린에 디스플레이된다. 디스플레이 스크린에서 제 1 정보(I)의 필드의 수직 및 수평 위치는 수직 시작 펄스(V) 및 수평 시작 펄스(H)에 의해 결정되며, 이들 펄스는 제 1 정보(I)에 대응하거나 이 제 1 정보로부터 추출되어진다. 디스플레이 스크린에서 제 2 정보(Oi)의 수직 위치는 특정 개수의 수평 시작 펄스(H)를 카운트함으로써 결정된다. 종래 기술에서, 이 카운팅 동작은 수직 펄스(V)의 활성 에지에서 시작된다. 제 1 정보(I)의 다른 필드에서 수평 시작 펄스(H)의 발생 시간이 수직 시작 펄스(V)의 활성 에지의 발생 시간에 대해 안정될 필요가 없으므로, 제 2 정보(Oi)의 수직 위치에서 여전히 지터가 발생할 수 있다. 본 발명에 따라 이 남아있는 지너트를 제거하기 위해, 시차(Td)는 수직 시작 펄스(V)의 활성 에지와 이 수직 시작 펄스(V)의 활성 에지에 가장 근접한 수평 시작 펄스(H)의 활성 에지 사이로 결정된다. 이 시차(Td)가 특정 안전한 한계치(Ni)보다 작으면, 가장 근접한 수평 시작 펄스(H)가 수직 시작 펄스(V)의 활성 에지에 너무 가까워서 수직 지터가 발생될 것 같다. 위험한 수직 지터 상황을 피하기 위하여, 다음 필드에서 수직 시작 펄스(V)의 활성 에지는 수직 시작 펄스(V)의 활성 에지와, 가장 근접한 수평 필스(H)의 활성 에지 사이에 충분한 거리를 얻도록 시프트 주기(Di) 상에서 시간 시프트된다.

Description

수직 위치 지터 제거 방법 및 회로
본 발명은 제 1 정보가 디스플레이 스크린의 어드레싱을 결정하고, 디스플레이 스크린 상에 디스플레이되는 제 2 정보의 수직 위치에서 지터를 제거하는 것과 관련되어 있다. 상기 제 1 정보는 텔레비전 이미지일 수 있고, 상기 제 2 정보는 PIP 이미지, 텔레텍스트(teletext), 또는 온 스크린 디스플레이(OSD) 정보일 수 있다.
이와 같은 수직 위치 지터 제거 회로는 일본 특허 출원 제3-235092호 공보에 공지되어 있다. 이 공지된 수직 위치 지터 제거 회로에 있어서, 제 1 정보는 디스플레이 스크린 상에 디스플레이된다. 디스플레이 스크린 상의 제 1 정보의 수직 및 수평 위치는 수직 및 수평 시작 펄스 각각의 발생 순간에 의해 결정되고, 이들 두 시작 펄스는 제 1 정보(이 경우에 수직 및 수평 플라이백 펄스임)로부터 추출된다. 제 1 정보(I)의 매 필드에서, 제 2 정보의 수직 시작 위치는 수직 시작 펄스의 리딩 에지(leading edge) 이후의 수평 시작 펄스를 특정 개수 카운트함으로써 결정된다. 이 경우에, 제 2 정보는 온 스크린 디스플레이 정보(OSD 정보)이다.
상기 공지된 수직 위치 지터 제거 회로의 결점은 특정 상황에서 여전히 제 2 정보의 수직 지터가 발생한다는 점이다.
본 발명은 청구의 범위 청구항 1의 전개부에 정의된 수직 위치 지터(Vertical position-jitter) 제거 방법에 관한 것이다.
본 발명은 또한 청구의 범위 청구항 13의 전제부에 정의된 수직 위치 지터 제거 회로에 관한 것이다.
본 발명은 또한 청구의 범위 청구항 14에 정의된 화상 디스플레이 장치에 관한 것이다.
본 발명은 또한 청구의 범위 청구항 15의 전제부에 정의된 수직 위치 지터 제거 방법에 관한 것이다.
도 1A 및 도 1B는 종래 기술에서 발생된 문제점을 설명하기 위한 타이밍도.
도 2A는 본 발명에 따른 수직 위치 지터 제거 회로를 구비한 디스플레이 장치의 블럭도.
도 2B, 도 2C 및 도 2D는 본 발명에 다른 수직 위치 지터 제거 회로의 동작을 설명하기 위한 타이밍도.
도 2E는 본 발명에 따른 수직 위치 지터 제거 회로의 일부분의 블럭도.
도 3A는 본 발명에 따른 수직 위치 지터 제거 회로의 일 실시예의 블럭도.
도 3B는 제 1 실시예의 동작을 설명하기 위한 타이밍도.
도 4A는 본 발명에 따른 수직 위치 지터 제거 회로의 제 2 실시예의 블럭도.
도 4B는 제 2 실시예의 동작을 설명하기 위한 타이밍도.
도 5A는 본 발명에 따른 수직 위치 지터 제거 회로의 제 3 실시예의 블럭도.
도 5B는 제 3 실시예의 동작을 설명하기 위한 타이밍도.
도 6은 본 발명에 따른 수직 위치 지터 제거 회로에 사용하기 위한 프로세싱회로의 일실시예도.
도 7은 본 발명에 따라 수직 위치 지터를 제거하기 위한 소프트웨어 알고리즘을 설명하기 위한 흐름도.
본 발명의 목적은 특히 향상된 수직 위치 지터 제거 방법 및 향상된 수직 위치 지터 제거 회로를 제공하는 것이다.
이 목적을 위해, 본 발명의 제 1 양태는 청구의 범위 청구항 1에 정의된 수직 위치 지터 제거 방법을 제공한다.
본 발명의 제 2 양태는 청구의 범위 청구항 13에 정의된 수직 위치 지터 제거 회로를 제공한다. 본 발명의 제 3 양태는 청구의 범위 청구항 14에 정의된 화상 디스플레이 장치를 제공한다. 본 발명의 제 4 양태는 청구항 15에 정의된 수직 위치 지터 제거 방법을 제공한다.
이들 양태에 의해, 제 1 정보의 수직 위치와 관련해서 제 2 정보의 수직 위치에서의 지터가 모든 상황에서 제거된다.
본 발명은 종래 기술에서 한편으로는 수직 시작 펄스의 활성 에지에 가장 근접한 수평 시작 펄스의 활성 에지(가장 근접한 수평 시작 펄스의 활성 에지라고도 함)의 발생 순간과, 다른 한편으로는 수직 시작 펄스 활성 에지의 발생 순간간의 시프트(shift)가 제 2 정보의 수직 위치 지터를 야기할 수 있다는 인식을 근거로 한다. 종래 기술은 수직 시작 펄스의 활성 에지 이후 특정 개수의 수평 시작 펄스를 카운트함으로써 제 2 정보의 수직 시작 위치를 결정한다. 카운터는 수직 시작 펄스의 활성 에지 이전 또는 그 에지에서 리세트 펄스를 수신한다. 그래서, 가장 근접한 수직 시작 펄스의 활성 에지 이후 제 1 수평 시작 펄스의 활성 에지에서, 카운터의 카운트 값은 가장 근접한 수평 시작 펄스의 활성 에지가 수직 시작 펄스의 활성 에지 후에 발생하면 1이 되고, 가장 근접한 수평 시작 펄스의 활성 에지가 수평 시작 펄스의 활성 에지 이전에 발생하면 카운트 값은 0이 된다. 그래서, 수직 시작 펄스의 활성 에지 주위에서 가장 근접한 수평 시작 펄스의 활성 에지의 짧은 시간 시프트는 제 2 정보의 수직 위치에서 대략 1 개 라인 주기의 지터를 야기한다. 가장 근접한 수평 시작 펄스의 활성 에지의 시간에서의 그러한 시프트는 디스플레이 스크린 상의 제 1 정보의 수평 위치(수평 이동)를 조정하는 동안 또는 회로의 노화나 온도 변화에 의해 텔레비젼 수상기 및 컴퓨터 모니터와 같은 화상 디스플레이 장치에서 쉽게 일어날 수 있다.
본 발명에 따라 모든 상황에서 제 2 정보의 수직 위치 지터를 제거하기 위해 다음의 조치가 제안된다. 현재의 프레임에서 가장 근접한 수평 시작 펄스의 활성 에지와 수직 시작 펄스의 활성 에지간의 시차(time difference)가 설정값보다 작으면, 다음 프레임에서 수직 시작 펄스의 활성 에지는 특정 시간 주기(특정 시프트주기라고도 함) 상에서 시프트된다. 또는, 현재의 프레임에서 수직 시작 펄스의 활성 에지가 특정 시프트 주기("현재 시프프 주기") 상에서 이미 시프트되었고, 가장 근접한 수평 시작 펄스의 활성 에지 및 특정 시프트 주기 상에서 지연된 수직 시작 펄스의 활성 에지간의 시차가 설정값보다 작으면, 다음 프레임에서 수직 위치 지터는 특정 시프트 주기, "다음 시프트 주기" 상에서 지연된 수직 시작 펄스의 활성 에지를 시프트함으로서 제거될 수 있다. 상기 다음 시프트 주기는 현재 시프트 주기와 다른 지속 기간을 가지고 있다. 시프트 주기 중 하나의 지속 기간은 제로로 될 수 있다. 이것은 제로값을 가진 제 1 시프트 주기와 함께 수직 위치 지터 제거 회로를 작동시키기에 적당하다. 시프트 주기 상에서 시프트된 수직 시작 펄스의 활성 에지는 수직 트리거 펄스의 활성 에지라고도 한다. 수직 트리거 펄스의 이 활성 에지는 제 2 정보의 수직 시작 위치를 결정하기 위해 특정 개수의 수평 시작 펄스의 카운팅을 개시하는데 사용된다. 다음 시프트 주기는 다음 필드에서 한편으로는 상기 다음 시프트 주기 상에서 시프트함으로써 대응하는 수직 시작 펄스로부터 얻어진 다음 수직 트리거 펄스의 활성 에지 및 다른 한편으로는 상기 다음 수직 트리거 펄스에 가장 근접한 대응하는 수평 시작 펄스간의 시차의 절대값이 다음 설정값보다 작지 않게 되도록 지속 시간을 갖도록 선택된다. 또는, 다음 시프트 주기는 현재의 필드에서, 간장 근접한 수평 시작 펄스와 다음 시프트 주기로 시프트된 수직 시작 펄스 간의 시차가 다음 설정값보다 커지도록 지속 시간을 갖도록 선택된다. 또는, 보다 간결한 표현으로 정의하면, 제 1 정보의 특정 필드에서, 다음 시프트 주기의 지속 기간과 수직 시작 펄스와 가장 근접한 수평 시작 펄스간의 시차간의 차의 절대값이 다음 설정값보다 커지도록 다음 시간 주기가 선택되거나 계산된다. 상술된 방식에서, 수직 트리거 펄스의 활성 에지는 가장 근접한 수평 시작 펄스의 활성 에지 둘레의 위험 지역으로부터 멀리 시프트되므로, 수직 트리거 펄스 및 가장 근접한 수평 시작 펄스간의 적당한 시간 관계가 존재하면, 특정 수직 위치 지터도 더 이상 발생하지 않게 된다.
수직 시작 펄스를 시간 시프트하는 대신에 청구의 범위 청구항 15에 기재된 바와 같이, 적어도 가장 근접한 수평 시작 펄스의 활성 에지를 시간 시프트시킬 수도 있음은 명백하다.
본 발명의 다른 구성은 종속항에 정의되어 있다.
청구의 범위 청구항 6에 정의된 방법은 연속적인 시프트 주기 및 대응하는 설정값의 세트를 사용한다. 연속적인 시프트 주기 및 대응하는 설정값은 오름차순 또는 내림차순으로 배열된다, 기존의 프레임에서, 수직 트리거 펄스의 활성 에지는 다시 현재 시프트 주기 상에서 지연된 수직 시작 펄스의 활성 에지이다.
상기 시차가 (청구의 범위 청구항 2에 기재된 바와 같이) 수직 시작 펄스의 활성 에지와 수직 트리거 펄스의 활성 에지 이후의 제 1 발생 수평 시작 펄스의 활성 에지 사이에서 경과하는 시간 지속 기간을 측정함으로써 결정되면, 대응 설정값은 수직 시작 펄스의 활성 에지에서 시작하며, 수직 트리거 펄스의 활성 에지 이후 특정 한계까지 지속되는 시간 지속 기간을 나타낸다. 이 시간 지속 기간이 대응하는 설정값에 매우 근접하면, 그래서 수평 시작 펄스의 활성 에지가 수직 트리거 펄스의 에지에 매우 가까울 때, 다음 시프트 주기 및 대응하는 다음 설정값은 다음프레임에서 선택되게 된다. 이 방식에서, 수직 트리거 펄스의 활성 에지는 제 2 정보의 가능한 수직 위치 지터를 피하기 위해 가장 근접한 수평 시작 펄스의 활성 애지로부터 시프트된다.
시차가 (청구의 범위 청구항 3에 기재된 바와 같이) 수직 트리거 펄스의 활성 에지와 수직 트리거 펄스의 활성 에지 이후의 제 1 발생 수평 시작 펄스의 활성 에지 사이에 경과하는 시간 지속 기간을 측정함으로써 결정되면, 대응 설정값은 수직 트리거 펄스의 활성 에지에서 시작해서 수직 트리거 펄스의 활성 에지 이후의 특정 한계까지 지속되는 시간 지속 기간을 나타낸다. 이 경우에, 모든 설정값은 동일하게 된다. 상기 시간 지속 기간이 대응 설정값에 매우 근접하면, 그래서 수평 시작 펄스의 활성 에지가 수직 트리거 펄스의 활성 에지에 매우 가까울 때, 다음 시프트 주기 및 대응 다음 설정값은 다음 프레임에서 선택되게 된다. 이 방법에서, 수직 트리거 펄스의 활성 에지는 다시 가능한 수직 위치 지터를 피하기 위해 가장 근접한 수평 시작 펄스의 활성 에지로부터 시프트된다.
기존의 필드에서 상기 시프트 주기 및 대응 설정값이 연속적인 시프트 주기 및 대응 설정값의 세트의 최종치이고, 수평 시작 펄스의 활성 에지가 수직 트리거 펄스의 활성 에지에 매우 근접하면, 다음 필드에서 제 1 시프트 주기 및 대응 제 1 설정값은 연속적인 시프트 주기 및 대응하는 설정값의 세트 내에서 선택되게 된다.
복수의 시프트 주기를 가진 이점이 이하에서 설명된다. 제 1 및 제 2 시프트 주기만이 사용되는데, 이 두 주기는 일정한 지속 기간을 가지고 있다고 가정하자. 기존의 프레임에서 가장 근접한 수평 시작 펄스의 활성 에지가 제 1 시프트 주기에의해 시프트된 수직 트리거 펄스의 활성 에지에 매우 근접하면, 다음 프레임에서, 제 2 시프트 주기는 수직 트리거 펄스의 활성 에지를 가장 근접한 수평 시작 펄스의 활성 에지로부터 시프트되도록 선택된다. 가능한 수직 위치 지터는 제 1 및 제 2 시프트 주기의 지속 기간이 가능한 만큼 다르게 선택되면 가장 효율적으로 방지된다. 두 시프트 주기의 지속 기간의 실제적인 값은 제로 및 라인 주기의 4 분의 1일 수 있다. NTSC 전송의 경우에, 이것은 16 마이크로초의 제 2 시프트 주기에서 결과로서 발생하게 된다. 그러나, 컴퓨터 VGA 모드의 경우에, 라인 주기는 16 마이크로초보다 작아지게 되며, 제 2 시프트 주기는 무효로 된다. 따라서, 보다 긴 시프트 주기를 제공함에 있어서(예컨대, 2 마이크로초의 단계에서), 수직 위치 지터 제거는 시프트 주기의 지속 기간을 라인 주기로 링크시킬 필요 없이 멀티 스캐닝 시스템에서 가능하게 된다.
복수의 시프트 주기를 가진 다른 이점은 수직 트리거 펄스가 수직 시작 펄스에 가능한 한 가깝게 유지될 수 있다는 점이다. 가장 근접한 수평 시작 펄스가 수직 시작 펄스에 너무 가깝게 있지 않는 한, 제 1 시프트 주기는 제로로 선택될 수 있다. 가장 근접한 수평 시작 펄스가 수직 시작 펄스에 매우 근접하면, 제 2 시프트 주기는 작은 주기로 선택될 수 있으므로, 수직 위치 지터를 막기 위해 충분히 멀리 떨어져 있다. 이 상황에서 여전히 수직 위치 지터가 발생하면, 다음 시프트 주기는 제 2 시프트 주기보다 다소 큰 값을 갖도록 선택될 수 있다.
연속적인 시프트 주기 및 대응하는 설정값의 세트를 통한 사이클링을 도입함으로써, 본 발명에 따른 수직 위치 지터를 삭제하는 방법은 비표준 상황(예컨대,빗나가거나 잘못된 수평 동기 펄스가 전송시에 방해에 의해 제 1 정보에 유입됨)에서, 위험한 상황이 검출되면(잘못된 가장 근접한 수평 시작 펄스의 활성 에지가 수직 트리거 펄스의 활성 에지에 너무 근접하면), 비표준 상황의 종료 이후에 다시 위험한 상황이 검출될 가능성은 매우 낮다. 연속적인 시프트 주기를 통한 사이클링은 그러한 비연속적인 사이클링이 수직 위치 지터를 또한 제거한다하더라도, 예컨대, 유한 상태 기계 장치에서 또는 소프트웨어 알고리즘에서 비연속적인 사이클링보다 간단한 방법으로 실현된다.
청구의 범위 청구항 7에 정의된 방법은 간단한 단계를 포함한 이점을 가지고 있다. 수직 트리거 펄스의 활성 에지는 단지 두 위치에서 발생할 수 있으므로 해서 단지 두개의 시프트 주기가 발생되도록 가지고 있다. 두 시프트 주기에 대응하는 두개의 설정값은 수직 트리거 펄스의 활성 에지에서 시작하며, 특정 지속 기간을 가진 윈도우 펄스에 의해 발생된다. 수평 시작 펄스의 활성 에지가 윈도우 펄스 동안에 발생하면, 두 시프트 주기 중 다른 주기는 수직 트리거 펄스의 활성 에지 및 가장 근접한 수평 트리거 펄스간의 안전한 시차를 만들어내기 위해 다음 프레임에서 선택되므로, 특정 수직 위치 지터도 발생하지 않는다.
예컨대, 수직 트리거 펄스에 제 1 위치가 수직 시작 펄스의 활성 에지의 위치와 동일하고, 수직 트리거 펄스의 제 2 위치가 특정 시프트 주기 상에서 지연된 수직 시작 펄스이면(그래서, 제 1 시프트 주기는 지속 기간 제로를 가지며, 제 2 시프트 주기는 임계는 아니고 예컨대 몇 마이크로초에서 최고 라인 주기의 절반까지의 범위에 있을 수 있는 지속 기간을 가지고 있으면), 하나의 시프트 주기만이발생될 필요가 있다.
상기 설정값들은 수직 트리거 펄스의 활성 에지의 두 위치에 대해 동일해지도록(또는, 두 시프트 주기에 대해 동일해지도록) 선택될 수 있으므로, 단지 하나의 윈도우 펄스만이 발생되어야 한다.
청구의 범위 청구항 8에서 정의된 방법은, 수직 시작 펄스의 활성 에지와 수직 트리거 펄스의 활성 에지 이후에 제 1 발생 수평 시작 펄스의 활성 에지 사이에서 소요되는 시간 지속 기간(청구항 2), 또는 수직 트리거 펄스의 활성 에지와 이 수직 트리거 펄스의 활성 에지 이후의 제 1 발생 수평 시작 펄스의 활성 에지 사이에서 소요되는 시간 지속 기간(청구항 3)이 클럭 펄스를 카운트함으로써 정확하게 결정된다는 이점을 가지고 있다.
청구의 범위 청구항 9에 정의된 방법은 윈도우 펄스의 특정 지속 기간이 클럭 펄스를 카운트함으로써 정확한 방법으로 결정된다는 이점을 가지고 있다.
청구의 범위 청구항 10 또는 청구항 11에 정리된 방법은 시프트 주기의 지속기간이 클럭 펄스를 카운트함으로써 정확한 방법으로 결정된다는 이점을 가지고 있다.
청구의 범위 청구항 12에 정의된 방법은 위상 동기 루프(phase locked loop)를 사용함으로써 제 1 정보의 수평 동기 펄스의 반복 주파수에 록킹(lock)된 반복주파수를 가진 클럭 펄스를 발생시킨다. 이는 모든 시프트 주기 및 클럭 펄스의 카운팅에 의해 결정된 시간 지속 기간이 수평 동기 펄스의 반복 주파수에 따라 변화될 것이므로, 모든 시프트 주기 및 모든 시간 지속 기간이 수평 주기 기간의 고정된 퍼센트로 될 것이라는 이점을 가지고 있다. 따라서, 본 발명에 따른 방법은 제 1 정보의 수평 주기 시간에 의존하지 않는데, 이는 제 1 정보의 수평 주파수가 예컨대 디스플레이될 해법에 따라 몇 개의 값을 가질 수 있다는 응용에서 유리하다. 상기 제 1 정보는 컴퓨터 그래픽 카드에 의해 발생될 수 있다.
본 발명의 상기 및 다른 양태는 첨부된 도면을 참조하여 예컨대 보다 상세하게 설명된다.
도 1A에는 제 1 정보(I)의 필드(x)에서 수직 시작 펄스(V) 및 수평 시작 펄스(H)가 도시되어 있다. 복수의 수평 시작 펄스(H)중 어느 하나의 수평 시작 펄스의 활성 에지는 순간(tv)에서의 수직 시작 펄스(V)의 활성 에지 바로 전의 순간(to)에서 발생한다. 카운터(3)(도 2A)는 수직 시작 펄스(V)의 활성 에지 이후부터의 특정 개수(본 예에서는 15로 선택됨)의 수평 시작 펄스(H)를 카운트하기 시작하게 된다. 순간(t15)에서, 특정 개수의 수평 시작 펄스(H)가 카운트되어 제 2 정보(Oi)의 디스플레이가 시작된다. 제 1 정보(I)의 다른 필드(y)에서 복수의 수평 시작 펄스(H)중 하나의 수평 시작 펄스의 활성 에지가 순간(Tv')에서 일어나는 다른 수직 시작 펄스(V')의 활성 에지 이후 짧은 시간의 순간(t1')에서 발생하면, 순간(t1')에서 발생하는 이 수평 시작 펄스(H)는 제 1 수평 시작 펄스(H)로서 카운트되게 된다. 순간(t15')에서, 특정 개수의 수평 시작 펄스(H)가 카운트되어 제 2 정보(Oi)의 디스플레이가 시작된다. 순간(t15, t15')간의 시차(dT)는 거의 하나의 라인 주기이다. 그래서, 수평 시작 펄스(H)중 하나의 펄스의 활성 에지가 수직 시작 펄스(V)의 활성 에지에 매우 근접하면, 두 활성 에지간의 작은 시프트는 제 2 정보의 디스플레이가 수직 방향으로 대략 한 라인을 점프하게 할 수 있다.
도 2A에는 본 발명에 따른 수직 위치 지터 제거 회로(1, 2, 6)를 구비한 디스플레이 장치의 블록도가 도시되어 있다. 프로세싱 회로(6)는 수직 시작 펄스(V) 및 수평 시작 펄스(H)를 발생하기 위해 제 1 정보(I)를 수신한다. 어드레싱 회로(7)는 제 1 정보(I)와 관련해서 디스플레이 장치(5)에서 라인 필드의 수직 위치 및 라인의 수평 위치를 제어하기 위해 수직 시작 펄스(V) 및 수평 시작 펄스(H)를 수신하여 수직 어드레싱 신호(Va) 및 수평 어드레싱 신호(Ha)를 디스플레이 장치(5)에 공급한다. 수직 시작 펄스(V)는 수직 어드레싱 신호(Va)에 관련되며, 디스플레이 장치(5) 상의 제 1 정보(I)의 수직 시작 위치에 대응한다. 수평 시작 펄스(H)는 수평 어드레싱 신호(Ha)에 관련되어 있으며, 디스플레이 장치(5) 상의 제 1 정보(I)의 수평 시작 위치에 대응한다. 시간 검출 회로(1)는 수직 시작 펄스(V) 및 수평 시작 펄스(H)를 수신하여 시차 신호(Td)를 제공한다. 매 필드에서, 시차 신호(Td)는 수직 시작 펄스(V)의 활성 에지(또는 수직 트리거 펄스(Vt)의 활성 에지)와 수직 시작 펄스(V)의 활성 에지에 가장 근접한 수평 시작 펄스(H)의 활성 에지 사이에서 경과하는 시간에 대한 측정치이다. 시간 시프팅 회로(2)는 시차 신호(Td), 수직 시작 펄스(V), 시프트 주기의 세트(D1, ..., Dn) 및 이 시프트 주기의 세트(D1, ..., Dn)에 대응하는 설정값의 세트(N1, ..., Nn)를 수신하며, 수직 트리거 펄스(Vt)를 제공한다. 특정 필드에서. 수직 트리거 펄스(Vt)는 시프트 주기(Di) 상에서 지연된 수직 시작 펄스(V)에 대응한다. 시간 시프팅 회로(2)의 동작은 이하에서 도 2B, 도 2C. 및 도 2D를 참조하여 설명된다. 타이밍 회로(3)는 수직 트리거 펄스(Vt) 및 수평 시작 펄스(H)를 수신하며, 수직 위치 신호(Vp)를 제 2 프로세싱 회로(4)에 공급한다. 수직 위치 신호(Vp)는 디스플레이 장치(5)에서 제 2정보(Oi)의 수직 위치를 결정한다. 제 2 프로세싱 회로(4)는 수평 시작 펄스(H)를 수신하여 제 2 정보(Oi)를 디스플레이 장치(5)에 공급한다. 타이밍 회로(3)는 특정 개수의 수평 시작 펄스(H)를 카운트함으로써 제 2 정보(Oi)의 수직 위치를 결정하는데, 이 카운팅 동작은 수직 트리거 펄스(Vt)의 활성 에지에 의해 개시된다. 수평 시작 펄스(H)의 활성 에지가 수직 트리거 펄스(Vt)의 활성 에지에 근접하지 않으면, 제 2 정보(Oi)의 수직 위치는 특정 수직 위치 지터도 나타내지 않는다.
제 2 정보(Oi)는 디스플레이 정보 발생기를 구비한 제 2 프로세싱 회로(4)에 의해 발생될 수 있는데(텔레텍스트 또는 온스크린 디스플레이 정보를 디스플레이하는 경우와 마찬가지임), 즉 제 2 정보는 이미 디스플레이 장치(5)상에 디스플레이하기에 적당한 포맷을 얻기 위해 제 2 프로세싱 회로(4)에 의해 변환된 디스플레이 정보(예컨대, PIP 정보)이다.
도 2B, 도 2C 및 도 2D는 도 2A에 도시된 바와 같이 수직 위치 지터 제거 회로의 동작을 설명하기 위한 타이밍도이다. 예컨대, 도 2B에 제 1 필드가 도시되어 있고, 여기서 순간(t4)에서 발생하는 제 1 수직 트리거 펄스(Vt)의 활성 에지는 제 1 시프트 주기 Di(t4-t1) 상에서 지연된 순간(t1)에서 발생하는 제 1 수직 시작 펄스(V)의 활성 에지에 대응한다. 제 1 시차 Td(t4-t2)는 순간(t2)에서 발생하는 제 1 가장 근접한 수평 시작 펄스(H)의 활성 에지와 제 1 수직 트리거 펄스(Vt)의 활성 에지간에 제공된다. 제 1 시차(Td)는 제 1 시프트 주기(Di)에 대응하는 제 1 설정값 Ni(t5-t4, t4-t3)보다 크다. 제 1 설정값(Ni)은 제 1 수직 트리거 펄스(Vt)의 활성 에지에 관하여 정의된다. 제 1 시차(Td)는 제 1 필드(x)에서 제 1 설정값(Ni)보다 크게 되므로 제 2C 도에서 제 2 필드(x+1)가 도시되며, 여기서 순간(t8)에서 발생하는 제 2 수직 트리거 펄스(Vt')의 활성 에지는 여전히 제 1 시프트주기(Di) 상에서 지연되는 순간(16)에서 발하는 제 2 수직 시작 펄스(V')에 대응하도록 만들어진다. 제 2 필드(x+1)에서, 순간(t9)에서 발생하는 제 2 가장 근접한 수평 시작 펄스의 활성 에지가 대응하도록 만들어진다. 제 2 수직 트리거 펄스(Vt')의 활성 에지에 매우 가깝다. 제 2 시차 Td'(t9-t8)는 이제 제 1 측정값 Ni 보다 작아지는데, 이는 도 2D 에 도시된 바와 같이 제 3 필드 x+2에서 순간(t12)에서 발생하는 제 3 수직 시작 펄스(V")의 활성 에지를 제 2 시프트 주기 Di(t15-t12) 상에서 지연되게 한다. 이 방법으로 얻어진 순간(t15)에서 발생하는 제 3 수직 트리거 펄스(Vt")의 활성 에지는 제 3 수직 트리거 펄스(Vt)의 활성 에지와 순간(t13)에서 발생하는 제 3 가장 근접한 수평 시작 펄스(H")의 활성 에지간의 안전한 한계를 다시 나타낸다. 제 2 시프트 주기(Dj)가 제 1 시프트 주기(Di) 보다 길게 도시되어 있지만, 제 2 시프트 주기(Dj)도 마찬가지로 제 1 시프트 주기(Di)보다 짧아질 수 있다. 게다가, 시프트 주기(D1, ..., Dn)중 하나는 제로일 수 있다. 제 3 필드(x+2)에서 제 2 시차(Td')가 제 2 설정값(Nj)보다 작으면, 제 4 수직 트리거 펄스의 활성 에지는 제 3 시프트 주기 등을 가진 제 4 수직 시작 펄스의 활성 에지에 대해 지연되게 된다. 수직 위치 지터 제거 회로는 수직 위치 지터를 제거 가능하게 하는데 적어도 두개의 시프트 주기(D1, ..., Dn)를 필요로 한다. 설정값(N1, ..., Nn)에 대응하는 시프트 주기(D1, ..., Dn)는 모두 동일한 값을 가질 수 있거나 시프트 주기(Di)에 따라 상이할 수 있다.
도 2E에는 수직 위치 지터 제거 회로의 일부분의 블럭도가 도시되어 있다. 이 경우에, 청구항 15에 기재된 바와 같이, 수평 시작 펄스(H)는 제시간에 시프트된다. 시간 검출 회로(1)는 수직 시작 펄스(V) 및 수평 시작 펄스(H)를 수신하여 시차 신호(Td)를 제공한다. 매 필드에서 시차 신호(Td)는 수직 시작 펄스의 활성 에지 및 수직 시작 펄스(V)의 활성 에지에 가장 근접한 수평 시작 펄스(H)의 활성 에지(또는 설정된 시프트 주기(Di) 상에서 지연된 가장 근접한 수평 시작 펄스(H)인 수평 카운트 펄스(Hc)의 활성 에지) 사이에 경과하는 시간에 대한 측정치이다. 시간 시프팅 회로(2)는 시차 신호(Td), 수평 시작 펄스(H), 시프트 주기의 세트(D1, ..., Dn)와 시프트 주기의 세트(D1, ..., Dn)에 대응하는 설정값의 세트(N1, ..., Nn)를 수신하여 수평 카운트 펄스(Hc)를 공급한다. 타이밍 회로(3)는 수직 위치 신호(Vp)를 공급하기 위해 수평 카운트 펄스(Hc)와 수직 시작 펄스(V)를 수신한다. 타이밍 회로(3)는 특정 개수의 수평 카운트 펄스(Hc)를 카운트함으로써 제 2 정보(Oi)의 수직 위치를 결정하는데, 이 카운팅 동작은 수직 시작 펄스(V)의 활성 에지에 의해 개시된다. 현재 필드에서 (제로일 수 있는 현재 시프트 주기(Di) 로 시프트되는) 가장 근접한 카운트 펄스(Hc)의 활성 에지는 대응하는 수직 시작 펄스(V)의 활성 에지에 매우 근접한 것으로 가정한다. 다음 필드에서, 가장 근접한 수평 카운트 펄스(Hc)의 활성 에지 또는 모든 수평 카운트 펄스(Hc)의 활성 에지는 다음 시프트 주기(Di) 상에서 지연될 수 있다. 다음 시프트 주기(Dj)는 시차(Td)가 설정값(Ni)보다 크게 되도록 선택된다.
도 3A는 본 발명에 따른 수직 위치 지터 제거 회로의 제 1실시예의 블럭도를나타낸다. 시차 검출 회로(1)는 카운터(10) 및 논리 회로(11)를 포함하고 있다. 카운터(10)는 수직 시작 펄스(V)의 활성 에지의 발생 이후 카운터(10)의 리세트를 디스에이블하기 위해 리세트 입력(R)에서 수직 시작 펄스를 수신한다. 논리회로(11)는 수평 시작 펄스(4) 및 수직 트리거 펄스(Vt)를 수신하며. 카운터(10)의 인에이블 입력과 연결된 인에이블 신호를 공급하는데, 인에이블 신호는 수직 트리거 펄스(Vt)의 활성 에지 이후 가장 근접한 수평 시작 펄스(H)의 활성 에지의 발생순간에서 카운터(10)를 디스에이블시킨다. 카운터(10)가 클럭 펄스(CLK)를 추가수신하므로, 카운터(10)는 수직 시작 펄스(V)의 활성 에지와 가장 근접한 수평 시작 펄스(H)의 활성 에지간에 발생하는 클럭 펄스(CLK)의 수인 카운트 값을 출력(Q)에 공급한다. 그래서 카운터 값인 시차 신호(Td)는 도 3B를 또한 참조하면 수직 트리거 펄스(Vt)의 활성 에지와 이 수직 트리거 펄스(Vt)의 활성 에지에 가장 근접한, 가장 근접한 수평 시작 펄스(H)의 활성 에지간의 시간에 대한 측정치이다. 클럭 펄스(CLK)의 반복 주파수는 시차 신호(Td)의 정확도를 결정하며, 수평 시작 펄스(H)의 반복 주파수에 대해 충분하게 높게 선택된다.
상기 시간 시프팅 회로(2)는 유한 상태 기계 장치를 구비하고 있고, 시차 신호(Td)와, 수직 시작 펄스(V)와. 시프트 주기의 세트(D1, ..., Dn)와, 시프트 주기의 세트(D1, ..., Dn)에 대응하는 설정값 세트(N1, ..., Nn)와, 클럭 펄스(CLK)를 수신하여 수직 트리거 펄스(Vt)를 제공한다. 유한 상태 기계 장치는 시프트 주기의 세트(D1, ..., Dn)중 모든 시프트 주기(Di)에 대한 상태를 가지고 있다. 매 상태 또는 매 시프트 주기(Di)에 설정값(Ni)이 링크된다. 설정값(Ni)의 값은 도 3B를 참조하면 한편으로는 수직 시작 펄스(V)의 활성 에지와 다른 한편으로는 수직 트리거 펄스(Vt)의 활성 에지 이후의 특정 한계 사이에 발생하는 다수의 클럭 펄스(CLK)로 표현된다. 유한 상태 기계 장치는 현재 상태에서 현재 필드에 있는데, 여기서 수직 트리거 펄스(Vt)의 활성 에지는 현재 시프트 주기(Di)를 가진 수직 시작 펄스의 활성 에지와 관련해서 시프트되고, 현재 설정값(Ni)은 활성 상태이며, 현재 시차 신호(Td)가 결정된다고 가정하자. 다음에 프레임에서 유한 상태 기계 장치는 다음 수직 시작 펄스(V')의 활성 에지에 대해 다음 시프트 주기(Di)상에서 시프트되는 다음 수직 트리거 펄스(Vt')의 활성 에지를 더 발생시키게 된다. 다음 시프트 주기(Dj)는 현재 시차 신호(Td)가 현재 설정값(Vi)보다 큰 카운트 값을 가지고 있다면 현재 시프트 주기(Di)로 된다. 다음 시프트 주기(Dj)는 현재 시차 신호(Td)가 현재 설정값(Ni) 보다 작은 카운트 값을 가지고 있으면, 현재 시프트 주기(Di)와 상이한 시프트 주기의 세트(D1, ..., Dn) 중에서 선택된 다른 시프트 주기(Dk)일 것이다. 최종의 경우에, 유한 상태 기계 장치는 그 다른 시프트 주기(Dk)에 대응하는 다른 상태로 변화된다. 유한 상태 기계 장치는 다른 상태가 현재 상태의 다음에 이어지는 상태라면 단순하게 되게 된다. 현재 상태가 최종 상태이면, 다음에 이어지는 상태는 제 1 상태로 되게 된다. 시프팅 회로(3)는 또한 시차 신호(Td)가 설정값(Ni)보다 작은 지를 결정하고 적절한 다음 시프트 주기(Dj)를 선택하기 위한 마이크로 컴퓨터를 포함하게 된다.
도 4A는 본 발명에 따른 수직 위치 지터 제거 회로의 제 2 실시예의 블럭도이다. 시간 검출 회로(1)는 카운터(10), 제 2 논리 회로(13), 및 제 3 논리회로(12)를 포함하고 있다. 제 2 논리 회로(12)는 수직 트리거 펄스(Vt)의 활성 에지의 발생 이전에 카운터(10)를 리세트하기 위해 수직 시작 펄스(V)를 수신해서 수직 리세트 펄스(Vr)를 카운터(10)의 리세트 입력(R)에 공급한다. 제 3 논리 회로(12)는 수평 시작 펄스(H) 및 수직 트리거 펄스(Vt)를 수신하여, 수직 트리거 펄스(Vt)의 활성 에지 및 수직 트리거 펄스(Vt)의 활성 에지 이후 가장 근접한 수평 시작 펄스(H)의 활성 에지간에 카운터(10)를 인에이블시키기 위해 카운터(10)의 인에이블 입력(E)과 연결된 인에이블 신호를 공급한다. 카운터(10)가 클럭 펄스(CLK)를 더 수신하므로, 카운터(10)는 수직 트리거 펄스(Vt)의 활성 에지와 가장 근접한 수평 시작 펄스(H)의 활성 에지 사이에 발생하는 클럭 펄스(CLK)의 수인 카운트 값을 출력(Q)에서 공급한다. 그래서, 카운트 값인 시차 신호(Td)는 도 4B를 참조하면 수직 트리거 펄스(Vt)의 활성 에지와 수직 트리거 펄스(Vt)의 활성 에지에 가장 가까운, 가장 근접한 수평 시작 펄스(H)의 활성 에지간의 시간에 대한 측정치이다.
상기 시간 시프팅 회로(2)는 본 발명의 제 1 실시예에 대해 기재된 바와 같은 방법으로 동작하는 유한 상태 기계 장치를 또한 포함하고 있다. 본 발명의 제 2 실시예에서, 유한 상태 기계 장치는 시프트 주기의 세트(D1, ..., Dn)중 매 시프트 주기(Di)에 대한 상태를 가지고 있고, 매 상태 또는 매 시프트 주기(Di)에 설정값(Ni)이 링크되며, 설정값은 도 4B를 참조하면 한편으로는 수직 트리거 펄스(Vt)의 활성 에지 및 다른 한편으로는 수직 트리거 펄스(Vt)의 활성 에지 이후 특정 한계(Mi)간에 발생하는 다수의 클럭 펄스에 표시된 값을 가지고 있다.
도 5A는 본 발명에 따른 수직 위치 지터 제거 회로의 제 3 실시예의 블럭도이다.
제 1 펄스 회로(210)는 수직 시작 펄스(V)(도 5B의 a) 및 클럭 펄스(CLK)를 수신해서 하나의 클럭 주기의 활성 주기를 가지며 수직 시작 펄스(V)의 활성 에지 이후 바로 발생하는 수직 펄스(Vp)(도 5B의 b)를 제공한다. 제 1 지연 회로(211)는 수직 펄스(Vp)를 수신해서 지연된 수직 펄스(Vd)(도 5B의 c)를 제 1 논리 AND 게이트(213)의 제 1 입력에 제공한다. 제 1 지연(DU2)은 임계적이지 않으며 약 2 ㎲에서 수평 라인 주기의 절반까지의 범위에 있을 수 있다. 제 2 논리 AND 게이트(215)는 제 1 입력에서 수직 펄스(Vp)를 수신하며, 트리거 신호(Tr)를 수신하도록 연결된 제 2 입력을 가지고 있다. 트리거 신호(Tr)는 토글 플립플롭(20)의 출력(Qt)에 의해 제공된다. 제 1 논리 AND 게이트(213)의 제 2 입력은 논리 인버터(216)를 통해 토글 플립플롭(20)의 출력에 연결된다. 제 1 논리 OR 게이트(214)는 제 1 논리 AND 게이트(213)의 출력과 제 2 논리 AND 게이트(215)의 출력과 연결되며, 수직 트리거 신호(Vt)를 공급하는 출력을 가지고 있다. 제 1 논리 AND 게이트(213)와, 제 2 논리 AND 게이트(215)와, 논리 인버티(216)와, 제 1 논리 OR 게이트(214)를 포함하는 스위칭 회로는 트리거 신호(Tr)에 의해 조정된다. 트리거 신호(Tr)가 하이 레벨을 가지고 있으면, 수직 트리거 펄스(Vt)는 수직 펄스(Vp)이다. 트리거 신호(Tr)가 로우 레벨을 가지고 있으면, 수직 트리거 펄스(Vt)는 지연된 수직 펄스(Vd)이다. 수직 트리거 펄스(Vt)는 하나의 클럭 주기 동안 활성이다(도 5B의 d).
제 2 지연 회로(140)는 수직 트리거 펄스(Vt)를 수신해서 수직 트리거펄스(Vt)에 관해서 지연 주기(Du1) 상에서 지연된 수직 트리거 펄스(Vtd)를 세트-리세트 플립플롭(SR-FF; 141)의 리세트 입력(Rs)에 공급한다. 세트-리세트 플립플롭(141)은 수직 트리거 펄스(Vt)를 수신하도록 연결된 세트-입력(Ss)과, 윈도우 펄스(W)를 제공하기 위한 출력(Qs)을 더 가지고 있다(도 5B의 e), 윈도우 펄스(W)는 세트-리세트 플립플롭(141)의 세트 입력(Ss)을 통해 수직 트리거 펄스(Vt)의 활성 에지 이후 활성(하이 레벨)상태가 된다. 윈도우 펄스(W)는 세트-리세트 플립플롭(141)의 리세트 입력(Rs)을 통해 지연 주기(Du1) 이후 비활성 상태가 된다. 지연주기(Du1)는 임계적이지 않으며 약 2 마이크로초에서 수평 라인 주기의 절반까지의 범위에 있을 수 있다.
제 2 펄스 회로(154)는 수평 시작 펄스(H)(도 5B의 f) 및 클럭 펄스(CLK)를 수신해서 하나의 클럭 주기의 활성 주기를 가지며 수평 시작 펄스(H)의 활성 에지 이후 바로 발생하는 수평 펄스(Hp)(도 5B의 g)를 제공한다. 제 3 논리 AND 게이트(150)는 수평 펄스(Hp)를 수신하는 제 1 입력과, 윈도우 펄스(W)를 수신하는 제 2 입력과, 제 2 논리 OR 게이트(152)의 제 1 입력과 연결된 출력을 가지고 있다. 제 4 논리 AND 게이트(151)는 수평 펄스(Hp)를 수신하는 제 1 입력과, 수직 트리거 펄스(Vt)를 수신하는 제 2 입력과, 제 2 논리 OR 게이트(152)의 제 2 입력과 연결된 출력을 가지고 있다. 제 2 논리 OR 게이트(152)의 출력은 토글 플립플롭(20)의 토글 입력(T)에 연결되어 시차 신호(Td)를 제공한다. 수직 트리거 펄스(Vt)가 (제 4 논리 AND-게이트(151)를 통해)활성 상태인 하나의 클럭 주기 동안 수평 펄스(Hp)가 발생하면, (제 3 논리 AND 게이트(150)를 통해) 윈도우펄스(W)동안 수평 펄스(Hp)가 발생하면, 시차 신호(Td)는 활성 상태이다(도 5B의 h). 활성 시차 신호(Td)는 토글 플립플롭(20)의 출력의 레벨을 변환시킨다. 그래서, 수직 트리거 펄스(Vt)의 활성 에지 및 윈도우 펄스(W)의 단부 간의 윈도우 동안 수평 펄스(Hp)가 발생하면, 다음 수직 트리거 펄스(Vt)의 활성 에지는 수직 시작 펄스(V)에 관해서(및 예컨대 수평 펄스 Hp에 관해서) 이전의 수직 트리거 펄스(Vt)의 활성 에지와 다른 위치를 갖도록 선택되게 된다. 수직 트리거 펄스(Vt)의 다른 위치는 토글 플립플롭(20)을 통해 바로 수직 펄스(Vp)를 선택하거나 제 1 지연(Du1)을 통해 선택함으로써 야기된다.
본 발명에 따른 제 3 실시예를 동기적인 방법으로 동작시키는 것이 바람직하며, 따라서 제 1 지연 회로(211)와, 제 2 지연 회로(140)와, 세트-리세트 플립플롭 및 트리거 플립플롭(20)은 클럭 펄스(CLK)를 수신하기 위한 잉여 입력을 가지고 있다.
상기 방법은 본 발명에 따른 제 3 실시예의 동작에 필수적인 것은 아니며, 수직 트리거 펄스(Vt)의 활성 주기(하나의 클럭 주기를 충족시키는) 동안 수평 펄스(Hp)가 발생하는지의 여부가 체크된다. 왜냐하면, 이 경우에 제 2 정보의 수직 위치를 결정하기 위해 수직 트리거 펄스(Vt)의 활성 에지 이후 수평 시작 펄스(H)를 카운트하기 시작하는 카운터(3)(도 2B 참조)는 수직 트리거 펄스(Vt)의 활성 주기동안 발생하는 상기 수평 펄스(Hp)를 카운트하지 않게 된다. 그래서, 수직 위치 지터를 유입시키지 않고 제 4 논리 AND 게이트(151) 및 제 2 논리 OR 게이트(152)를 생략시킬 수 있다. 그러나, 수직 트리거 펄스(Vt)의 활성 주기 동안 수평펄스(Hp)가 발생하는지의 여부를 체크하지 않는데의 결점은 즉, 수평 시작 펄스(H)가 수직 트리거 펄스(Vt)의 활성 에지에 매우 근접한 지가 검출되지 않을 것이라는 점이며, 비록 수직 위치 지터의 발생 위험이 매우 높다하더라도 위험 지역 내의 수직 트리거 펄스(Vt)의 활성 에지를 시프트시키기 위한 특정 활동도 취하지 않는다.
도 5A에 도시된 실시예는 짧은 시간 주기 내에서 서로 계속되는 두개의 수직 트리거 펄스(Vt, Vt')를 발생할 수도 있다. 이는 수직 트리거 펄스(Vt)가 수직 펄스(Vp)가 되도록 선택되고 수평 펄스(Hp)가 트리거 펄스(Vt) 이후 활성인 윈도우 펄스(W) 동안 발생하는 경우이다. 수평 펄스(Hp)가 윈도우 펄스(W)동안 발생하므로, 트리거 신호(Tr)는 로우 상태로 되고 다음 수직 트리거 펄스(Vt')는 지연된 수직 펄스(Vd)가 되도록 선택된다. 다음 수직 트리거 펄스(Vt')는 제 1 지연 주기(Du2) 이후 수직 트리거 펄스(Vt)를 뒤따른다. 필요한 경우에, 종료된 제 1 지연주기(Du2)보다 빠르지 않게 트리거 신호(Tr)의 레벨을 변화시킴으로써 작은 시간 주기 내에서 두개의 수직 트리거 펄스(Vt. Vt')를 막을 수 있다. 이것은 데이타 입력에서 트리거 신호(Tr)를 수신하며 수직 필스(Vp)또는 지연된 수직 펄스(Vd)로 될 수직 펄스를 선택하는 선택 회로(213, 214, 215, 216)에 적용된 트리거 신호를 공급하는 D 플립플롭을 가산함으로써 성취될 수 있다. D 플립플롭은 클럭 펄스(CLK)를 수신하기 위한 클럭 입력과, 적용된 트리거 신호가 종료된 제 1 지연 주기(Du2)보다 빠르게 레벨을 변화시키기 위해 제 1 지연 주기(Du2)에 관련된 신호를 수신하는 인에이블 입력을 가지고 있다.
도 6은 본 발명에 따른 수직 위치 지터 제거 회로에 사용하기 위한 프로세싱회로의 일 실시예를 도시한다. 수평 동기 분리 회로(60)는 제 1 정보(1)로부터 수평 동기 펄스(Hs)를 분리시키기 위해 제 1 정보(I)를 수신하도록 연결된다. 분리회로(60)는 제 1 정보(I)가 개별적인 수평 동기 펄스(Hs)를 포함하면 필요하지 않게 된다.
위상 판별기(61)는 수평 동기 펄스(Hs)를 수신하는 제 1 입력과, 재생된 수평 동기 펄스(Hr)를 수신하는 제 2 입력과, 수평 동기 펄스(Hs) 및 재생된 수평 동기 펄스(Hr)간의 위상차에 따라 제어 전압(Vc)을 공급하기 위한 출력을 가지고 있다. 전압 제어 발진기(62)는 제어 전압(Vc)을 수신해서 반복 주파수가 제어 전압(Vc)에 의해 제어되며, 반복 주파수가 수평 동기 펄스(Hs)의 특정 수(N)로 곱해진 반복 주파수를 가진 한정된 상황에 있는 클럭 펄스(CLK)를 제공한다. 디바이더(63)는 클럭 펄스(CLK)를 특정 수로 분할함으로써 재생된 수평 동기 펄스(Hr)를 제공하기 위해 클럭 펄스(CLK)를 수신한다. 상기 공지된 방법에서 재생된 수평 동기 펄스(Hr)는 위상 동기 루프(61, 62, 63)를 사용함으로써 수평 동기 펄스(Hs)에 록킹(lock)된다. 수평 펄스 회로(64)는 수평 시작 펄스(H)를 발생하기 위해 클럭 펄스(CLK) 및 재생된 수직 동기 펄스(Hr)에 록킹되는 재생된 수평 동기 신호(Hr)를 수신한다. 제어 전압(Vc)은 루프 필터(도시되지 않음)를 경유해서 전압 제어 발진기(62)에 공급될 수 있다.
간단한 구현예에 있어서, 디바이더(63)는 클럭 펄스(CLK)의 특정 카운트 수(n1, ..., nK)를 각각 카운트하는 카운터의 시리즈 배열을 포함할수 있다. 모든 카운트 수(n1, ..., nK)의 곱셈은 특정 수(N)가 되게 한다. 시프트 주기(Di)의 지속 기간 및 (설정값에 대응하는) 한계(Mi)의 지속 기간은 카운트 수(n1, ..., nK)를 대응하게 선택함으로써 발생된다. 시프트 주기(Di)의 지속 기간은 자연수에 의해 곱해진 1:8의 수평 주기 지속 기간(Th)으로 선택될 수 있는데; 제 1 시프트 주기는 제로이고, 제 2 시프트 주기는 1:8의 수평 주기 지속 기간과 동일하며, 제 3 시프트 주기는 수평 주기 지속 기간의 4 분의 1과 동일하다. 모든 한계(Mi)의 지속 기간은 32로 나눈 수평 주기 지속 기간이 되게 선택될 수 있다. 위상 동기 루프(61, 62, 63)를 사용함으로써, 시프트 주기(Di) 및 한계(Mi)는 수평 주기 지속기간에 따라 자동적으로 정해지게 된다.
도 7은 본 발명에 따라 수직 위치 지터를 제거하기 위한 소프트웨어 알고리즘을 설명하기 위한 흐름도를 도시한다. 제 1 단계(1)에서, 수직 시작 펄스(V) 또는 수직 트리거 펄스(Vt)가 활성인 지가 체크되고, 예(Y)이면 시차(Td)의 카운트는 제로로 유지되며, 아니오(N)이면 클럭 펄스(CLK)의 카운팅을 시작한다. 제 2 단계(2)에서, 수직 트리거 펄스(Vt)의 활성 에지 이후에 제 1 수평 시작 펄스(H)의 활성 에지가 검출되는지가 매 클럭 펄스(CLK) 이후 체크되며, 아니오이면 클럭 펄스(CLK)의 카운트값은 1 씩 증가되며, 예이면 예컨대 수직 트리거 펄스(Vt)의 활성 에지와 이 수직 트리거 펄스(Vt)의 활성 에지 이후 제 1 수평 시작 펄스(H)간의 시간에 대한 측정치인 카운트값이 저장되게 된다. 다음 단계(3, 4, ..., 3+(n-1))는 유한 상태 기계 장치의 상태를 나타내는 단계로 각각 풀이될 수 있다. 매 상태(st0, ..., Stn-1)에서, 시프트 주기(D0, ..., Dn-1) 및 설정값(N0, ..., Nn-1)이 정의된다. 현재의 필드에서, 상기 소프트웨어가 상태(Sti)에 있으므로 수직트리거 펄스(Vt)는 시프트 주기(Di) 상에서 지연된 수직 시작 펄스(V)라고 가정하자. 카운트 값을 저장한 후, 소프트웨어는 실제 상태(Sti)가 제로 상태(St0)인지의 여부와 (시차 신호 Td를 나타내는) 카운트값이 제 1 설정값(또는 한계치)(NO)보다 작은 지를 체크하도록 진행한다. 둘 다 사실이면, 제 1 상태(St1)("점프 1"이라 함)로 들어가게 되는데, 이는 다음 프레임에서 수직 시작 펄스(V)의 활성 에지가 제 1 시프트 주기(D1)에 따라 시프트 되고, 그후 소프트웨어가 다음 수직 주기의 시작을 기다리기 위해 제 1 단계(1)로 복귀함을 의미한다. 아니오이면, 소프트웨어는 실제 상태(Sti)가 제 1 상태(St1)인지의 여부와 카운트값이 제 2 설정값(N1)보다 작은 지의 여부를 체크하도록 (제 4 단계로) 진행한다... 마지막 제 (3+3(n-1)) 단계에서 실제 상태(Sti)가 최종 상태(Stn-1)이고, 카운트 값이 최종 설정값(Nn-1) 보다 작다고 검출되면, 소프트웨어는 제로 상태(St0)인 다음 상태로 들어간다. 소프트웨어 알고리즘을 수행하는데 필요한 시간을 줄이기 위해, 실제 상태(Sti)를 기억할 수 있으므로 다음 수직 주기에서, 전술된 바와 같이 상태 모두를 스캐닝하는 대신에, 시차(Td)가 설정값(N1)에 대응하는 그 상태(Sti)로 보다 작게되는지를 체크하기 시작할 수 있게 된다. 흐름도에서, 각각의 기호가 나타내는 동작은 다음과 같다:
1a V가 활성이거나 Vt가 활성인가?
1b 카운트 = 0
2a H의 제 1 활성 에지가 검출되었나?
2b 카운트 : = 카운트 + 1
3a 상태 = 제로 상태(St0)이고 카운트 < 한계치(NO)인가?
St1 상태 : = 제 1 상태(St1)(점프 1)이고, 시간 주기(D1)로 수직 시작 펄스(V)의 활성 에지 확장.
4a 상태 = 점프 1이고, 카운트 < 한계치(N1)인가 ?
St3 상태 : = 제 2 상태(St2)(점프 2)이고, 시간 주기(D2)로 수직 시작 펄스(V)의 활성 에지 확장.
5a 상태 = 점프 n-1 이고, 카운트 < 한계치(Nn-1)인가?
St0 상태 : = 제로 상태(St0)이고, 수직 시작 펄스(V)의 활성 에지의 확장 없음(D0=0).
도 1, 도 2B, 도 3B, 도 4B 및 도 5B에서, 수직 시작 펄스(V)는 제 1 정보(I)에 대응하는 수직 동기 펄스의 검출 이후 활성 하이 상태로 되거나 제 1 정보(I)로부터 추출되며, 현재 필드의 수직 어드레싱 주기의 종료와 다음 필드의 수직 어드레싱의 시작간의 시간에 관련된 지속 기간을 가지며, 활성 에지로서 리딩 에지를 가진 수직 블랭킹 펄스로서 도시된다. 동일한 방법으로, 수평 시작 펄스(H)는 제 1 정보(I)에 대응하는 수평 동기 펄스의 검출 이후 활성 하이 상태로 되거나 제 1 정보(1)로부터 추출되며, 현재 라인의 수평 어드레싱 주기의 끝과 다음 라인의 수평 어드레싱의 시작 사이에 소요된 시간에 관련된 지속 기간을 가지며, 활성 에지로서 리딩 에지를 가진 수평 블랭킹 펄스로서 도시된다. 수직 시작 펄스(V) 및/또는 수평 시작 펄스(H)의 지속 기간, 활성 레벨, 및 활성 에지는 본 발명의 범위에서 벗어나지 않고 상이하게 선택될 수 있다고 판단되게 된다. 그래서, 활성 에지는 마찬가지로 리딩 에지 대신에 트레일링 에지(trailing edge)가 되게 선택된다. 또한, 디스플레이 스크린 상의 위치에 관련된 플라이백 펄스 또는 다른 펄스는 블랭킹 펄스 대신에 사용될 수 있다. 활성 에지는 또한 상기 언급된 수평 및 수직 펄스 중 하나의 활성 주기의 중간을 나타내게 된다.
제 1 정보(I)에 대해 제 2 정보(Oi)의 수직 위치 지터를 제거하기 위해 상술된 바와 같이, 본 발명에 다른 수직 위치 지터 제거 방법 및 수직 위치 지터 제거회로는, 픽처 인 픽처 및 온 스크린 디스플레이 정보가 동시에 디스플레이되는 경우나 각각 관련된 정보와 함께 많은 윈도우가 디스플레이되는 멀티미디어 응용에서와 같이, 하나 이상의 제 2 정보의 수직 위치 지터를 제거하는데 사용하면 많은 이점이 있다.

Claims (15)

  1. 디스플레이 장치(5)의 어드레싱을 결정하는 제 1 정보(I)가 디스플레이되는 상기 디스플레이 장치(5) 상에 디스플레이된 제 2 정보(Oi)의 수직 위치에서 지터를 제거하는 수직 위치 지터 제거 방법으로서,
    상기 디스플레이 장치(5) 상에 상기 제 1 정보(I)의 필드의 수직 시작 위치 및 상기 제 1 정보(I)의 라인의 수평 시작 위치를 각각 제어하기 위하여 수직 시작 펄스(V) 및 수평 시작 펄스(H)를 발생하는 단계(6)와,
    상기 디스플레이 장치(5) 상에 제 2 정보(Oi)의 디스플레이(4)를 위해 수직 시작 위치(Vp)를 정의하기 위해 소정의 개수의 수평 시작 펄스(H)를 카운트하는 단계(3)를 포함하고 있는 수직 위치 지터 제거 방법에 있어서,
    상기 제 1 정보(I)의 제 1 필드에서 그리고 제 1 수직 시작 펄스(V)의 활성 에지에 응답하여, 소정의 제 1 시프트 주기(Oi) 상에서 시간 시프트된 상기 제 1 수직 시작 펄스(V)의 활성 에지인 활성 에지를 가지고 있는 제 1 수직 트리거 펄스(Vt)를 발생하는 단계(2; 20, 21)와,
    제 1 정보(I)의 각 필드에서, 대응 수직 트리거 펄스(Vt)의 활성 에지에 응답하여, 소정의 개수의 수평 시작 펄스(H)의 카운팅(3)을 개시하는 단계로서, 수직 트리거 펄스(Vt)의 활성 에지가 현재 시프트 주기(Di) 상에서 시프트된 대응 수직 시작 펄스(V)의 활성 에지인 단계와,
    상기 제 1 정보(I)의 각 필드에서 그리고 대응 수직 시작 펄스(V)의 활성 에지에 응답하여, 상기 현재 시프트 주기(Di) 상에서 다음 수직 시작 펄스(V')의 활성 에지에 대해 시프트된 활성 에지를 가진 다음 수직 트리거 펄스(Vt')를 발생하는 단계(2; 20, 21)와,
    상기 제 1 정보(I)의 소정의 필드에서 그리고 대응 수직 시작 펄스(V)의 활성 에지에 응답하여, 조절된 시프트 주기(Dj)를 발생하는 단계(2; 20, 21)를 포함하고 있고.
    상기 단계(2; 20, 21)는,
    한편으로의 현재 수직 트리거 펄스(Vt)의 활성 에지와 다른 한편으로의 상기 현재 수직 트리거 펄스(Vt)의 활성 에지에 가장 근접한 현재 수직 시작 펄스(H)의 활성 에지간의 현재 시차(Td)를 결정하는 단계(1, 10, 11; 10. 12, 13; 14, 15)와;
    현재 시차(Td)가 현재 설정값(Ni)보다 작은 지를 체크하는 단계와;
    상기 현재 시차(Tt)가 상기 현재 설정값(Ni)보다 작으면, 상기 현재 시프트 주기(Di)와 동일하지 않은 다음 시프트 주기(Dj)를 발생하는 단계(2; 20, 21)에 의해 상기 조절된 시프트 주기(Dj)를 발생하며,
    상기 다음 시프트 주기(Dj)는 한편으로 상기 다음 시프트 주기(Dj) 상에서 시프트함으로써 현재 수직 시작 펄스(V)로부터 도출된 가정의 수직 트리거 펄스의 활성 에지와, 다른 한편으로 상기 가정의 수직 트리거 펄스에 가장 근접한 현재 수평 시작 펄스(H)의 활성 에지간의 시차의 절대값이 상기 현재 설정값(Ni)보다 작지 않도록 선택되고,
    상기 다음 시프트 주기(Dj)는 상기 제 1 정보(I)의 다음 필드에 대해 현재시프트 주기(Dj)를 형성하는 것을 특징으로 하는 수직 위치 지터 제거 방법.
  2. 제 1 항에 있어서,
    현재 시차(Td)를 결정하는 단계(1;10, 11;10, 12, 13,14, 15)는 현재 수직 시작 펄스(V)의 활성 에지와 현재 수직 트리거 펄스(Vt)의 활성 에지 이후의 제 1 발생 수평 시작 펄스(H)의 활성 에지 사이에 경과하는 시간 지속 기간을 측정하는 단계(10, 11)를 포함하고 있고,
    상기 현재 설정값(Ni)은 대응하는 수직 시작 펄스(V)의 활성 에지와 현재 수직 트리거 펄스(Vt)의 활성 에지 이후의 특정 시간 주기(Mi) 간의 시간 주기에 대응하는 것을 특징으로 하는 수직 위치 지터 제거 방법.
  3. 제 1 항에 있어서,
    현재 시차(Td)를 결정하는 단계(1;10, 11;10, 12, 13;14, 15)는 현재 수직 트리거 펄스(Vt)의 활성 에지와 상기 현재 수직 트리거 펄스(Vt)의 활성 에지 이후의 제 1 발생 수평 시작 펄스(H)의 활성 에지 사이에 경과하는 시간 지속 기간을 측정하는 단계(10, 12, 13)를 포함하고 있고,
    상기 현재 설정값(Ni)은 상기 현재 수직 트리거 펄스(Vt)의 활성 에지와 상기 현재 수직 트리거 펄스(Vt)의 활성 에지 이후의 특정 시간 주기(Mi) 간의 시간 주기에 대응하는 것을 특징으로 하는 수직 위치 지터 제거 방법.
  4. 제 1 항에 있어서,
    상기 현재 시차(Td)를 결정하는 단계(1;10, 11;10, 12, 13:14, 15) 및 상기 현재 시차(Td)가 현재 설정값(Ni)보다 작은지를 체크하는 단계(2; 15)는,
    현재 수직 트리거 펄스(Vt)의 활성 에지에 관련된 윈도우 펄스(W)의 시작 순간을 발생하는 단계(141)에 의해 윈도우 펄스(W)를 생성하고(14), 특정 윈도우 지속 기간(Du1)의 윈도우 펄스(W)를 발생하는 단계(14)와,
    현재 시차 신호(Td)를 발생(15)하고 현재 수직 트리거 펄스(Vt)의 활성 에지 후에 제 1 발생 수평 시작 펀스(H)의 활성 에지가 상기 윈도우 펄스(W) 동안에 발싱하면 상기 현재 시차(Td)가 활성 상태로 되도록 함으로써, 상기 현재 시차 신호(Td)가 현재 설정값(Ni)보다 작은 지를 체크하는 단계(2;15)를 포함하고 있는 것을 특징으로 하는 수직 위치 지터 제거 방법.
  5. 제 1 항, 제 2 항 또는 제 3 항에 있어서,
    현재 시프트 주기(Di) 및 다음 시프트 주기(Dj)는 연속적인 시프트 주기(D1, ..., Dn) 중에서 선택(2)되고,
    상기 설정값(Ni)은 n 개의 연속적인 시프트 주기(D1, ..., Dn)에 대응하는 연속적인 설정값(N1, ..., Nn)중에서 선택(2)되며,
    상기 n은 1보다 큰 자연수인 것을 특징으로 하는 수직 위치 지터 제거 방법.
  6. 제 5 항에 있어서,
    상기 현재 시차(Td)가 상기 현재 시프트 주기(Di)에 대응하는 현재 설정값(Ni)보다 작지 않으면, 다음 필드에서, 상기 다음 수직 트리거 펄스(Vt')의 활성 에지가 현재 시프트 주기(Di) 상에서 시프트되고(2;20, 21),
    상기 현재 시차(Td)가 현재 설정값(Ni)보다 작으면, 상기 다음 시프트 주기(Dj)는 상기 현재 시프트 주기(Di)에 이어지는 시프트 주기(Di+1)이며, 상기 이어지는 시프트 주기(Di+1)는 i+1이 n보다 크면 제 1 시프트 주기(D1)인 것을 특징으로 하는 수직 위치 지터 제거 방법.
  7. 제 4 항에 있어서,
    상기 다음 시프트 주기(Dj)는 제 1 시프트 주기(D1) 상에서 지연된 수직 시작 펄스(V)에 대응하는 수직 지연 펄스(Vp), 또는 제 2 시프트 주기(Du2)상에서 지연된 수직 지연 펄스(Vp)에 대응하는 지연 펄스(Vd)를 발생(21)함으로써 발생되고,
    상기 수직 지연 펄스(Vp)는 제 1 시프트 주기(D1)를 결정하며,
    상기 지연 펄스(Vd)는 제 2 시프트 주기(D2)를 결정하고,
    다음 필드에서. 다음 수직 트리거 펄스(Vt')이 발생(2;20, 21)은 상기 다음 수직 트리거 펄스(Vt')의 활성 에지가 상기 다음 수직 시작 펄스(V')의 활성 에지에 대해 시프트되는 상기 다음 시프트 주기(Dj)를, 상기 수평 시작 펄스(H)의 제 1 발생 활성 에지가 윈도우 펄스(W) 동안에 발생하면 두 시프트 주기(D1, D2)중 다른 주기로 변화시키는 단계를 포함하고 있고,
    상기 수평 시작 펄스(H)의 활성 에지가 상기 윈도우 펄스(W) 동안에 발생하지 않으면 상기 다음 시프트 주기(Dj)가 상기 두 시프트 주기(D1, D2)중 다른 주기로 변화되지 않는 것(20)을 특징으로 하는 수직 위치 지터 제거 방법.
  8. 제 1 항, 제 2 항 또는 제 3 항 중 어느 한 항에 있어서,
    클럭 펄스(CLK)를 발생하는 단계(6)를 더 포함하고 있고,
    현재 시차(Td)를 결정하는 단계는 클럭 펄스(CLK)를 카운트함으로써 카운트값(C)을 결정하는 단계(10, 12, 13)를 포함하고 있는 것을 특징으로 하는 수직 위치 지터 제거 방법.
  9. 제 4 항 또는 제 7 항에 있어서,
    클럭 펄스(CLK)를 발생하는 단계(6)를 더 포함하고 있고,
    윈도우 지속 기간(Du1)을 발생하는 단계(140)는 소정의 개수의 클럭 펄스(CLK)를 카운트하는 단계(140)를 포함하고 있는 것을 특징으로 하는 수직 위치 지터 제거 방법.
  10. 제 1 항, 제 2 항 또는 제 3 항에 있어서,
    클럭 펄스(CLK)를 발생하는 단계(5)와,
    시프트 주기(Di, Dj)를 발생하기 위하여 소정의 개수의 클럭 펄스(CLK)를 카운트하는 단계(2)를 더 포함하고 있는 것을 특징으로 하는 수직 위치 지터 제거 방법.
  11. 제 7 항에 있어서,
    클럭 펄스(CLK)를 발생하는 단계(6)를 더 포함하고 있고,
    지연 펄스(Vd)를 발생하는 단계(6)는 수직 지연 펄스(Vp)에 의해 개시된 제 2 소정의 개수의 클럭 펄스(CLK)를 카운트하는 단계(211)를 포함하고 있는 것을 특징으로 하는 수직 위치 지터 제거 방법.
  12. 제 8 항에 있어서,
    클럭 펄스(CLK)를 발생하는 단계(6)는,
    제 1 정보(I)로부터 수평 동기 펄스(Hs)를 분리하는 단계(60)와,
    특정 수로 곱해진 수평 동기 펄스(Hs)의 반복 주파수와 동일한 클럭 펄스 반복 주파수를 가진 클럭 펄스(CLK)를 발생하는 단계(62)와,
    재생된 수평 동기 펄스(Hr)를 발생하기 위해 상기 클럭 필스(CLK)를 특정 수로 분할하는 단계(63)와,
    상기 재생된 수평 동기 펄스(Hr)의 반복 주파수를 상기 수평 동기 펄스(Hs)에 록킹하기 위해 클럭 펄스 반복 주파수를 제어(62)하기 위한 제어 신호(Vc)를 발생하기 위해 상기 수평 동기 펄스(Hs)와 상기 재생된 수평 동기 펄스(Hr)의 위상 및/또는 주파수차를 비교하는 단계(61)를 포함하고 있는 것을 특징으로 하는 수직 위치 지터 제거 방법.
  13. 디스플레이 장치(5)의 어드레싱을 결정하는 제 1 정보(I)가 디스플레이되는 상기 디스플레이 장치(5) 상에 디스플레이된 제 2 정보(Oi)의 수직 위치에서 지터를 제거하는 수직 위치 지터 제거 회로로서,
    디스플레이 장치(5) 상에서 제 1 정보(I)의 라인 필드의 수직 시작 위치 및 라인의 수평 시작 위치를 각각 제어하기 위하여 수직(V) 및 수평(H) 시작 펄스를 발생하는, 제 1 정보(I)를 수신하도록 연결된 프로세싱 회로(6)와,
    소정의 개수의 수평 시작 펄스(H)를 카운트함으로써, 제 2 정보(Oi)의 디스플레이(5) 상에 수직 시작 위치를 정의하기 위하여 수직 위치 신호(Vp)를 공급하는 타이밍 수단(3)과,
    상기 디스플레이 장치(5) 상에 상기 제 2 정의(Oi)의 디스플레이를 삽입하기 위해 상기 수직 위치 신호(Vp)를 수신하도록 연결된 온 스크린 디스플레이 회로(4)를 구비한 수직 위치 지터 제거 회로에 있어서,
    제 1 정보(I)의 제 1 필드에서, 제 1 시프트 주기(Di) 상에서 시간 시프트된 제 1 수직 시작 펄스(V)의 활성 에지에 대응하는 활성 에지를 가진 제 1 수직 트리거 펄스(Vt)를 공급하기 위해 수직 시간 펄스(V) 및 시프트 주기(Di)를 수신하도록 연결된 시프팅 수단(2; 20, 21)을 더 구비하고 있고,
    상기 타이밍 수단(3)은 제 1 정보(I)의 각 필드에서 소정의 개수의 수평 시작 펄스(H)의 카운팅(3)을 개시하기 위한 수직 트리거 펄스(Vt)를 수신하도록 연결되어 있고, 수직 트리거 필스(Vt)의 활성 에지는 현재 시프트 주기(Di) 상에서 시프트된 대응 수직 시작 펄스(V)의 활성 에지이며,
    상기 시프팅 수단(2; 20, 21)은 상기 제 1 정보(I)의 각 필드에서, 현재 시프트 주기(Di)상에서 시간 시프트된 다음 수직 시작 펄스(V')의 활성 에지에 대응하는 활성 에지를 가진 다음 수직 트리거 펼스(Vt')를 공급하도록 배열되어 있고,
    상기 제 1 정보(I)의 소정의 필드에서, 한편으로의 현재 수직 트리거 펄스(Vt)의 활성 에지와, 다른 한편으로의 상기 현재 수직 트리거 펄스(Vt)의 활성 에지에 가장 근접한 현재 수평 시작 펄스(H)의 활성 애지 사이의 발생 시차의 측정치인 현재 시차 신호(Td)를 공급하기 위하여. 수직 시작 펄스(V), 수직 트리거 펄스(Vt) 및 수평 시작 펄스(H)를 수신하도록 연결된 시간 검출 수단(1;10, 11;10, 12, 13; 14, 15)을 더 구비하고 있으며,
    상기 시프팅 수단(2;20, 21)은 또한 상기 제 1 정보(I)의 상기 소정의 필드에서 현재 시차 신호(Td)가 현재 설정값(Ni)보다 작은 지의 여부를 체크하기 위해 현재 시차 신호(Td), 및 설정값(Ni)을 수신하도록 연결되어 있고,
    상기 시프팅 수단(2;20, 21)은 다음 필드에서, 상기 현재 시차(Td)가 현재 설정값보다 작으면 현재 시프트 주기(Di)와 동일하지 않은 다음 시프트 주기(Dj)를 발생하고, 이에 의해 상기 다음 시프트 주기(Dj)는 한편으로는 상기 다음 시프트 주기(Dj) 상에서 시프트함으로써 현재 수직 시작 펄스(V)로부터 도출된 가정의 수직 트리거 펄스의 활성 에지와 다른 한편으로는 상기 가정의 수직 트리거 펄스에 가장 근접한 현재의 수평 시작 펄스(H)의 활성 에지간의 시차의 절대값이 상기 현재 설정값(Ni)보다 작도록 선택되며, 상기 다음 시프트 주기(Dj)는 상기 제 1 정보(I)의 다음 필드에 대한 시프트 주기(Di)를 형성하는 것을 특징으로 하는 수직위치 지터 제거 회로.
  14. 제 13 항의 디스플레이 장치(15)와 수직 위치 지터 제거 회로를 구비한 화상 디스플레이 장치.
  15. 디스플레이 장치(5)의 어드레싱을 결정하는 제 1 정보(I)가 디스플레이되는 디스플레이 장치(5) 상에 디스플레이된 제 2 정보(Oi)의 수직 위치에서 지터를 제거하는 수직 위치 지터 제거 방법으로서,
    디스플레이 장치(5) 상에서 제 1 정보(I)의 필드의 수직 시작 위치와 상기 제 1 정보(I)의 라인의 수평 시작 위치를 각각 제어하기 위하여 수직 시작 펄스(V) 및 수평 시작 펄스(H)를 발생하는 단계(6)를 포함하고 있는 수직 위치 지터 제거방법에 있어서,
    상기 제 1 정보(I)의 제 1 필드에서. 상기 제 1 수평 시작 펄스(H)의 활성 에지에 응답하여, 제 1 수평 카운트 펄스(Hc)들을 발생하는 단계(2;20, 21)로서, 상기 제 1 수평 카운트 펄스(Hc)중 적어도 하나가 소정의 제 1 시프트 주기(Di) 상에서 시간 시프트된 대응 수평 시작 펄스(H)의 활성 에지인 활성 에지를 가지고 있고, 상기 제 1 수평 카운트 펄스(Hc)중 적어도 하나가 대응 수직 시작 펄스(V)의 활성 에지에 가장 근접한 단계(2;20, 21)와,
    제 1 정보(I)의 각 필드에서, 상기 디스플레이 장치(5) 상에서 제 2 정보(Oi)의 디스플레이(4)를 위해 수직 시작 위치(Vp)를 정의하기 위해 대응 수직시작 필드(V)의 활성 에지에 응답하여 소정의 개수의 수평 카운트 펄스(Hc)를 카운트하는 단계(3)로서, 상기 수평 카운트 펄스(Hc)중 적어도 하나의 활성 에지가 현재 시프트 주기(Di) 상에서 시프트되는 대응 수평 시작 펄스(H)의 활성 에지이며, 상기 수평 카운트 펄스(Hc) 적어도 하나가 대응 수직 시작 펄스(V)의 활성 에지에 가장 근접한 단계(3)와,
    상기 제 1 정보(I)의 각 필드에서, 다음 수평 시작 펄스(H')의 활성 에지에 응답하여 다음 수평 카운트 펄스(Hc')들을 발생하는 단계(2;20, 21)로서, 상기 다음 수평 카운트 펄스(Hc')중 적어도 하나가 상기 현재 시프트 주기(Di) 상에서 상기 다음 수평 시작 펄스(H')들중 대응하는 하나의 활성 에지에 대해 시프트되는 활성 에지를 가지고 있고, 상기 다음 수평 카운트 펄스(Hc')중 적어도 하나가 대응하는 다음 수직 시작 펄스(V)의 활성 에지에 가장 근접한 단계(2;20, 21)와,
    한편으로의 현재 수직 시작 펄스(V)의 활성 에지와 다른 한편으로의 현재 수직 시작 펄스(V)의 활성 에지에 가장 근접한 현재 수평 카운트 펄스(Hc)의 활성 에지 간의 현재 시차(Td)를 결정하는 단계(1;10, 11;10, 12, 13;14, 15)와,
    상기 현재 시차(Td)가 현재 설정값(Ni)보다 작은 지를 체크하는 단계(2;15)와,
    상기 현재 시차(Td)가 현재 설정값(Ni)보다 작으면 상기 현재 시프트 주기(Di)와 동일하지 않은 다음 시프트 주기(Dj)를 발생하는 단계(2;20. 21)로서, 상기 다음 시프트 주기(Dj)는, 한편으로의 상기 다음 시프트 주기(Dj) 상에서 시프트함으로써 대응 현재 수평 시작 펄스(H)로부터 도출된, 상기 현재 수직 시작펄스(V)의 활성 에지에 가장 근접한 가정의 수평 카운트 펄스의 활성 에지와 다른 한편으로의 상기 현재 수직 시작 펄스(V)의 활성 에지간의 시차의 절대 값이 상기 현재 실정값(Ni)보다 작지 않도록 선택되고, 상기 다음 시프트 주기(Dj)는 상기 제 1 정보(I)의 다음 필드에 대해 현재 시프트 주기(Di)를 형성하는 단계(2;20, 21)를 포함하고 있는 것을 특징으로 하는 수직 위치 지터 제거 방법.
KR1019960704326A 1994-12-06 1995-11-06 수직위치지터제거회로및정보의수직위치에서지터를제거하는방법,및수직위치지터제거회로와디스플레이장치를포함하는화상디스플레이장치 KR100389774B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP94203542 1994-12-06
EP94203542.9 1994-12-06

Publications (2)

Publication Number Publication Date
KR970701474A KR970701474A (ko) 1997-03-17
KR100389774B1 true KR100389774B1 (ko) 2003-11-01

Family

ID=8217431

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960704326A KR100389774B1 (ko) 1994-12-06 1995-11-06 수직위치지터제거회로및정보의수직위치에서지터를제거하는방법,및수직위치지터제거회로와디스플레이장치를포함하는화상디스플레이장치

Country Status (6)

Country Link
US (1) US5859634A (ko)
EP (1) EP0742982B1 (ko)
JP (1) JP3846735B2 (ko)
KR (1) KR100389774B1 (ko)
DE (1) DE69515024T2 (ko)
WO (1) WO1996018263A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19801732A1 (de) * 1998-01-19 1999-07-22 Thomson Brandt Gmbh Schaltung zur Aufbereitung von Synchronsignalen
FR2784532B1 (fr) * 1998-10-09 2000-12-22 St Microelectronics Sa Procede de correction de l'effet de tremblement et de scintillement des elements d'image incrustes sur une image video
DE19859678C1 (de) * 1998-12-23 2000-03-16 Grundig Ag Verfahren und Vorrichtung zur Synchronisation der Bildwiederholfrequenz
DE19909756C1 (de) 1999-03-05 2000-08-17 Siemens Ag Verfahren zur Bildeinblendung
US6967688B1 (en) * 2001-07-13 2005-11-22 National Semiconductor Corporation Method and apparatus that reduces jitter in a display by providing temporal hysteresis
TW566036B (en) * 2002-07-25 2003-12-11 Amtran Technology Co Ltd Method and device to adjust the horizontal synchronous signal and vertical synchronous signal
US7133483B1 (en) * 2002-09-24 2006-11-07 National Semiconductor Corporation Apparatus and method for a jitter cancellation circuit
JP2004134974A (ja) 2002-10-09 2004-04-30 Amtran Technology Co Ltd 表示器の水平同期信号と垂直同期信号との調整方法及びその調整装置
JP4456957B2 (ja) * 2004-08-06 2010-04-28 株式会社リコー トナーカートリッジ及び画像形成装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0644818B2 (ja) * 1984-04-13 1994-06-08 日本電信電話株式会社 表示装置
US4677484A (en) * 1985-05-10 1987-06-30 Rca Corporation Stabilizing arrangement for on-screen display
JPS6281174A (ja) * 1985-10-04 1987-04-14 Hitachi Ltd カウントダウン同期方式偏向回路
NL8601062A (nl) * 1986-04-25 1987-11-16 Philips Nv Televisiesynchronisatiesignaalpatrooncorrectieschakeling.
JP2794581B2 (ja) * 1988-11-25 1998-09-10 ソニー株式会社 映像信号処理装置
JPH03236092A (ja) * 1990-02-14 1991-10-22 Sharp Corp オンスクリーン表示回路
EP0562413B1 (en) * 1992-03-25 2008-05-07 THOMSON multimedia Circuit for synchronizing an on-screen-display (OSD) on a picture screen
US5608425A (en) * 1993-08-31 1997-03-04 Zilog, Inc. Technique for generating on-screen display characters using software implementation

Also Published As

Publication number Publication date
DE69515024T2 (de) 2000-09-28
JPH09509266A (ja) 1997-09-16
WO1996018263A1 (en) 1996-06-13
KR970701474A (ko) 1997-03-17
JP3846735B2 (ja) 2006-11-15
DE69515024D1 (de) 2000-03-16
US5859634A (en) 1999-01-12
EP0742982B1 (en) 2000-02-09
EP0742982A1 (en) 1996-11-20

Similar Documents

Publication Publication Date Title
US7333151B2 (en) Dot clock synchronization generator circuit
KR100389774B1 (ko) 수직위치지터제거회로및정보의수직위치에서지터를제거하는방법,및수직위치지터제거회로와디스플레이장치를포함하는화상디스플레이장치
JP2005086302A (ja) 液晶表示制御装置
US5608462A (en) Synchronizing arrangement including a gate circuit and a window circuit for determining the occurrence of output pulses
JPS581785B2 (ja) 陰極線管の表示装置
EP1074967A1 (en) Image signal processing device
US5877640A (en) Device for deriving a clock signal from a synchronizing signal and a videorecorder provided with the device
CN107317980B (zh) 半导体装置、影像显示系统以及影像信号输出方法
KR100935821B1 (ko) 도트 클럭 생성 회로, 반도체 디바이스, 및 도트 클럭 생성방법
US5631709A (en) Method and apparatus for processing a composite synchronizing signal
JPH10191093A (ja) デジタル水平フライバック制御回路
KR0175037B1 (ko) 온 스크린 디스플레이를 위한 디지탈 동기 보정 회로 및 그 동작 방법
JP3257490B2 (ja) 同期保護回路及び方法
US5856851A (en) Clock phase synchronizing circuit
KR100363098B1 (ko) 비디오 카세트 레코더(ｖｃｒ) 신호 검출장치 및 방법
US7271844B2 (en) Frame signal phase adjuster
KR100190005B1 (ko) 온 스크린 디스플레이를 위한 디지탈 동기 보정 방법
KR100200726B1 (ko) 디지탈 동기 보정 장치 및 그 동작 방법
US5548191A (en) Vertical deflection circuit for a television receiver
KR910007193Y1 (ko) 자화면의 디스플레이 스타트 포인트 가변회로
JP3518215B2 (ja) 映像表示装置
JPH057136A (ja) 信号発生装置
KR20030030323A (ko) 평판표시장치의 합성동기신호 분리회로
JPH1023292A (ja) クロック生成回路
JPH027224B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20090612

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee