JP2907149B2 - 位相同期発振回路 - Google Patents

位相同期発振回路

Info

Publication number
JP2907149B2
JP2907149B2 JP8255631A JP25563196A JP2907149B2 JP 2907149 B2 JP2907149 B2 JP 2907149B2 JP 8255631 A JP8255631 A JP 8255631A JP 25563196 A JP25563196 A JP 25563196A JP 2907149 B2 JP2907149 B2 JP 2907149B2
Authority
JP
Japan
Prior art keywords
voltage
signal
output
frequency
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP8255631A
Other languages
English (en)
Other versions
JPH09219640A (ja
Inventor
繁徳 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP8255631A priority Critical patent/JP2907149B2/ja
Publication of JPH09219640A publication Critical patent/JPH09219640A/ja
Application granted granted Critical
Publication of JP2907149B2 publication Critical patent/JP2907149B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、基準信号との位相
比較により出力信号の周波数および位相を定める位相同
期発振回路に係わり、特に位相誤差から求めた所定ビッ
ト数のディジタル信号をアナログ電圧信号に変換した制
御電圧を電圧制御発振器に与える位相同期発振回路に関
する。
【0002】
【従来の技術】位相同期発振回路には、発振器の部分に
アナログ方式の電圧制御発振器を用いるものと、ディジ
タル回路で構成されたディジタル電圧制御発振器を用い
るものがある。このうちアナログの電圧制御発振器を用
いたものには、アナログ回路のみで構成されるのもと、
一部分をディジタル回路で構成したものがある。アナロ
グ回路のみで構成される位相同期発振回路は、通常、電
圧制御発振器と、その出力を分周する分周回路と、分周
回路の出力信号と基準信号との位相差を求める位相比較
器と、位相比較器の出力信号から低周波数成分を抽出す
るローパスフィルタを備えている。ローパスフィルタの
出力は発振周波数を定める電圧信号として電圧制御発振
回路に入力される。
【0003】ディジタル回路を一部に含む位相同期発振
回路もその基本的な構成はアナログ回路のみで構成した
ものと同一であるが、ローパスフィルタの機能をディジ
タル信号処理回路で行う点が相違する。ディジタル信号
処理回路の出力はディジタル・アナログ変換器でアナロ
グ信号に変換された後、発振周波数を定める制御信号と
して電圧制御発振器に入力される。このような位相同期
発振回路については特開平5−129951号公報に開
示されている。
【0004】位相同期発振回路の発振周波数は、電圧制
御発振器の出力信号を分周する分周比を変えることで変
更することができるが、この場合には分周比を単位とし
た離散的な変更しかできない。これよりも小さい範囲で
周波数を変更するときは、通常、位相比較の対象にされ
る基準信号の周波数を変更する。これは発振周波数の異
なる複数の水晶発振器を用意しこれらを切り替えること
で行われる。特開平5−129951号公報に開示され
ている位相同期発振回路のようにディジタル信号処理回
路を用いる場合には、演算で用いる定数を変更すること
によって発振周波数を変更することができる。
【0005】特開平1−129615号公報には、ロー
パスフィルタの出力電圧を分圧して電圧制御発振器に与
えるか、分圧しないで与えるかを切り替えることのでき
る位相同期発振回路が開示されている。この回路では、
インピーダンス素子としてコンデンサを用いた分圧回路
によってローパスフィルタの出力電圧を分圧するか否か
を切り替えている。発振を開始してから引込みが完了す
るまでの間は、ローパスフィルタの出力電圧を分圧せず
に電圧制御発振器に入力する。引込みが終了して発振状
態が安定した後は、ローパスフィルタの出力電圧を分圧
したものを電圧制御発振器に与える。これにより、引込
時間の短縮と引込み後の発振周波数の安定化を図ってい
る。
【0006】
【発明が解決しようとする課題】ディジタル電圧制御発
振器を用いた位相同期発振回路では、発振周波数を変化
させることのできる最小単位が定まっているので、発振
周波数の精度をこれ以上高くすることができない。ま
た、水晶発振器を切り替えて基準信号の周波数を変更す
るものでは、複数の固定周波数しか得られないので、任
意の周波数を発振させることができない。また、ディジ
タル・アナログ変換器で変換した後のアナログ電圧信号
を電圧制御発振器に与える位相同期発振回路では、ディ
ジタル・アナログ変換器の分解能が周波数を変更できる
最小単位になるので、所望の発振周波数を正確に得るこ
とができないという問題がある。発振周波数の精度を上
げるにはディジタル・アナログ変換器の分解能が有限で
あるので、電圧制御発振器の精度を向上させなければな
らない。電圧制御発振器の精度を上げるとコストの上昇
招くことに加えて、通常は精度を上げるに従って発振周
波数の可変範囲が狭くなり、引込み可能な周波数範囲が
狭くなるという問題がある。
【0007】また、特開平1−129615号公報に開
示されている技術では、分圧回路をコンデンサによって
構成しているので、これをローパスフィルタに接続する
か否かによって、ローパスフィルタの通過帯域特性が変
化してしまうという問題がある。さらに、発振周波数の
変動量を監視していないので、分圧回路を接続している
状態で発振周波数の変動量が大きくなったとき、周波数
の安定化を適切に図ることができないという問題があ
る。
【0008】このほか、従来から使用されている位相同
期発振回路では、基準信号が断となったとき位相差を検
出できなくなり発振周波数の制御ができなくなるという
問題がある。また、複数の水晶発振器からの基準信号を
切り替える場合には、切り替え直後における基準信号の
急激な位相変動により、安定した発振を行うことができ
ないという問題がある。
【0009】そこで本発明の第1の目的は、引込範囲
広くかつ任意の周波数を安定して発振することのできる
位相同期発振回路を提供することにある。
【0010】本発明の第2の目的は、基準信号が断とな
った場合や基準信号が切り替わった場合でも安定した発
振を継続するこのできる位相同期発振回路を提供するこ
とにある。
【0011】
【課題を解決するための手段】請求項1記載の発明で
は、入力信号の電圧値に応じた周波数で発振する電圧制
御発振器と、この電圧制御発振器の出力信号を所定の分
周比で分周する分周手段と、この分周手段の出力信号と
所定の基準信号の位相差を表わした位相誤差信号を出力
する位相比較手段と、この位相比較手段の出力する位相
誤差信号の低周波数成分を抽出しこれに対応した所定ビ
ット数のディジタル信号を出力するディジタル信号処理
手段と、このディジタル信号処理手段の出力するディジ
タル信号をアナログ電圧信号に変換するディジタル・ア
ナログ変換手段と、このディジタル・アナログ変換手段
の出力するアナログ電圧信号を増幅しこれを入力信号と
して電圧制御発振手段に供給する増幅手段と、電圧制御
発振手段の出力信号の周波数変動の大きさを検出する周
波数変動検出手段と、この周波数変動検出手段によって
検出された周波数変動の大きさに応じて増幅手段の利得
を変更する増幅利得変更手段とを位相同期発振回路に具
備させている。
【0012】すなわち請求項1記載の発明では、電圧制
御発振器の発振周波数の揺らぎの大きさを検出し、その
大きさに応じて電圧制御発振器に与える制御信号の増幅
利得を変更している。揺らぎが大きいときに利得を大き
くすれば、引込範囲を広くすることができる。また、揺
らぎが小さいときに利得を小さくすれば、ディジタル・
アナログ変換器の有する分解能よりも小さい単位で発振
周波数を変更でき、発振周波数の精度の向上を図ること
ができる。
【0013】請求項2記載の発明では、入力信号の電圧
に応じた周波数で発振する電圧制御発振器と、この電圧
制御発振器の出力信号を所定の分周比で分周する分周手
段と、この分周手段の出力信号と所定の基準信号の位相
差を表わした位相誤差信号を出力する位相比較手段と、
この位相比較手段の出力する位相誤差信号の低周波数成
分を抽出しこれに対応した所定ビット数のディジタル信
号を出力するディジタル信号処理手段と、このディジタ
ル信号処理手段の出力するディジタル信号をアナログ電
圧信号に変換するディジタル・アナログ変換手段と、電
圧制御発振器の発振周波数を定める基準となる基準電圧
を出力する基準電圧出力手段と、この基準電圧出力手段
の出力する基準電圧とディジタル・アナログ変換手段の
出力するアナログ電圧信号の電圧の差を増幅しこれを入
力信号として電圧制御発振手段に供給する増幅手段と、
この増幅手段の出力電圧の一定時間内における平均電圧
を求める平均電圧取得手段と、この平均電圧取得手段に
よって求めた平均電圧と基準電圧の差が一定値以上のと
き基準電圧出力手段の出力する電圧値を平均電圧取得手
段で求めた平均電圧に変更する出力電圧変更手段と、電
圧制御発振手段の出力信号の周波数変動の大きさを検出
する周波数変動検出手段と、この周波数変動検出手段に
よって検出された周波数変動の大きさに応じて増幅手段
の利得を変更する増幅利得変更手段とを位相同期発振回
路に具備させている。
【0014】すなわち請求項2記載の発明では、一定時
間内におけるディジタル・アナログ変換器の出力値と基
準電圧との差の平均をとり、平均値の差が一定以上のと
き基準電圧の値を今回求めた平均値に変更している。こ
れにより、利得を小さくした場合に問題となる、電圧制
御発振器のエージング劣化による動作電圧の変動に伴う
同期周波数範囲の低下を抑えることが可能となる。
【0015】請求項3記載の発明では、入力信号の電圧
に応じた周波数で発振する電圧制御発振器と、この電圧
制御発振器の出力信号を第1の分周比で分周する第1の
分周手段と、互いの周波数および位相に相関の無い複数
の基準信号の中のいずれか1つを選択する基準信号選択
手段と、この基準信号選択手段によって選択された基準
信号を第2の分周比で分周する第2の分周手段と、この
第2分周手段の出力信号と第1の分周手段の出力信号の
位相差を表わした位相誤差信号を出力する位相比較手段
と、この位相比較手段の出力する位相誤差信号の低周波
数成分を抽出しこれに対応した所定ビット数のディジタ
ル信号を出力するディジタル信号処理手段と、このディ
ジタル信号処理手段の出力するディジタル信号をアナロ
グ電圧信号に変換するディジタル・アナログ変換手段
と、電圧制御発振器の発振周波数を定める基準となる基
準電圧を出力する基準電圧出力手段と、この基準電圧出
力手段の出力する基準電圧とディジタル・アナログ変換
手段の出力するアナログ電圧信号の電圧の差を増幅しこ
れを入力信号として電圧制御発振手段に供給する増幅手
段と、この増幅手段の出力電圧の一定時間内における平
均電圧を求める平均電圧取得手段と、この平均電圧取得
手段によって求めた平均電圧と基準電圧の差が一定値以
上のとき基準電圧出力手段の出力する電圧値を平均電圧
取得手段で求めた平均電圧に変更する出力電圧変更手段
と、電圧制御発振手段の出力信号の周波数変動の大きさ
を検出する周波数変動検出手段と、この周波数変動検出
手段によって検出された周波数変動の大きさに応じて増
幅手段の利得を変更する増幅利得変更手段とを位相同期
発振回路に具備させている。
【0016】すなわち請求項3記載の発明では、複数の
基準信号の中から1つを選択し、選択した基準信号を分
周した後位相比較手段に与えている。これにより、基準
信号の切り替えの前後における位相差や周波数差が分周
比に応じて低減され、切り替えの前後での発振を安定化
するとができる。
【0017】請求項4記載の発明では、入力信号の電圧
に応じた周波数で発振する電圧制御発振器と、この電圧
制御発振器の出力信号を所定の分周比で分周する分周手
段と、この分周手段の出力信号と所定の基準信号の位相
差を表わした位相誤差信号を出力する位相比較手段と、
この位相比較手段の出力する位相誤差信号の低周波数成
分を抽出しこれに対応した所定ビット数のディジタル信
号を出力するディジタル信号処理手段と、基準信号の断
を検出する断検出手段と、この断検出手段によって基準
信号の断が検出されたときのディジタル信号の値を保持
する保持手段と、断検出手段によって基準信号の断が検
出されているときこの保持手段の保持している値をアナ
ログ電圧信号に変換し、断検出手段によって基準信号の
断が検出されないときディジタル信号処理手段の出力す
るディジタル信号の値をアナログ電圧信号に変換するデ
ィジタル・アナログ変換手段と、電圧制御発振器の発振
周波数を定める基準となる基準電圧を出力する基準電圧
出力手段と、この基準電圧出力手段の出力する基準電圧
とディジタル・アナログ変換手段の出力するアナログ電
圧信号の電圧の差を増幅しこれを入力信号として電圧制
御発振手段に供給する増幅手段と、この増幅手段の出力
電圧の一定時間内における平均電圧を求める平均電圧取
得手段と、この平均電圧取得手段によって求めた平均電
圧と基準電圧の差が一定値以上のとき基準電圧出力手段
の出力する電圧値を平均電圧取得手段で求めた平均電圧
に変更する出力電圧変更手段と、電圧制御発振手段の出
力信号の周波数変動の大きさを検出する周波数変動検出
手段と、この周波数変動検出手段によって検出された周
波数変動の大きさに応じて増幅手段の利得を変更する増
幅利得変更手段とを位相同期発振回路に具備させてい
る。
【0018】すなわち請求項4記載の発明では、基準
号が断となったときにおけるディジタル信号処理手段の
出力値を保持している。これにより、基準信号が断とな
った後も、その直前の状態で発振を継続して行わせるこ
とができる。
【0019】請求項5記載の発明では、増幅利得変更手
段は、周波数変動検出手段によって検出された周波数変
動が所定値以下のとき増幅手段の利得を“1”より小さ
い値に変更する。
【0020】すなわち請求項5記載の発明では、揺らぎ
が小さいときに、利得を“1”以下にしたので、デ
タル信号で得られる分解能より小さい単位で発振周波数
を変更することができる。
【0021】
【発明の実施の形態】
【0022】
【実施例】図1は、本発明の一実施例における位相同期
発振回路の構成の概要を表わしたものである。位相同期
発振回路11は、入力電圧に応じた周波数の信号を発振
する電圧制御発振器12と、電圧制御発振器12の出力
信号13を所定の分周比で分周する分周部14と、分周
された信号15とリファレンス信号(基準信号)16と
の位相比較を行う位相比較部17を備えている。位相比
較部17の出力する位相誤差信号18は、ディジタル回
路で構成され、かつローパスフィルタとしての機能を果
たすディジタル信号処理部19に入力されている。
【0023】ディジタル信号処理部19は、位相誤差信
号18の低周波数成分に対応した所定ビット数のディジ
タル位相誤差信号21を出力する。ディジタル位相誤差
信号21は、ディジタル・アナログ変換器22に入力さ
れ、ここでアナログ電圧信号23に変換される。アナロ
グ電圧信号23は、その利得を複数段階に変更すること
のできる可変利得増幅部24に入力されている。可変利
得制御部24の出力は、発振周波数を定める制御信号2
5として電圧制御発振器12に入力されている。
【0024】基準電圧発生部26は、発振周波数の基準
となる基準電圧信号27を生成する回路部分である。基
準電圧信号27は可変利得増幅部24に入力されてい
る。可変利得増幅部24は、ディジタル・アナログ変換
器22の出力するアナログ電圧信号23と基準電圧信号
27との差の電圧を設定された利得で増幅するようにな
っている。電圧制御発振器12の出力信号13は、発振
周波数の揺らぎを検出し、揺らぎの大きさに応じて可変
利得増幅部24の利得を変更する周波数検出部28に入
力されている。また周波数検出部28には、周波数の揺
らぎを検出する期間を定める測定期間信号29がディジ
タル信号処理部18から入力されている。
【0025】可変利得増幅部24は、増幅器31と、入
力抵抗器32と、帰還抵抗器331〜333 と、帰還抵
抗器331 〜333 をそれぞれ増幅器31の入出力間に
接続するか否かを切り替えるスイッチ341 〜343
備えている。ディジタル・アナログ変換器22の出力す
るアナログ電圧信号23は、入力抵抗器32を介して増
幅器31の非反転入力に入力されている。また、基準電
圧信号27は、増幅器31の反転入力に入力されてい
る。
【0026】周波数検出部28は、電圧制御発振器12
の出力信号13の周波数を測定する周波数カウント部4
1と、周波数カウント部41で測定された周波数の時系
列の揺らぎを解析する時系列ゆらぎ解析部42を備えて
いる。また、検出された周波数の揺らぎの大きさに応じ
てスイッチ341 〜343 の“オン”“オフ”を切り替
えて増幅器31の利得を変更する増幅率設定部43を有
している。
【0027】基準電圧発生部26は、可変利得増幅部2
4の出力する制御信号の電圧をディジタル信号に変換す
るアナログ・ディジタル変換器51と、設定されている
回数だけ変換後のディジタル信号の値を所定時間間隔で
サンプリングし、その平均値を求める平均部52を備え
ている。制御電圧保持回路53は、平均部52で求めた
平均値を保持する回路である。制御電圧保持回路53で
保持されている平均値は第2のディジタル・アナアログ
変換器54に入力され、基準電圧信号27に変換され
る。比較制御部55は、制御電圧保持回路53に保持さ
れている平均値と、今回、平均部52で求めた平均値と
を比較し、その差が一定以上のとき制御電圧保持回路
53の保持している値を平均部52で求めた今回の平均
値に変更する回路である。
【0028】電圧制御発振器12の出力信号13は、分
周部14で分周された後、位相比較部17によりリファ
レンス信号16との間の位相誤差が検出される。ディジ
タル信号処理部19は、位相同期ループのローパスフィ
ルタとして働き、位相誤差に対応した演算結果を所定ビ
ット数のディジタル信号として出力する。演算結果は、
ディジタル・アナログ変換器22でアナログ電圧信号2
3に変換される。増幅器31は、アナログ電圧信号23
と基準電圧信号27の電位差を設定されている利得で増
幅する。増幅後の信号は電圧制御発振器12に入力さ
れ、発振周波数が制御される。
【0029】抵抗器331 〜333 の抵抗値は互いに異
なっている。スイッチ341 によって抵抗器331 が増
幅器31の入出力間に接続されたときには、利得が
“1”になるようになっている。また、スイッチ342
によって抵抗器332 が接続されたときは利得が10分
の1に、スイッチ343 によって抵抗器333 が接続さ
れたときは利得が100分の1になるようになってい
る。周波数検出部28は、検出された周波数の揺らぎが
大きく第1のしきい値以上のときは、スイッチ331
“オン”にして増幅器31の利得を“1”にする。周波
数の揺らぎが第1のしきい値以下になるとスイッチ33
2 を“オン”にして利得を10分の1にする。また周波
数の揺らぎが第1のしきい値よりも小さい第2のしきい
値以下になると、スイッチ333 を“オン”にして利得
を100分の1に設定する。
【0030】図2は、周波数検出部の動作の流れを表わ
したものである。図示しない設定回路から周波数の取り
込み回数が周波数検出部41に設定される(ステップS
101)。周波数カウント部41は、測定期間信号29
で指定されている時間の間、電圧制御発振器12の出力
信号13が何周期到来したかを計数し、時間平均の周波
数の検出を設定されている取り込み回数分だけ行う(ス
テップS102)。時系列ゆらぎ解析部42は、測定し
た取り込み回数分の周波数のうち最大周波数の記憶(ス
テップS103)と最小周波数の記憶(ステップS10
4)を行う。その後、最大周波数と最小周波数の差を基
に周波数の揺らぎの大きさを求める(ステップS10
5)。
【0031】増幅率設定部43は、時系列ゆらぎ解析部
42で求めた揺らぎの大きさを基に増幅部31での利得
を求める(ステップS106)。動作開始時は最大利得
に設定している。求めた利得と、各抵抗器331 〜33
3 を接続したときに得られる利得との差が最も小さくな
るものを選択し、そのスイッチを“オン”し、他のスイ
ッチを“オフ”して(ステップS107)処理を終了す
る(エンド)。この処理は、繰り返し行われ検出された
揺らぎの大きさに応じて増幅器31の利得が逐次変更さ
れる。
【0032】揺らぎが大きいときには増幅器31の利得
が大きく設定されるので、制御信号25の電圧の変化が
大きくなり、電圧制御発振器12の周波数可変範囲も広
くなる。したがって、広い引込み範囲を得ることができ
る。逆に周波数の揺らぎが小さいときは利得が“1”以
下に下げられるので、ディジタル信号処理部19の出力
するディジタル信号の1ビットに対応する制御電圧25
の電圧が小さくなり、細かく発振周波数の制御が行われ
る。これにより、リファレンス信号16に対応した発振
周波数を高い精度で得ることができる。
【0033】図3は、基準電圧発生部26の動作の流れ
を表わしたものである。この処理は利得が最小に設定さ
れている時のみ実行する(ステップS201;Y)。
示しない設定回路から基準電圧信号27の電圧値を取り
込む回数が設定される(ステップS20)。平均部5
2は、アナログ・ディジタル変換器51でディジタル値
に変換された後の基準電圧信号27の電圧値を所定時間
間隔ごとに設定された回数だけ取り込む(ステップS2
)。平均部52は、設定された回数分だけ取り込ん
だディジタル値の平均値を求め、これと制御電圧保持回
路53の保持している現在の基準電圧信号27の値に相
当するディジタル値とを比較する(ステップS20
)。
【0034】今回求めた平均値と制御電圧保持回路53
の保持している値との差が所定のしきい値以上のときは
(ステップS20;Y)、制御電圧保持回路53の保
持している値を今回求めた平均値に置き換えて(ステッ
プS20)処理を終了する。今回求めた平均値と制御
電圧保持回路53の保持している値との差が所定のしき
い値以下のときは(ステップS20;N)、制御電圧
保持回路53の保持している値を置き換えることなく処
理を終了する(エンド)。この処理は、常時、繰り返し
行われる。これにより、基準電圧信号27の値は、次第
にリファレンス信号16の周波数に対応した値に近づ
く。
【0035】すなわち、分周部14でN分の1に分周さ
れるとすると、電圧制御発振器12の発振周波数がリフ
ァレンス信号16の周波数のN倍の周波数に一致すると
きの電圧値に基準電圧信号27の値が近づく。このた
め、任意の周波数のリファレンス信号を与えた場合で
も、増幅利得を小さく保って、これに対応した周波数を
電圧制御発振器によって発振させることができる。
【0036】変形例
【0037】変形例における位相同期発振回路では、複
数のリファレンス信号の中の1つを選択して位相比較を
行う。また、リファレンス信号を分周してから位相比較
部に入力するようになっている。
【0038】図4は、変形例における位相同期発振回路
の回路構成の概要を表わしたものである。図1に示した
位相同期発振回路と同一の部分には同一の符号を付して
あり、それらの説明を適宜省略する。第1〜第N(Nは
2以上の整数)のリファレンス信号611 〜61N は、
これらのうちの1つを選択するセレクタ62に入力され
ている。セレクタ62の出力は、所定の分周比で分周す
る入力分周部63に入力されている。第1〜第Nのリフ
ァレンス信号611 〜61N は互いにその周波数および
位相に相関のない任意の信号である。ただし、周波数は
近似している。
【0039】入力分周部63によって分周された後のリ
ファレンス信号は、位相比較部17に入力される。セレ
クタ62には、いずれのリファレンス信号を選択すべき
かを表わした選択信号64がディジタル信号処理部19
から入力されている。入力分周部63は、入力されてい
るリファレンス信号が断となっているかどうかを検出
し、これを表わした障害信号65を出力する図示しない
断検出回路を備えている。断検出回路の出力する障害信
号65はディジタル信号処理部19に入力されている。
【0040】ディジタル信号処理部19は、障害信号6
5によりリファレンス信号が断となったことを検知す
る。また、その直前に出力してたディジタル信号の値を
保持し、これをディジタル・アナログ変換回路22に出
力するようになっている。これにより、リファレンス信
号が断となった後においても、その直前の発振周波数で
電圧制御発振器12の動作を継続させて自走させること
ができる。
【0041】また、リファレンス信号は、入力分周部6
3によって分周されているので、セレクタ62によりリ
ファレンス信号を切り替えた場合でも、位相比較部17
に入力されるリファレンス信号の切り替え前後での位相
差は、ほぼ分周比分の1に低減される。リファレンス信
号の周波数の違いも、分周によって低減される。これに
より、リファレンス信号を切り替えたときの位相の不連
続性および周波数の不連続性を低減することができ、安
定した発振を行わせることができる。
【0042】以上説明した実施例および変形例では、デ
ィジタル信号処理部によってローパスフィルタとしての
演算を行ったが、高速動作を要しない場合には、CPU
(中央処理装置)により演算処理を行わせることもでき
る。また、周波数検出部および基準電圧発生部での取り
込み回数は、スイッチなどの回路素子を切り替えて設定
しても良いし、信号線を通じてCPUから設定するよう
にしてもよい。
【0043】さらに、可変利得増幅部で切り替えること
のできる利得の数、および利得の値は、実施例で示した
ものに限られない。たとえば、周波数の揺らぎが大きい
ときに利得を“1”以上にしてもよい。しかし、揺らぎ
が小さいときには、変更できる周波数の最小単位をディ
ジタル信号での分解能よりも小さくするために利得を
“1”以下にする必要がある。
【0044】
【発明の効果】このように請求項1記載の発明によれ
ば、周波数の揺らぎの大きさに応じて電圧制御発振器の
発振周波数を定める信号の増幅利得を変更したので、広
い範囲で引込め、かつ引込みにかかる時間を短くでき
る。さらにこれらと併せて発振周波数の精度の向上の図
ることができる。また、電圧制御発振器の精度を高くす
る必要がないので、コストの低減を図ることができる。
【0045】また請求項2記載の発明によれば、発振周
波数の基準となる基準電圧信号の電圧値をリファレンス
信号の周波数に対応した値に逐次近づけているので、リ
ファレンス信号の周波数に応じた任意の周波数を精度良
く発振させることができる。
【0046】さらに請求項3記載の発明によれば、リフ
ァレンス信号を分周した後、位相比較を行っているの
で、リファレンス信号切り替え前後においても発振周
波数を安定に保つことができる。
【0047】また請求項4記載の発明によれば、リファ
レンス信号の断を検出したときディジタル信号処理手段
の出力値を保持させたので、リファレンス信号が断とな
った後も、それまでの周波数を継続して発振することが
できる。
【0048】さらに請求項5記載の発明によれば、揺ら
ぎが小さいときに、利得を“1”以下にしたので、デジ
タル信号で得られる分解能以上に小さい単位で発振周波
数を変更することができる。
【図面の簡単な説明】
【図1】本発明の一実施例における位相同期発振回路の
構成の概要を表わしたブロック図である。
【図2】周波数検出部の行う動作の流れを表わした流れ
図である。
【図3】基準電圧発生部の行う動作の流れを表わした流
れ図である。
【図4】変形例における位相同期発振回路の構成の概要
を表わしたブロック図である。
【符号の説明】
11 位相同期発振回路 12 電圧制御発振器 14 分周部 16、61 リファレンス信号 17 位相比較部 19 ディジタル信号処理部 22 ディジタル・アナログ変換器 24 可変利得増幅部 28 周波数検出部 62 セレクタ 63 入力分周部
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H03L 7/06 - 7/199

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】 入力信号の電圧値に応じた周波数で発振
    する電圧制御発振器と、 この電圧制御発振器の出力信号を所定の分周比で分周す
    る分周手段と、 この分周手段の出力信号と所定の基準信号の位相差を表
    わした位相誤差信号を出力する位相比較手段と、 この位相比較手段の出力する位相誤差信号の低周波数成
    分を抽出しこれに対応した所定ビット数のディジタル信
    号を出力するディジタル信号処理手段と、 このディジタル信号処理手段の出力するディジタル信号
    をアナログ電圧信号に変換するディジタル・アナログ変
    換手段と、 このディジタル・アナログ変換手段の出力するアナログ
    電圧信号を増幅しこれを前記入力信号として前記電圧制
    御発振手段に供給する増幅手段と、 前記電圧制御発振手段の出力信号の周波数変動の大きさ
    を検出する周波数変動検出手段と、 この周波数変動検出手段によって検出された周波数変動
    の大きさに応じて前記増幅手段の利得を変更する増幅利
    得変更手段とを具備することを特徴とする位相同期発振
    回路。
  2. 【請求項2】 入力信号の電圧に応じた周波数で発振す
    る電圧制御発振器と、 この電圧制御発振器の出力信号を所定の分周比で分周す
    る分周手段と、 この分周手段の出力信号と所定の基準信号の位相差を表
    わした位相誤差信号を出力する位相比較手段と、 この位相比較手段の出力する位相誤差信号の低周波数成
    分を抽出しこれに対応した所定ビット数のディジタル信
    号を出力するディジタル信号処理手段と、 このディジタル信号処理手段の出力するディジタル信号
    をアナログ電圧信号に変換するディジタル・アナログ変
    換手段と、 前記電圧制御発振器の発振周波数を定める基準となる基
    準電圧を出力する基準電圧出力手段と、 この基準電圧出力手段の出力する基準電圧と前記ディジ
    タル・アナログ変換手段の出力するアナログ電圧信号の
    電圧の差を増幅しこれを前記入力信号として前記電圧制
    御発振手段に供給する増幅手段と、 この増幅手段の出力電圧の一定時間内における平均電圧
    を求める平均電圧取得手段と、 この平均電圧取得手段によって求めた平均電圧と前記基
    準電圧の差が一定値以上のとき前記基準電圧出力手段の
    出力する電圧値を前記平均電圧取得手段で求めた前記平
    均電圧に変更する出力電圧変更手段と、 前記電圧制御発振手段の出力信号の周波数変動の大きさ
    を検出する周波数変動検出手段と、 この周波数変動検出手段によって検出された周波数変動
    の大きさに応じて前記増幅手段の利得を変更する増幅利
    得変更手段とを具備することを特徴とする位相同期発振
    回路。
  3. 【請求項3】 入力信号の電圧に応じた周波数で発振す
    る電圧制御発振器と、 この電圧制御発振器の出力信号を第1の分周比で分周す
    る第1の分周手段と、 互いの周波数および位相に相関の無い複数の基準信号の
    中のいずれか1つを選択する基準信号選択手段と、 この基準信号選択手段によって選択された基準信号を第
    2の分周比で分周する第2の分周手段と、 この第2分周手段の出力信号と前記第1の分周手段の出
    力信号の位相差を表わした位相誤差信号を出力する位相
    比較手段と、 この位相比較手段の出力する位相誤差信号の低周波数成
    分を抽出しこれに対応した所定ビット数のディジタル信
    号を出力するディジタル信号処理手段と、 このディジタル信号処理手段の出力するディジタル信号
    をアナログ電圧信号に変換するディジタル・アナログ変
    換手段と、 前記電圧制御発振器の発振周波数を定める基準となる基
    準電圧を出力する基準電圧出力手段と、 この基準電圧出力手段の出力する基準電圧と前記ディジ
    タル・アナログ変換手段の出力するアナログ電圧信号の
    電圧の差を増幅しこれを前記入力信号として前記電圧制
    御発振手段に供給する増幅手段と、 この増幅手段の出力電圧の一定時間内における平均電圧
    を求める平均電圧取得手段と、 この平均電圧取得手段によって求めた平均電圧と前記基
    準電圧の差が一定値以上のとき前記基準電圧出力手段の
    出力する電圧値を前記平均電圧取得手段で求めた前記平
    均電圧に変更する出力電圧変更手段と、 前記電圧制御発振手段の出力信号の周波数変動の大きさ
    を検出する周波数変動検出手段と、 この周波数変動検出手段によって検出された周波数変動
    の大きさに応じて前記増幅手段の利得を変更する増幅利
    得変更手段とを具備することを特徴とする位相同期発振
    回路。
  4. 【請求項4】 入力信号の電圧に応じた周波数で発振す
    る電圧制御発振器と、 この電圧制御発振器の出力信号を所定の分周比で分周す
    る分周手段と、 この分周手段の出力信号と所定の基準信号の位相差を表
    わした位相誤差信号を出力する位相比較手段と、 この位相比較手段の出力する位相誤差信号の低周波数成
    分を抽出しこれに対応した所定ビット数のディジタル信
    号を出力するディジタル信号処理手段と、 前記基準信号の断を検出する断検出手段と、 この断検出手段によって前記基準信号の断が検出された
    ときの前記ディジタル信号の値を保持する保持手段と、 前記断検出手段によって前記基準信号の断が検出されて
    いるときこの保持手段の保持している値をアナログ電圧
    信号に変換し、断検出手段によって基準信号の断が検出
    されないとき前記ディジタル信号処理手段の出力するデ
    ィジタル信号の値をアナログ電圧信号に変換するディジ
    タル・アナログ変換手段と、 前記電圧制御発振器の発振周波数を定める基準となる基
    準電圧を出力する基準電圧出力手段と、 この基準電圧出力手段の出力する基準電圧と前記ディジ
    タル・アナログ変換手段の出力するアナログ電圧信号の
    電圧の差を増幅しこれを前記入力信号として前記電圧制
    御発振手段に供給する増幅手段と、 この増幅手段の出力電圧の一定時間内における平均電圧
    を求める平均電圧取得手段と、 この平均電圧取得手段によって求めた平均電圧と前記基
    準電圧の差が一定値以上のとき前記基準電圧出力手段の
    出力する電圧値を前記平均電圧取得手段で求めた前記平
    均電圧に変更する出力電圧変更手段と、 前記電圧制御発振手段の出力信号の周波数変動の大きさ
    を検出する周波数変動検出手段と、 この周波数変動検出手段によって検出された周波数変動
    の大きさに応じて前記増幅手段の利得を変更する増幅利
    得変更手段とを具備することを特徴とする位相同期発振
    回路。
  5. 【請求項5】 前記増幅利得変更手段は、前記周波数変
    動検出手段によって検出された周波数変動が所定値以下
    のとき前記増幅手段の利得を“1”より小さい値に変更
    することを特徴とする請求項1ないし請求項4記載の位
    相同期発振回路。
JP8255631A 1995-12-04 1996-09-27 位相同期発振回路 Expired - Lifetime JP2907149B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8255631A JP2907149B2 (ja) 1995-12-04 1996-09-27 位相同期発振回路

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP7-315215 1995-12-04
JP31521595 1995-12-04
JP8255631A JP2907149B2 (ja) 1995-12-04 1996-09-27 位相同期発振回路

Publications (2)

Publication Number Publication Date
JPH09219640A JPH09219640A (ja) 1997-08-19
JP2907149B2 true JP2907149B2 (ja) 1999-06-21

Family

ID=26542328

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8255631A Expired - Lifetime JP2907149B2 (ja) 1995-12-04 1996-09-27 位相同期発振回路

Country Status (1)

Country Link
JP (1) JP2907149B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4727538B2 (ja) * 2006-09-13 2011-07-20 富士通テレコムネットワークス株式会社 位相同期回路

Also Published As

Publication number Publication date
JPH09219640A (ja) 1997-08-19

Similar Documents

Publication Publication Date Title
US6380811B1 (en) Signal generator, and method
US7772931B2 (en) Oscillator and a tuning method of a loop bandwidth of a phase-locked-loop
US7310022B2 (en) CPU-based oscillation frequency control circuit eliminating the need for a loop filter
US5786733A (en) Phase-locked oscillating circuit with a frequency fluctuation detecting circuit
JP5732163B2 (ja) ランダムノイズ動作モードへの管理された遷移を伴う位相ロックループ装置
JP2907149B2 (ja) 位相同期発振回路
JP3304166B2 (ja) フェーズロックループ回路
US4414639A (en) Sampling network analyzer with sampling synchronization by means of phase-locked loop
US6696828B2 (en) Integrated circuit and lot selection system therefor
US11722139B2 (en) Frequency-locked loop and method for correcting oscillation frequency of output signal of frequency-locked loop
JP3895028B2 (ja) 周波数シンセサイザ
JP2865752B2 (ja) 交流信号発生装置
JP2002509684A (ja) 瞬時位相差出力を有する位相周波数検出器
JP2000278126A (ja) Pll回路
US9784770B2 (en) Devices and methods of measuring gain of a voltage-controlled oscillator
JPH10322198A (ja) フェーズロックドループ回路
JP4036636B2 (ja) 一巡利得を補償する機能を備えたフェーズ・ロックド・ループ発振装置
CN211453930U (zh) 一种参数检测电路
US20230179148A1 (en) Oscillator circuit, oscillation method, and method for adjusting oscillator circuit
JP2019047424A (ja) Pll回路及びそれを備えた測定装置並びにpll回路の制御方法
JPH08102664A (ja) Pll周波数シンセサイザ回路
JP2595406B2 (ja) 計量装置
JP2001165972A (ja) 絶縁抵抗測定器
JP2675571B2 (ja) 掃引周波数信号発生器
CN110824411A (zh) 一种参数检测电路及方法