JP2865752B2 - 交流信号発生装置 - Google Patents
交流信号発生装置Info
- Publication number
- JP2865752B2 JP2865752B2 JP1330479A JP33047989A JP2865752B2 JP 2865752 B2 JP2865752 B2 JP 2865752B2 JP 1330479 A JP1330479 A JP 1330479A JP 33047989 A JP33047989 A JP 33047989A JP 2865752 B2 JP2865752 B2 JP 2865752B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- voltage
- frequency
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001514 detection method Methods 0.000 claims description 28
- 238000006243 chemical reaction Methods 0.000 description 6
- 230000002238 attenuated effect Effects 0.000 description 3
- 239000000872 buffer Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000004044 response Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005283 ground state Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M5/00—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L5/00—Automatic control of voltage, current, or power
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Measurement Of Current Or Voltage (AREA)
Description
【発明の詳細な説明】 「産業上の利用分野」 この発明は例えば10Hz〜40MHzの周波数の定電圧又は
定電流の交流信号を分解能1ppm程度で発生する交流信号
発生装置に関する。
定電流の交流信号を分解能1ppm程度で発生する交流信号
発生装置に関する。
「従来の技術」 従来の定電圧交流信号発生装置は第４図に示すよう
に、交流信号源11より設定した電圧Vaの交流信号を発生
し、これを差動増幅器12へ供給し、その差動増幅器12の
出力を出力端子13を通じて負荷14へ供給し、負荷14の電
圧を端子15を通じて差動増幅器12へ負帰還して、負荷14
を設定電圧Vaが印加されるようにしていた。
に、交流信号源11より設定した電圧Vaの交流信号を発生
し、これを差動増幅器12へ供給し、その差動増幅器12の
出力を出力端子13を通じて負荷14へ供給し、負荷14の電
圧を端子15を通じて差動増幅器12へ負帰還して、負荷14
を設定電圧Vaが印加されるようにしていた。
あるいは第５図に示すように交流信号源11より交流信
号を発生し、これを、サーミスタのような感熱抵抗素子
又はCdSのような感光抵抗素子、或いは磁気抵抗素子な
どの可変抵抗素子16を通じて演算増幅器17の反転入力端
へ供給し、演算増幅器17の非反転入力端を接地し、反転
入力端と出力端とを負帰還抵抗器18で接続し、演算増幅
器17の出力を出力端子13を通じて負荷14へ供給し、負荷
14の電圧Viを端子15を通じて出力検出回路19へ供給し、
出力検出回路19で負荷電圧Viの絶対値|Vi|をとり、その
平均値を出力し、その平均値と基準電圧VEとを比較回路
21で比較し、その比較出力で可変抵抗素子16の抵抗値を
制御して、負荷電圧（振幅）の平均値が基準電圧VEとな
るようにしていた。
号を発生し、これを、サーミスタのような感熱抵抗素子
又はCdSのような感光抵抗素子、或いは磁気抵抗素子な
どの可変抵抗素子16を通じて演算増幅器17の反転入力端
へ供給し、演算増幅器17の非反転入力端を接地し、反転
入力端と出力端とを負帰還抵抗器18で接続し、演算増幅
器17の出力を出力端子13を通じて負荷14へ供給し、負荷
14の電圧Viを端子15を通じて出力検出回路19へ供給し、
出力検出回路19で負荷電圧Viの絶対値|Vi|をとり、その
平均値を出力し、その平均値と基準電圧VEとを比較回路
21で比較し、その比較出力で可変抵抗素子16の抵抗値を
制御して、負荷電圧（振幅）の平均値が基準電圧VEとな
るようにしていた。
「発明が解決しようとする課題」 第４図の従来装置では差動増幅器12の入力側が仮想接
地状態にならないため、歪が大きくなり、また動作点が
変ると歪が変化する。更に差動増幅器12と負荷14との間
の距離が大きいと、差動増幅器12の出力端子13からその
反転入力端までの信号位相遅れが大きくなり、正帰還と
なって発振するおそれが生じ、高周波（10KHz以上）で
は使用できない。
地状態にならないため、歪が大きくなり、また動作点が
変ると歪が変化する。更に差動増幅器12と負荷14との間
の距離が大きいと、差動増幅器12の出力端子13からその
反転入力端までの信号位相遅れが大きくなり、正帰還と
なって発振するおそれが生じ、高周波（10KHz以上）で
は使用できない。
第５図に示した装置では可変抵抗素子16の抵抗値を制
御する方式であるが、この可変抵抗素子16は入力電圧に
対する出力電流特性が非線形であるため、信号歪が大き
くなり、基本波の−40dB程度もある。出力検出回路19で
の絶対値|Vi|を平均値に変換する速度は速いが、高い周
波数（100kHz以上）では絶対値|Vi|を得る回路の精度が
得られない。絶対値|Vi|を得て平均値を求める回路を熱
平衡ブリッジで構成した場合は高い周波数まで高い精度
が得られるが、応答速度が遅い。
御する方式であるが、この可変抵抗素子16は入力電圧に
対する出力電流特性が非線形であるため、信号歪が大き
くなり、基本波の−40dB程度もある。出力検出回路19で
の絶対値|Vi|を平均値に変換する速度は速いが、高い周
波数（100kHz以上）では絶対値|Vi|を得る回路の精度が
得られない。絶対値|Vi|を得て平均値を求める回路を熱
平衡ブリッジで構成した場合は高い周波数まで高い精度
が得られるが、応答速度が遅い。
「課題を解決するための手段」 この発明によれば設定した周波数のデジタル正弦波信
号を発生し、そのデジタル正弦波信号をDA変換器でアナ
ログ正弦波信号に変換して、出力するデジタル直接周波
数シンセサイザが用いられ、そのデジタル直接周波数シ
ンセサイザの出力電圧又は出力電流の平均値又は実効
値、或は最大値が出力検出回路で検出され、その出力検
出回路の検出出力と基準値とが比較回路で比較され、そ
の差に応じてこれがゼロになるように上記DA変換器の基
準電圧が負帰還制御される。出力検出回路の入力側にサ
ンプルホールド回路が挿入され、低い周波数の信号に変
換されて出力検出回路へ供給される。
号を発生し、そのデジタル正弦波信号をDA変換器でアナ
ログ正弦波信号に変換して、出力するデジタル直接周波
数シンセサイザが用いられ、そのデジタル直接周波数シ
ンセサイザの出力電圧又は出力電流の平均値又は実効
値、或は最大値が出力検出回路で検出され、その出力検
出回路の検出出力と基準値とが比較回路で比較され、そ
の差に応じてこれがゼロになるように上記DA変換器の基
準電圧が負帰還制御される。出力検出回路の入力側にサ
ンプルホールド回路が挿入され、低い周波数の信号に変
換されて出力検出回路へ供給される。
「実施例」 第１図にこの発明の実施例を示す。この発明ではデジ
タル直接周波数シンセサイザ22が設けられる。デジタル
直接周波数シンセサイザ22はデジタル正弦波発生部23で
設定された周波数のデジタル正弦波信号が発生され、そ
のデジタル正弦波信号はDA変換器24でアナログ正弦波信
号に変換され、このアナログ正弦波信号は低域通過ろ波
器25に通されて波形補間、つまり滑らかな波形とされ、
その出力は増幅器26で増幅され、出力端子13を通じて負
荷14へ供給される。負荷14の電圧が端子15より取出さ
れ、周波数変換器27で低い周波数の信号に変換され、そ
の変換された信号は出力検出回路19で平均値又は実効
値、或は最大値が検出される。例えば入力信号の絶対値
が作られ、その絶対値から平均値が求められ、従来技術
と同様の構成とすることができ、例えば演算増幅器を用
いて構成される。出力検出回路19の検出出力は比較回路
21で基準源28の基準電圧VEと比較され、これらの差に応
じてDA変換器24の基準電圧が負帰還制御される。つまり
DA変換器24のアナログ正弦波信号出力の振幅はDA変換器
24の基準電圧に比例するが、比較回路21の出力でDA変換
器24の基準電圧を制御して比較回路21の出力がゼロにな
るようにされる。従って端子15の負荷電圧の平均値が基
準電圧VEと等しくなる。
タル直接周波数シンセサイザ22が設けられる。デジタル
直接周波数シンセサイザ22はデジタル正弦波発生部23で
設定された周波数のデジタル正弦波信号が発生され、そ
のデジタル正弦波信号はDA変換器24でアナログ正弦波信
号に変換され、このアナログ正弦波信号は低域通過ろ波
器25に通されて波形補間、つまり滑らかな波形とされ、
その出力は増幅器26で増幅され、出力端子13を通じて負
荷14へ供給される。負荷14の電圧が端子15より取出さ
れ、周波数変換器27で低い周波数の信号に変換され、そ
の変換された信号は出力検出回路19で平均値又は実効
値、或は最大値が検出される。例えば入力信号の絶対値
が作られ、その絶対値から平均値が求められ、従来技術
と同様の構成とすることができ、例えば演算増幅器を用
いて構成される。出力検出回路19の検出出力は比較回路
21で基準源28の基準電圧VEと比較され、これらの差に応
じてDA変換器24の基準電圧が負帰還制御される。つまり
DA変換器24のアナログ正弦波信号出力の振幅はDA変換器
24の基準電圧に比例するが、比較回路21の出力でDA変換
器24の基準電圧を制御して比較回路21の出力がゼロにな
るようにされる。従って端子15の負荷電圧の平均値が基
準電圧VEと等しくなる。
次に第２図を参照して更に具体的なこの発明の実施例
を説明する。デジタル直接周波数シンセサイザ22におい
ては基準発振器29からの周波数fOのクロック信号が周波
数分周器31で分周比設定器32により設定されたｍ分の１
に周波数分周され、クロックとしてフェイズアキュムレ
ータ（累積加算器）33へ供給される。フェイズアキュム
レータ33はクロックが入力されるごとに位相増加量設定
器34で設定された値ｎが累積加算され、その結果をｋビ
ットのデータ35として出力する。このデータ35は正弦波
波形の各サンプル点の振幅値を記憶した正弦波メモリ36
にアドレスとして供給され、このメモリ36が読み出さ
れ、その読み出し出力は周波数分周器31の出力クロック
でラッチ37にラッチされる。ラッチ37からデジタル正弦
波信号38が得られる。このデジタル正弦波信号38の周期
はｍ・2k/（fO・ｎ）であり、この値は分周比設定器32
の設定値ｍと位相増加量設定器34の設定値ｎとにより決
まる。デジタル正弦波信号38はDA変換器24でアナログ正
弦波信号に変換される。
を説明する。デジタル直接周波数シンセサイザ22におい
ては基準発振器29からの周波数fOのクロック信号が周波
数分周器31で分周比設定器32により設定されたｍ分の１
に周波数分周され、クロックとしてフェイズアキュムレ
ータ（累積加算器）33へ供給される。フェイズアキュム
レータ33はクロックが入力されるごとに位相増加量設定
器34で設定された値ｎが累積加算され、その結果をｋビ
ットのデータ35として出力する。このデータ35は正弦波
波形の各サンプル点の振幅値を記憶した正弦波メモリ36
にアドレスとして供給され、このメモリ36が読み出さ
れ、その読み出し出力は周波数分周器31の出力クロック
でラッチ37にラッチされる。ラッチ37からデジタル正弦
波信号38が得られる。このデジタル正弦波信号38の周期
はｍ・2k/（fO・ｎ）であり、この値は分周比設定器32
の設定値ｍと位相増加量設定器34の設定値ｎとにより決
まる。デジタル正弦波信号38はDA変換器24でアナログ正
弦波信号に変換される。
DA変換器24は電流出力形で二つの端子から とをそれぞれ出力する。これら両正弦波電流は電流電圧
変換回路39へ供給されてそれぞれ正弦波電圧に変換され
る。正弦波電流が大振幅の時はスイッチ41,42をオフと
して変換抵抗値を大とし、小振幅の時はスイッチ41,42
をオンとして変換抵抗値を小とする。これら変換された
正弦波電圧は直流除去回路43で互いに引算されて直流分
が除去され、交流分の振幅が２倍とされる。この交流分
のみの正弦波信号は低域通過ろ波器25を通じて増幅器26
へ供給される。増幅器26は利得を変更できるようにされ
ており、増幅器26の出力端子13hの出力電圧と負荷14の
端子15hの負荷電圧との差が大きい時はスイッチ44をオ
フとして高利得とし、出力電圧と負荷電圧との差が小さ
い時はスイッチ44をオンとして低利得とする。
変換回路39へ供給されてそれぞれ正弦波電圧に変換され
る。正弦波電流が大振幅の時はスイッチ41,42をオフと
して変換抵抗値を大とし、小振幅の時はスイッチ41,42
をオンとして変換抵抗値を小とする。これら変換された
正弦波電圧は直流除去回路43で互いに引算されて直流分
が除去され、交流分の振幅が２倍とされる。この交流分
のみの正弦波信号は低域通過ろ波器25を通じて増幅器26
へ供給される。増幅器26は利得を変更できるようにされ
ており、増幅器26の出力端子13hの出力電圧と負荷14の
端子15hの負荷電圧との差が大きい時はスイッチ44をオ
フとして高利得とし、出力電圧と負荷電圧との差が小さ
い時はスイッチ44をオンとして低利得とする。
増幅器26の出力端は抵抗器45を通じて出力端子13hに
接続され、抵抗器45と並列にスイッチ46,47をそれぞれ
通じて抵抗器48,49が接続され、定インピーダンスモー
ドで使用する場合の出力インピーダンスの切替えや、出
力端子13hでの定電流モード動作時の電流検出抵抗値の
切替えのためにスイッチ46,47がオン，オフされる。出
力端子13hはケーブル51を通じて負荷14の一端に接続さ
れ、負荷14の他端はケーブル52を通じて低圧側出力端子
13lに接続される。低圧側出力端子13lはスイッチ53を通
じて接地されると共にスイッチ54を通じて電流電圧変換
器55に接続される。抵抗器45の両端はそれぞれ高入力イ
ンピーダンスのバッファ56,57を通じて差動増幅器58に
接続され、その増幅器26側に接続されたバッファ56と差
動増幅器58との間にスイッチ59が挿入されている。負荷
14の両端の端子15h,15lはそれぞれ高入力インピーダン
スのバッファ61,62を通じて差動増幅器63に接続され
る。切替スイッチ64により差動増幅器58の出力側ａと、
電流電圧変換器55の出力側ｂと、差動増幅器63の出力側
ｃとを周波数変換器としてのサンプルホールド回路27に
切替え接続することができる。
接続され、抵抗器45と並列にスイッチ46,47をそれぞれ
通じて抵抗器48,49が接続され、定インピーダンスモー
ドで使用する場合の出力インピーダンスの切替えや、出
力端子13hでの定電流モード動作時の電流検出抵抗値の
切替えのためにスイッチ46,47がオン，オフされる。出
力端子13hはケーブル51を通じて負荷14の一端に接続さ
れ、負荷14の他端はケーブル52を通じて低圧側出力端子
13lに接続される。低圧側出力端子13lはスイッチ53を通
じて接地されると共にスイッチ54を通じて電流電圧変換
器55に接続される。抵抗器45の両端はそれぞれ高入力イ
ンピーダンスのバッファ56,57を通じて差動増幅器58に
接続され、その増幅器26側に接続されたバッファ56と差
動増幅器58との間にスイッチ59が挿入されている。負荷
14の両端の端子15h,15lはそれぞれ高入力インピーダン
スのバッファ61,62を通じて差動増幅器63に接続され
る。切替スイッチ64により差動増幅器58の出力側ａと、
電流電圧変換器55の出力側ｂと、差動増幅器63の出力側
ｃとを周波数変換器としてのサンプルホールド回路27に
切替え接続することができる。
基準発振器29の出力クロック信号が周波数分周器65で
分周比設定器66の設定値ｐ分の１に周波数分周され、そ
の分周出力はサンプルパルス発生器67で立上り微分され
てサンプルパルスが作られ、この一定パルス幅で周波数
fSH＝fO/pのサンプルパルスによりサンプルホールド回
路27でその入力信号がサンプルホールドされる。サンプ
ルホールド回路27の出力は出力検出回路19で絶対値がと
られた後、平均値が求められる。その平均値を求める回
路の時定数は、例えば出力検出回路19の入力信号の周波
数fSが10Hzで１秒、100Hzで0.1秒、1kHz以上で0.01秒程
度に、スイッチ68,69のオン，オフで設定される。出力
検出回路19の出力は比較回路21で基準源28の基準電圧VE
と比較される。比較回路21には発振が生じないようにオ
ープンループの位相補償を行うため抵抗器71,72、コン
デンサ73が接続されている。基準源28は出力レベル設定
器74で設定された値ＬがDA変換器75でアナログ電圧に変
換され、その出力が分圧されて基準電圧VEとして比較回
路21へ供給される。比較回路21の出力とDA変換器75の出
力とがスイッチ76で切替えられてDA変換器24の基準電圧
端子へ供給される。定インピーダンス出力モードで使用
する場合はスイッチ76はDA変換器75の出力側に接続さ
れ、定電圧又は定電流モードで使用される場合はスイッ
チ76は比較回路21の出力側に接続される。
分周比設定器66の設定値ｐ分の１に周波数分周され、そ
の分周出力はサンプルパルス発生器67で立上り微分され
てサンプルパルスが作られ、この一定パルス幅で周波数
fSH＝fO/pのサンプルパルスによりサンプルホールド回
路27でその入力信号がサンプルホールドされる。サンプ
ルホールド回路27の出力は出力検出回路19で絶対値がと
られた後、平均値が求められる。その平均値を求める回
路の時定数は、例えば出力検出回路19の入力信号の周波
数fSが10Hzで１秒、100Hzで0.1秒、1kHz以上で0.01秒程
度に、スイッチ68,69のオン，オフで設定される。出力
検出回路19の出力は比較回路21で基準源28の基準電圧VE
と比較される。比較回路21には発振が生じないようにオ
ープンループの位相補償を行うため抵抗器71,72、コン
デンサ73が接続されている。基準源28は出力レベル設定
器74で設定された値ＬがDA変換器75でアナログ電圧に変
換され、その出力が分圧されて基準電圧VEとして比較回
路21へ供給される。比較回路21の出力とDA変換器75の出
力とがスイッチ76で切替えられてDA変換器24の基準電圧
端子へ供給される。定インピーダンス出力モードで使用
する場合はスイッチ76はDA変換器75の出力側に接続さ
れ、定電圧又は定電流モードで使用される場合はスイッ
チ76は比較回路21の出力側に接続される。
出力端子13hを定電圧とする場合はスイッチ53をオ
ン、54をオフ、スイッチ59をオフとし、切替スイッチ64
をａ側とし、スイッチ76を比較回路21側とする。この時
出力端子13hの出力電圧が差動増幅器58より出力され、
この電圧が切替スイッチ64を通じてサンプルホールド回
路27へ供給され、出力検出回路19の出力が基準電圧VEと
等しくなるような電圧が出力端子13hに得られる。出力
端子13hの出力電流（負荷電流とケーブル51の漏れ電流
との和）を定電流とする場合は、上述においてスイッチ
59をオンとする。この時、抵抗器45の両端間電圧、つま
り出力端子13を流れる電流と対応した電圧が差動増幅器
58の出力に得られ、これがサンプルホールド回路27へ供
給されて、出力端子13hの出力電流が一定値に保持され
る。
ン、54をオフ、スイッチ59をオフとし、切替スイッチ64
をａ側とし、スイッチ76を比較回路21側とする。この時
出力端子13hの出力電圧が差動増幅器58より出力され、
この電圧が切替スイッチ64を通じてサンプルホールド回
路27へ供給され、出力検出回路19の出力が基準電圧VEと
等しくなるような電圧が出力端子13hに得られる。出力
端子13hの出力電流（負荷電流とケーブル51の漏れ電流
との和）を定電流とする場合は、上述においてスイッチ
59をオンとする。この時、抵抗器45の両端間電圧、つま
り出力端子13を流れる電流と対応した電圧が差動増幅器
58の出力に得られ、これがサンプルホールド回路27へ供
給されて、出力端子13hの出力電流が一定値に保持され
る。
負荷電流を定電流とする場合は、スイッチ53をオフと
し、スイッチ54をオンとし、切替スイッチ64をｂ側と
し、スイッチ76を比較回路21側とする。この時、電流電
圧変換器55の入力端は仮想接地となり、これに負荷14を
流れた電流が供給され、この負荷電流が電圧に変換され
てサンプルホールド回路27へ供給され、負荷電流が一定
値に保持される。電流電圧変換器55はスイッチ77,78で
変換利得を変更できる。負荷14の両端間電圧（ケーブル
に影響されない電圧）を一定値とする場合は、切替スイ
ッチ64をｃ側とし、スイッチ76を比較回路21側とする。
この時、差動増幅器63から負荷14の両端間電圧が得ら
れ、これがサンプルホールド回路27へ供給され、負荷14
の両端間電圧が一定値に保持される。
し、スイッチ54をオンとし、切替スイッチ64をｂ側と
し、スイッチ76を比較回路21側とする。この時、電流電
圧変換器55の入力端は仮想接地となり、これに負荷14を
流れた電流が供給され、この負荷電流が電圧に変換され
てサンプルホールド回路27へ供給され、負荷電流が一定
値に保持される。電流電圧変換器55はスイッチ77,78で
変換利得を変更できる。負荷14の両端間電圧（ケーブル
に影響されない電圧）を一定値とする場合は、切替スイ
ッチ64をｃ側とし、スイッチ76を比較回路21側とする。
この時、差動増幅器63から負荷14の両端間電圧が得ら
れ、これがサンプルホールド回路27へ供給され、負荷14
の両端間電圧が一定値に保持される。
切替スイッチ79により差動増幅器58の出力側ａと、電
流電圧変換器55の出力側ｂと、差動増幅器63の出力側ｃ
とをサンプルホールド回路81に切替え接続することがで
きるようにされ、サンプルホールド回路81でその入力が
サンプルパルス発生器67のサンプルパルスによりサンプ
ルホールドされて低周波数の信号に変換され、サンプル
ホールド回路81の出力は出力検出回路19と同一構成の出
力検出回路82へ供給され、出力検出回路82の出力はAD変
換器83でデジタル値に変換され、そのデジタル値は表示
器84へ供給される。各種スイッチの設定により、出力端
子13hの電圧又は電流、負荷電流、負荷電圧を表示器84
に表示させることができる。
流電圧変換器55の出力側ｂと、差動増幅器63の出力側ｃ
とをサンプルホールド回路81に切替え接続することがで
きるようにされ、サンプルホールド回路81でその入力が
サンプルパルス発生器67のサンプルパルスによりサンプ
ルホールドされて低周波数の信号に変換され、サンプル
ホールド回路81の出力は出力検出回路19と同一構成の出
力検出回路82へ供給され、出力検出回路82の出力はAD変
換器83でデジタル値に変換され、そのデジタル値は表示
器84へ供給される。各種スイッチの設定により、出力端
子13hの電圧又は電流、負荷電流、負荷電圧を表示器84
に表示させることができる。
次にサンプルホールド回路27,81における周波数変換
動作について説明する。負荷14へ供給する交流信号の周
波数fOSCは前述したように であり、ｋ、fOを固定として、ｍ、ｎ（共に整数）を調
整して目的の周波数とする。サンプリング周波数fSHはf
O/p（Hz）であり、fOを固定としてｐ（整数）を調整し
て目的のサンプリングを行う。fOSCに対しfSHの分解能
は非常に粗い。サンプルホールド回路27,81で周波数変
換されて出力される信号の周波数fSは次のようになる。
動作について説明する。負荷14へ供給する交流信号の周
波数fOSCは前述したように であり、ｋ、fOを固定として、ｍ、ｎ（共に整数）を調
整して目的の周波数とする。サンプリング周波数fSHはf
O/p（Hz）であり、fOを固定としてｐ（整数）を調整し
て目的のサンプリングを行う。fOSCに対しfSHの分解能
は非常に粗い。サンプルホールド回路27,81で周波数変
換されて出力される信号の周波数fSは次のようになる。
Ｎはゼロを含む整数である。
この結果、fSは０≦fS＜fSH/2に変換され、振幅は入
力と同一である。例えばfO＝102.4MHz、ｍ＝１、ｋ＝16
とし、ｐ＝1000（固定）でfSH＝102.4kHzとなり、設定
されるｎにより、fOSCは下記のようにfSに変換される。
力と同一である。例えばfO＝102.4MHz、ｍ＝１、ｋ＝16
とし、ｐ＝1000（固定）でfSH＝102.4kHzとなり、設定
されるｎにより、fOSCは下記のようにfSに変換される。
出力検出回路19の検出精度が良く、かつ応答速度が速
い動作周波数と変換周波数fSとがほぼ一致するように、
fOSCに応じてfSHを変化させた方がよい。
い動作周波数と変換周波数fSとがほぼ一致するように、
fOSCに応じてfSHを変化させた方がよい。
サンプルホールド回路27の振幅のダイナミックレンジ
が狭い場合は第３図に示すように、小振幅入力の場合は
増幅器79でAdB増幅してサンプルホールド回路27へ供給
し、サンプルホールド回路27の出力を減衰器81でAdB減
衰させて、出力検出回路19へ供給し、大振幅入力の場合
は減衰器82でBdB減衰してサンプルホールド回路27へ供
給し、サンプルホールド回路27の出力を増幅器83でBdB
増幅して出力検出回路19へ供給する。
が狭い場合は第３図に示すように、小振幅入力の場合は
増幅器79でAdB増幅してサンプルホールド回路27へ供給
し、サンプルホールド回路27の出力を減衰器81でAdB減
衰させて、出力検出回路19へ供給し、大振幅入力の場合
は減衰器82でBdB減衰してサンプルホールド回路27へ供
給し、サンプルホールド回路27の出力を増幅器83でBdB
増幅して出力検出回路19へ供給する。
上述では出力検出回路19で平均値を検出したが、入力
を自乗し、その出力を平均し、その出力を開平して実効
値を検出してもよい、あるいは絶対値回路へ通した後、
又は通すことなく、ピークホールド回路へ通して入力の
最大値を検出してもよい。
を自乗し、その出力を平均し、その出力を開平して実効
値を検出してもよい、あるいは絶対値回路へ通した後、
又は通すことなく、ピークホールド回路へ通して入力の
最大値を検出してもよい。
「発明の効果」 以上述べたようにこの発明によればデジタル直接周波
数シンセサイザを用い、デジタル正弦波信号をDA変換器
24でアナログ正弦波信号に変換しているため、歪が少な
く、DA変換器24が８ビットの場合は歪は−50dBC程度、1
3ビットの場合は−80dBC程度に過ぎない。またデジタル
直接周波数シンセサイザを用いているため、周波数のセ
トリング時間が短かく、１μ秒程度である。低い周波数
（100kHz以下）に変換した後、出力検出回路19へ供給し
ているため、広い周波数範囲（10Hz〜40MHz）で高い精
度（0.1％〜１％）が得られる。更にデジタル直接周波
数シンセサイザを用い、つまりフェイズアキュムレータ
33と正弦波メモリ36を用いているため、周波数分解能が
高い。
数シンセサイザを用い、デジタル正弦波信号をDA変換器
24でアナログ正弦波信号に変換しているため、歪が少な
く、DA変換器24が８ビットの場合は歪は−50dBC程度、1
3ビットの場合は−80dBC程度に過ぎない。またデジタル
直接周波数シンセサイザを用いているため、周波数のセ
トリング時間が短かく、１μ秒程度である。低い周波数
（100kHz以下）に変換した後、出力検出回路19へ供給し
ているため、広い周波数範囲（10Hz〜40MHz）で高い精
度（0.1％〜１％）が得られる。更にデジタル直接周波
数シンセサイザを用い、つまりフェイズアキュムレータ
33と正弦波メモリ36を用いているため、周波数分解能が
高い。
第１図はこの発明の実施例を示すブロック図、第２図は
その更に具体化した例を示すブロック図、第３図はダイ
ナミックレンジが狭いサンプルホールド回路で広いダイ
ナミックレンジの入力信号を周波数変換するための構成
例を示すブロック図、第４図及び第５図はそれぞれ従来
の交流信号発生装置を示すブロック図である。
その更に具体化した例を示すブロック図、第３図はダイ
ナミックレンジが狭いサンプルホールド回路で広いダイ
ナミックレンジの入力信号を周波数変換するための構成
例を示すブロック図、第４図及び第５図はそれぞれ従来
の交流信号発生装置を示すブロック図である。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭64−65992（ＪＰ，Ａ) 特開 昭64−74820（ＪＰ，Ａ) 特開 昭63−164602（ＪＰ，Ａ) 特開 昭63−241443（ＪＰ，Ａ) 特開 昭62−160823（ＪＰ，Ａ) 特開 昭62−108622（ＪＰ，Ａ) 実開 平３−61712（ＪＰ，Ｕ) 実開 平３−9520（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.6，ＤＢ名) H03B 28/00
Claims (2)
- 【請求項１】設定した周波数のデジタル正弦波信号を発
生し、そのデジタル正弦波信号をDA変換器でアナログ正
弦波信号に変換して出力するデジタル直接周波数シンセ
サイザと、 そのデジタル直接周波数シンセサイザの出力電圧又は出
力電流の平均値又は実効値或は最大値を検出する出力検
出回路と、 その出力検出回路の検出出力と基準値とを比較し、その
差に応じてこれがゼロになるように上記DA変換器の基準
電圧を負帰還制御する比較回路とを有する交流信号発生
装置。 - 【請求項２】上記出力検出回路の入力側に挿入され、そ
の入力信号をそれよりも低い周波数の信号に変換して出
力するサンプルホールド回路を有することを特徴とする
請求項１記載の交流信号発生装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1330479A JP2865752B2 (ja) | 1989-12-20 | 1989-12-20 | 交流信号発生装置 |
| US07/629,742 US5146224A (en) | 1989-12-20 | 1990-12-18 | Ac signal generating apparatus for voltage and current standard |
| EP19900124834 EP0437785A3 (en) | 1989-12-20 | 1990-12-19 | Ac signal generating apparatus |
| KR1019900021209A KR930009428B1 (ko) | 1989-12-20 | 1990-12-20 | 교류신호 발생장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1330479A JP2865752B2 (ja) | 1989-12-20 | 1989-12-20 | 交流信号発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03190405A JPH03190405A (ja) | 1991-08-20 |
| JP2865752B2 true JP2865752B2 (ja) | 1999-03-08 |
Family
ID=18233086
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1330479A Expired - Fee Related JP2865752B2 (ja) | 1989-12-20 | 1989-12-20 | 交流信号発生装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5146224A (ja) |
| EP (1) | EP0437785A3 (ja) |
| JP (1) | JP2865752B2 (ja) |
| KR (1) | KR930009428B1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5333067A (en) * | 1991-10-29 | 1994-07-26 | Olive Tree Technology, Inc. | Apparatus and method for velocity compensation of the scanning spot in non-linear scanning systems |
| KR0152093B1 (ko) * | 1992-10-15 | 1998-12-15 | 윤종용 | 업/다운 카운터를 이용한 정현파 발생장치 |
| JPH06249889A (ja) * | 1993-02-27 | 1994-09-09 | Yokogawa Hewlett Packard Ltd | 電圧電流測定ユニットおよび電圧電流測定方法 |
| JPH07212234A (ja) * | 1994-01-25 | 1995-08-11 | Hitachi Ltd | Ｄａ変換器およびそれを用いた周波数シンセサイザ |
| US7903011B2 (en) * | 2006-09-13 | 2011-03-08 | Honeywell International Inc. | Differential current-mode translator in a sigma-delta digital-to-analog converter |
| US7956782B2 (en) * | 2009-06-11 | 2011-06-07 | Honeywell International Inc. | Current-mode sigma-delta digital-to-analog converter |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3987280A (en) * | 1975-05-21 | 1976-10-19 | The United States Of America As Represented By The Secretary Of The Navy | Digital-to-bandpass converter |
| US4068178A (en) * | 1976-10-01 | 1978-01-10 | Telenetics, Inc. | Variable frequency waveform synthesizer |
| US4157538A (en) * | 1977-11-21 | 1979-06-05 | The Singer Company | Correction circuit for a digital to synchro/resolver converter |
| US4315219A (en) * | 1980-04-07 | 1982-02-09 | Canadian Patents & Development Limited | Amplitude controlled digital oscillator |
| JPS6044837A (ja) * | 1983-08-23 | 1985-03-11 | Victor Co Of Japan Ltd | 波形再生装置 |
| US4975699A (en) * | 1989-12-01 | 1990-12-04 | Hughes Aircraft Company | Error reduction method and apparatus for a direct digital synthesizer |
-
1989
- 1989-12-20 JP JP1330479A patent/JP2865752B2/ja not_active Expired - Fee Related
-
1990
- 1990-12-18 US US07/629,742 patent/US5146224A/en not_active Expired - Lifetime
- 1990-12-19 EP EP19900124834 patent/EP0437785A3/en not_active Ceased
- 1990-12-20 KR KR1019900021209A patent/KR930009428B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR910013667A (ko) | 1991-08-08 |
| US5146224A (en) | 1992-09-08 |
| JPH03190405A (ja) | 1991-08-20 |
| KR930009428B1 (ko) | 1993-10-04 |
| EP0437785A2 (en) | 1991-07-24 |
| EP0437785A3 (en) | 1991-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5597956A (en) | Capacitor type acceleration sensor | |
| JP2865752B2 (ja) | 交流信号発生装置 | |
| EP0517549A2 (en) | Method and apparatus for measuring RMS values | |
| US4570116A (en) | Instrument for measuring electrical resistance or reactance | |
| JPH0682134B2 (ja) | 測定電圧をデジタル値に変換する方法とその装置 | |
| US5959505A (en) | Crystal oscillator for measuring crystal impedance of a crystal unit | |
| JP4889849B2 (ja) | 正弦波発生回路 | |
| EP0159786B1 (en) | Improvements in the measurement of impedance ratios | |
| JP3161716B2 (ja) | 容量検出回路 | |
| JPH04204267A (ja) | 自動平衡装置 | |
| JPH0514150A (ja) | 可変遅延装置 | |
| JP2907149B2 (ja) | 位相同期発振回路 | |
| Horie et al. | Ultralow-frequency design of the Wien bridge oscillator using switched capacitors | |
| JP3148442B2 (ja) | 電力計 | |
| KR0163907B1 (ko) | 펄스폭이 조정 가능한 상승 에지 검출기 | |
| KR820000298Y1 (ko) | 펄스폭 변조형 저항편차 측정장치 | |
| JP3265807B2 (ja) | 容量型センサ | |
| JPS644377B2 (ja) | ||
| SU1211669A2 (ru) | Измерительный преобразователь с емкостным датчиком | |
| JPH01248703A (ja) | 掃引周波数信号発生器 | |
| KR790001827Y1 (ko) | 온도 측정 장치 | |
| JPH01319309A (ja) | 振幅変調回路 | |
| KR910009904B1 (ko) | 전자식 적산무효 전력계 | |
| JPH055501Y2 (ja) | ||
| JPS648494B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |