KR0163907B1

KR0163907B1 - 펄스폭이 조정 가능한 상승 에지 검출기

Info

Publication number: KR0163907B1
Application number: KR1019950023874A
Authority: KR
Inventors: 장동비
Original assignee: 김광호; 삼성전자주식회사
Priority date: 1995-08-02
Filing date: 1995-08-02
Publication date: 1999-03-20
Also published as: KR970013789A

Abstract

이 발명은 펄스폭이 조정가능한 상승 에지 검출기에 관한 것으로, 정현파 신호를 입력받아 디지탈 신호로 변환하기 위한 비교기와; 상기 비교기의 출력신호를 입력받아 상승 에지를 펄스폭을 일정하게 검출하며, 펄스폭도 조정할 수 있는 상승 에지 검출부를 구비하여 구성되어, 펄스폭을 일정하게 하기 위한 추가블럭이 필요하지 않으며, 펄스폭도 임의로 조정할 수가 있어서, 회로의 크기를 작게할 수 있는 것을 동작상의 특징으로 하는 펄스폭이 조정가능한 상승 에지 검출기에 관한 것이다.

Description

펄스폭이 조정 가능한 상승 에지 검출기

제1도는 종래의 상승에지 검출기의 구성 블럭도.

제2도는 종래의 상승 에지 검출기의 각부 출력 파형도.

제3도는 이 발명의 실시예에 따른 펄스폭이 조정가능한 상승 에지 검출기의 블럭 구성도.

제4도는 이 발명의 실시예에 따른 펄스폭이 조정가능한 상승 에지 검출기의 상세 회로도.

제5도는 이 발명의 실시예에 따른 펄스폭이 조정가능한 상승 에지 검출기의 각부 파형도.

* 도면의 주요부분에 대한 부호의 설명

31 : 비교기 32 : 상승 에지 검출기

33 : 미분기 34 : 단안정 발진기

35 : 펄스폭 조정기

이 발명은 펄스폭이 조정 가능한 상승 에지 검출기에 관한 것으로 더욱 상세하게 말하자면, 비디오나 오디오 등의 기기에 들어가는 데이타를 펄스로 입력하는 회로에서 입력신호의 주파수에 무관하게 펄스폭이 일정하게 출력되도록 하는 펄스폭이 조정가능한 상승 에지 검출기에 관한 것이다.

일반적으로 상승 에지 검출기(Risinhg Edge Detector)는 정현파의 아날로그 신호를 입력받아 주파수에 따라서 펄스를 출력하는 회로이다.

종래의 상승 에지 검출기는 입력신호의 주파수에 따라 출력 펄스폭이 변하게 되어, 이신호를 펄스폭이 일정한 클럭신호로 이용하려면 별도의 펄스폭 일정회로로 구성되어야 한다.

이하, 첨부된 도면을 참조로 하여 종래의 기술에 관하여 설명하기로 한다.

제1도는 종래의 상승 에지 검출기의 블럭 구성도이고,

제2도는 종래의 상승 에지 검출기의 각부 출력 파형도이다.

제1도에 도시되어 있듯이, 종래의 상승 에지 검출기의 구성은,

정현파 신호를 입력받아 디지탈 신호로 변환하기 위한 비교기(1)와;

상기 비교기(1)의 출력신호를 입력받아 상승 에지를 검출하기 위한 상승 에지 검출부(2)와;

상기 상승에지 검출부(2)에서 출력되는 신호의 펄스폭을 일정하게 하기 위한 펄스폭 일정회로(3)로 이루어진다.

상기 구성에 의한 종래의 상승 에지 검출기의 동작은 다음과 같다.

먼저 사용자에 의해 전원이 인가되면, 종래의 상승 에지 검출기의 동작이 시작된다.

동작이 시작되면, 제2도의 (a)와 같은 정현파 신호가 비교기(1)로 입력된다.

비교기(1)로 입력된 신호는 비교기(1)에서 디지탈신호로 변환되어 출력되며, 이때의 파형이 제2도의 (b)에 도시되어 있다.

다음, 상기 디지탈신호는 상승 에지 검출기(2)에서 상승 에지를 검출한 펄스 신호가 되어 출력된다. 이때의 파형이 제2도의 (c)에 도시되어 있다.

다음, 상기 상승 에지 검출기(2)에서 출력된 펄스 신호는 펄스폭 일정회로(3)로 입력되어 펄스폭이 일정하게 출력되며, 이때의 파형이 제2도(d)에 도시되어 있다.

그러나, 상기와 바와 같은 동작과정에서 알 수가 있듯이, 종래의 상승 에지 검출기는 입력신호의 주파수에 따라 출력 펄스폭이 변하게 되어, 이 신호를 펄스폭이 일정한 클럭신호로 이용하려면 펄스폭 일정 회로 블럭이 추가로 구성되어야 하기 때문에 회로의 크기가 커지는 단점이 있다.

그러므로 본 발명의 목적은 종래의 단점을 해결하고자 하는 것으로, 추가블럭이 필요하지 않으며, 펄스폭도 임의로 조정할 수가 있어서, 회로의 크기를 작게할 수 있는 펄스폭이 조정 가능한 상승 에지 검출기를 제공하고자 하는 것이다.

상기 목적을 달성하고자 하는 이 발명의 구성은,

정현파 신호를 입력받아 디지탈 신호로 변환하기 위한 비교기와;

상기 비교기의 출력신호를 입력받아 상승 에지를 펄스폭을 일정하게 검출하며, 펄스폭도 조정할 수 있는 상승 에지 검출부로 이루어진다.

상기한 상승 에지 검출부는 미분기와 단안정 발진기를 구비하는 것을 특징으로 한다.

상기 구성에 의하여 이 발명을 실시할 수 있는 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하면 다음과 같다.

제3도는 이 발명의 실시예에 따른 펄스폭이 조정 가능한 상승 에지 검출기의 블럭 구성도이고,

제4도는 이 발명의 실시예에 따른 펄스폭이 조정 가능한 상승 에지 검출기의 상세 회로도이고,

제5도는 이 발명의 실시예에 따른 펄스폭이 조정 가능한 상승 에지 검출기의 각부 파형도이다.

제3도 또는 제4도에 도시되어 있듯이 이 발명의 실시예에 따른 펄스폭이 조정 가능한 상승 에지 검출기의 구성은,

정형파 신호(Vin)를 입력받는 비교기(31)와;

상기 비교기(31)의 출력단에 연결되어 있는 제1저항(R1)과;

상기 제1저항(R1)에 연결되어 있는 제1커패시터(C1)와;

상기 제1커패시터(C1)에 역방향으로 연결되어 있는 제1다이오드(D1)와;

상기 제1다이오드(D1)의 입력단과 출력단에 병렬로 연결되어 있는 제2저항과;

기준전압(Vcc)에 에미터 단자가 연결되어 있고, 베이스 단자와 컬렉터 단자가 연결되어 있는 제1트랜지스터(Q1)와;

기준전압(Vcc)에 에미터 단자가 연결되어 있고, 베이스 단자가 상기 제1트랜지스터(Q1)의 베이스 단자에 연결되어 있는 제2트랜지스터(Q2)와; 상기 제1커패시터(C1)와, 제1다이오드(D1)와 제2저항(R2)이 연결되는 마디(b)에 베이스 단자가 연결되어 있고, 상기 제2트랜지스터(Q2)의 컬렉터단자에 컬렉터 단자가 연결되어 있는 제3트랜지스터(Q3)와;

기준전압(Vcc)에 에미터 단자가 연결되어 있고, 베이스 단자와 컬렉터 단자가 연결되어 있는 제6트랜지스터(Q6)와;

기준전압(Vcc)에 에미터 단자가 연결되어 있고, 베이스 단자가 상기 제6트랜지스터(Q6)의 베이스 단자에 연결되어 있는 제7트랜지스터(Q7)와;

상기 제2트랜지스터(Q2)의 컬렉터 단자에 상기 제3트랜지스터(Q3)와 병렬로 연결되어 있는 제2커패시터(C2)와;

상기 제2트랜지스터(Q2)의 컬렉터 단자와 제2커패시터(C2)가 연결되는 마디(c)에 베이스 단자가 연결되고, 상기 제6트랜지스터(Q6)의 컬렉터 단자에 컬렉터 단자가 연결되어 있는 제4트랜지스터(Q4)와;

상기 제7트랜지스터(Q7)의 컬렉터 단자에 컬렉터 단자가 연결되고, 상기 제4트랜지스터(Q4)의 에미터 단자에 에미터 단자가 연결되어 있는 제5트랜지스터(Q5)와;

상기 제4트랜지스터(Q4)의 에미터 단자와 상기 제5트랜지스터(Q5)의 에미터 단자가 연결되는 중간 지점에 컬렉터 단자가 연결되어 있는 제11트랜지스터(Q11)와;

기준전압(Vcc)에 제9저항(R9)을 통해 에미터 단자가 연결되며, 제7트랜지스터(Q7)의 컬렉터 단자에 베이스 단자가 연결되어 있는 제8트랜지스터(Q8)와;

기준전압(Vcc)에 제9저항(R9)을 통해 베이스 단자가 연결되며, 기준전압(Vcc)에 에미터 단자가 연결되어 있는 제9트랜지스터(Q9)와;

상기 제9트랜지스터(Q9)의 컬렉터 단자에 베이스 단자가 연결되어 있고, 기준전압(Vcc)에 컬렉터 단자가 연결되어 있는 제10트랜지스터(Q10)와;

상기 제9트랜지스터(Q9)의 컬렉터 단자에 컬렉터 단자가 연결되어 있는 제12트랜지스터(Q12)와;

상기 제10트랜지스터(Q10)의 에미터 단자에 컬렉터 단자가 연결되어 있는 제13트랜지스터(Q13)로 이루어진다.

상기 구성에 의한 이 발명의 실시예에 따른 펄스폭이 조정 가능한 상승 에지 검출기의 작용은 다음과 같다.

먼저 사용자에 의해 전원이 인가되면 이 발명의 실시예에 따른 펄스폭이 조정 가능한 상승 에지 검출기의 동작이 시작된다.

동작이 시작되면, 제5도의 (a)에 도시되어 있는 것과 같은 파형을 가진 정현파(Vin)가 비교기(31)로 입력된다.

비교기(31)로 입력된 정현파(Vin)는 제5도의 (b)에 도시된 바와 같은 파형의 디지탈 신호(Va)로 변환된다.

상기 디지탈 신호(Va)는 제1저항(R1), 제2저항(R2), 제1커패시터(C1), 제1다이오드(D1)로 이루어진 미분기(33)에 의해 디지탈 신호(Va)의 에지 부분에서 제5도의 (c)에 도시되어 있는 것과 같은 파형의 피킹(Peaking)신호를 발생시킨다.

상기 과정을 수식으로 좀 더 상세히 설명하면 다음과 같다.

디지탈 신호(Va)를 동일 주파수내에서 크기가 E이고, 주기가 T인 펄스신호라하면, 이를 라플라스변환을 시킨 신호 Va(s)는 다음식으로 표현된다.

따라서, 미분기(31)를 통과한 파킹신호 Vb(s)는 다음과 같다.

상기 피킹신호 Vb(s)를 라플라스 역변환한 신호 Vb(t)는 다음과 같다.

따라서, 입력펄스신호(Va)가 미분기(33)를 통과하면, 제5도의 (c)에 도시된 바와 같이, 펄스신호의 에지 부분에서 양극성의 피킹신호(Vb)가 나타난다.

상기한 피킹신호(Vb)는 제3 트랜지스터(Q3)를 거쳐 에미터 커플드(Emitter Coupled) 차동입력으로 구성된 연산증폭기(Q4, Q5)와 제2커패시터(C2), 제3트랜지스터(Q3)의 입력으로 인가된다.

그러면, 피킹신호(Vb)가 양의 값일때, 출력(Voult1)에는 펄스신호가 나타난다.

이때의 파형을 제5도의 (e)에 도시하였다.

입력신호(Va)가 없을때, 제3트랜지스터(Q3)의 베이스 단자는 로우상태이고, 제3트랜지스터(Q3)는 오프이다.

따라서, 펄스폭 조정기(35)의 출력전류 Is는 제2커패시터(C2)에 충전되어 제4트랜지스터(Q4)의 베이스 단자전압(Vc)은 하이상태(Vcc)가 된다.

이때, 제5트랜지스터(Q5)의 베이스 단자전압 일정전압(Vcon1=Vcc-2Vt)으로 고정시킬때 제4트랜지스터(Q4)는 온, 제5트랜지스터(Q5)는 오프가 되어, 출력(Vout)은 로우상태가 된다.

한편, 입력에 신호가 인가되었을때 제3트랜지스터(Q3)의 베이스 단자의 입력상기한 바와 같이 피킹신호가 나타난다.

입력신호가 상승시 제3트랜지스터(Q3)의 베이스 입력신호(Vb)는 양의 피킹(Positive Peaking)이 생겨 제3트랜지스터(Q3)를 포화상태로 만든다.

그러면, 제5도의 (d)에 도시된 바와 같이, 제2커패시터(C2)의 전압(Vc1)을 로우로 만든다.

따라서, 에미터 커플드 차동 증폭기(Q4, Q5)의 다른쪽 입력이 Vcon1으로 일정하므로, 제4트랜지스터(Q4)는 오프이고, 제5트랜지스터(Q5)는 온이 되어 출력(Vout)은 하이상태가 된다.

미분기(33)의 출력전압(Vb)의 피킹전압이 서서히 감소되어 제3트랜지스터(Q3)를 오프시키면, 펄스폭 조정기(35)의 출력전류(Is)는 제2커패시터(C2)에 충전된다.

이를 제2도의 (d)에 도시하였다.

상기 충전전압(Vc1)이 조정전압(Vcon1)에 비해 2Vt이상이 되면, 제4트랜지스터(Q4)는 온이 되고, 제5트랜지스터(Q5)는 오프가 되어, 출력(Vout)이 제5도의 (e)와 같이, 하이상태에서 로우상태로 반전된다.

따라서, 출력(Vout)이 반전되는 즉, 제2커패시터(C2)에 펄스폭 조정기(35)의 출력전류(Is)가 충전되는 시간(Tr1)이 출력(Vout)의 폭이 된다.

이를 식으로 표현하면 다음과 같다.

에서

상기식에서 알 수가 있듯이, 출력 펄스폭(Tr)은 펄스폭 조정기(35)의 출력전류(Is)와 차동증폭기의 입력전압(Vcon)에 의해 조정된다.

제5도의 (e)∼(g)는 조정전압(Vcon)을 가변(Vcon1∼Vcon3)할 때 출력(Vcon1∼Vcon3)의 펄스폭이 변화(Tr1∼Tr3)함을 나타낸 것이고, 제5도의(i)∼(k)는 펄스폭 조정기(35)의 출력전류(Is)를 가변하였을 때의 출력(Vout4∼Vout6)의 펄스폭이 변화 (Tr4∼Tr6)함을 나타낸 것이다.

또한, 입력신호가 하강할(Falling)때 미분기(33)의 출력전압(Vb)은 음의피킹(Negative Peakinking)이 생겨 제3트랜지스터(Q3)를 오프시키고, 제5도의 (d)에서와 같이 제2커패시터(C2)의 전압은 충전전압(Vc)으로 하이상태가 유지된다.

따라서, 입력신호가 없을 때와 같이 동작하므로, 출력(Vout)은 로우상태가 된다.

이상에서와 같이 이 발명의 실시예에서, 펄스폭을 일정하게 하기 위해서 추가블럭이 필요하지 않으며, 펄스폭도 임의로 조정할 수가 있어서, 회로의 크기를 작게할 수 있는 잇점을 가진 펄스폭이 조정 가능한 상승 에지 검출기를 제공할 수 있다.

Claims

정현파 신호를 입력받아 기준전압과 비교하여 디지털 신호로 출력하는 비교기와; 상기 비교기의 출력을 미분하여 양극성의 파킹신호를 출력하는 미분기와; 가변저항 값에 따라 전류를 가변하여 출력하는 펄스폭 조정기와; 상기 펄스폭 조정기의 전류를 상기 미분기의 출력에 따라 스위칭하여 차동 증폭기의 한측으로 입력받고, 타측으로는 외부의 제어전압을 입력받아 상기 피킹신호의 양의 값에서 펄스신호를 출력하는 단안정 발진기를 포함하여, 상기 펄스 신호의 펄스폭은 상기 펄스 폭 조정기의 출력전류에 반비례하는 것을 특징으로 하는 상승 에지 검출기.
제1항에서, 상기한 미분기는, 상기 비교기의 출력단에 직렬로 연결되어 있는 제1저항과; 상기 제1저항에 직렬로 연결되어 있는 제1커패시터와; 상기 일측단이 제1커패시터에 역방향으로 연결되고 타측단이 접지된 제1다이오드와; 상기 제1다이오드의 입력단과 출력단에 병렬로 연결된 제2저항을 구비하는 것을 특징으로 하는 상승 에지 검출기.
제2항에 있어서 상기한 펄스폭 조정기는, 일정전원에 에미터가 연결되고, 베이스가 컬렉터가 연결되어 있고, 컬렉터가 상기 가변저항을 통해 접지된 제1트랜지스터와; 상기 일정전원에 에미터가 연결되고, 베이스가 상기 제1트랜지스터의 베이스에 연결된 제2트랜지스터와; 상기 제1커패시터, 제1다이오드 및 제2저항에 연결되는 마디에 베이스가 연결되고, 상기 제2트랜지스터의 컬렉터에 컬렉터가 연결되는 제3트랜지스터를 구비하는 것을 특징으로 하는 상승 에지 검출기.
제3항에서, 상기한 단안정 발진기는, 상기 일정전원에 에미터가 연결되고, 베이스와 컬렉터가 연결된 제6트랜지스터와; 상기 일정전원에 에미터가 연결되고, 베이스가 상기 제6트랜지스터의 베이스에 연결되는 제7트랜지스터와; 상기 제2트랜지스터의 컬렉터에 상기 제3트랜지스터와 병렬로 연결되는 제2커패시터와; 상기 제2트랜지스터의 컬렉터와 제2커패시터가 연결되는 마디에 베이스가 연결되고, 상기 제6트랜지스터의 컬렉터에 컬렉터가 연결되는 제4트랜지스터와; 상기 제7트랜지스터의 컬렉터에 컬렉터가 연결되고, 상기 제4트랜지스터의 에미터에 에미터가 연결되는 제5트랜지스터와; 상기 제4트랜지스터의 에미터와 상기 제5트랜지스터의 에미터의 연결점에 컬렉터가 연결되는 제11트랜지스터와; 상기 일정전원에 에미터가 연결되며, 제7트랜지스터의 컬렉터에 베이스가 연결되는 제8트랜지스터와; 상기 일정전원에 베이스 및 에미터가 연결되는 제9트랜지스터와; 상기 제9트랜지스터의 켈렉터에 베이스가 연결되고, 상기 일정전원에 켈렉터가 연결되는 제10트랜지스터와; 상기 제9트랜지스터의 컬렉터에 컬렉터가 연결되는 제12트랜지스터와; 상기 제10트랜지스터의 에미터에 컬렉터가 연결되는 제13트랜지스터를 구비하는 것을 특징으로 하는 상승 에지 검출기.