KR910009045Y1 - 신호 및 잡음 검출회로 - Google Patents

신호 및 잡음 검출회로 Download PDF

Info

Publication number
KR910009045Y1
KR910009045Y1 KR2019890000061U KR890000061U KR910009045Y1 KR 910009045 Y1 KR910009045 Y1 KR 910009045Y1 KR 2019890000061 U KR2019890000061 U KR 2019890000061U KR 890000061 U KR890000061 U KR 890000061U KR 910009045 Y1 KR910009045 Y1 KR 910009045Y1
Authority
KR
South Korea
Prior art keywords
signal
output
state
vlow
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
KR2019890000061U
Other languages
English (en)
Other versions
KR900015084U (ko
Inventor
서정석
Original Assignee
삼성전자 주식회사
안시환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 안시환 filed Critical 삼성전자 주식회사
Priority to KR2019890000061U priority Critical patent/KR910009045Y1/ko
Publication of KR900015084U publication Critical patent/KR900015084U/ko
Application granted granted Critical
Publication of KR910009045Y1 publication Critical patent/KR910009045Y1/ko
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/21—Circuitry for suppressing or minimising disturbance, e.g. moiré or halo
    • H04N5/213—Circuitry for suppressing or minimising impulsive noise

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

내용 없음.

Description

신호 및 잡음 검출회로
제1도는 본 고안의 시스템 블럭도.
제2도는 본 고안의 동작 파형도.
* 도면의 주요부분에 대한 부호의 설명
OP1, OP2 : 비교기 G1, G2 : 노아게이트
R1-R5 : 저항 C1-C3 : 콘덴서
MMV1, MMV2, MMV3 : 단안정 멀티바이브레이터
본 고안은 퍼스날 컴퓨터 혹은 모니터에 있어서 신호 및 잡음 검출회로에 관한 것으로, 특히 단안정 멀티바이브레이터(Monostable multivibrator)를 이용하여 소정 범위내의 신호 및 잡음을 검출하는 신호 및 잡음 검출회로에 관한 것이다.
퍼스날 컴퓨터가 모니터에서 일정하게 정해진 크기 사이의 신호나 잡음을 감지할 경우 종래에는 주로 필터가 사용되었으므로 정확한 감지가 이루어지지 않았던 문제점이 있었다.
따라서 본 고안의 목적은 단안정 멀티바이브레이터 및 쌍안정 래치회로를 이용하여 소정 크기 이상의 신호나 잡음을 감지하여 출력하는 신호 및 잡음 검출회로를 제공함에 있다.
이하 본 고안을 첨부된 도면을 참조하여 설명한다.
제1도는 본 고안의 회로도로서, 입력신호를 각각 제1 및 제2 기준전압(Vhigh, Vlow)과 비교하여 상기 입력신호가 상기 제1 및 제2기준전압(Vhigh, Vlow)보다 클 경우 소정의 펄스를 출력하는 제1 및 제2비교기(OP1, OP2)와, 상기 제1 및 제2비교기(OP1, OP2)로 부터 각각 입력한 신호의 상승에지(Rising edge)에서 소정저항과 콘덴서의 시정수(R1과 C1 혹은 R2과 C2)를 갖는 펄스를 발생시키는 제1 및 제2단안정 멀티바이브레이터(MMV1, MMV2)와, 상기 제1 및 제2단안정 멀티바이브레이터(MMV1, MMV2)로 부터 제3 및 제4출력신호(S3, S4)를 입력하여 소정상태의 제어신호(Q)를 출력하는 쌍안정 래치회로(100)와, 상기 제어신호(Q)의 상태에 따라 상기 제2비교기(OP2)로 부터 제2출력신호(S2)를 입력하여 원하는 기준입력(Vhigh, Vlow) 사이의 크기를 갖는 신호 발생 시점에서 소정 저항과 콘덴서(R5, C3)의 시정수를 갖는 검출펄스(S5)를 출력하는 제3단안정 멀티바이브레이터(MMV3)로 구성된다.
제2도는 본 고안의 동작 파형도로서, 제2a도는 제1 및 제2비교기(OP1, OP2) 입력신호 파형이고, 제2b도는 제2비교기(OP2) 출력신호 파형이며, 제2c도는 제1비교기(OP1) 출력신호 파형이고, 제2d도는 제2단안정 멀티바이브레이터(MMV2) 출력 신호 파형이며, 제2e도는 제1단안정 멀티바이브레이터(MMV1) 출력신호 파형이며, 제2f도는 제1노아게이트(G1) 출력신호 파형이며, 제2g도는 제3단안정 멀티바이브레이터(MMV3) 출력 신호 파형이다.
상술한 구성에 의거 본 고안의 일실시예를 상세히 설명한다.
제2도의 제2a도와 같은 파형을 갖는 신호가 제1도의 제1 및 제2 비교기(OP1, OP2)로 입력되면, 상기 제1비교기(OP1)는 상기 입력 신호를 제1기준전압(Vhigh)과 비교하여 상기 제1기준전압(Vhigh)보다 큰 신호가 입력될때만 제2c도와 같은 펄스를 출력한다. 동시에 상기 제2비교기(OP2)도 상기 입력 신호를 제2기준전압(Vlow)과 비교한 결과 상기 제2기준전압(Vlow)보다 큰 신호가 입력될때만 제2b도와 같은 펄스를 출력한다. 이때 상기 두 비교기(OP1, OP2)의 출력 폭은 입력신호가 상기 제1 및 제2기준전압(Vhigh, Vlow) 보다 큰 상태를 지속하는 만큼의 크기에 비례한다. 한편 인에이볼된 상태에서 상기 두 비교기(OP1, OP2)로 부터 각각 풀력되는 제1 및 제2출력신호(S1. S2)를 각각 입력한 제1 및 제2단안정 멀티바이브레이터(MMV1, MMV2)는 상기 두 출력신호(S1, S2)의 상승에지에서 출력 펄스를 발생하게 되는데, 상기 제1단안정 멀티바이브레이터(MMV1)는 저항(R1)과 콘덴서(C1)의 시정수를 갖는 제3출력신호(S3)를 (2e)와 같이 발생하고, 상기 제2단안정 멀티바이브레이터(MMV2)는 저항(R2)과 콘덴서(C2)의 시정수를 갖는 제4출력신호(S4)를 제2d도와 같이 발생한다.
상기 두 출력신호(S3, S4)는 쌍안정 래치회로(100)의 제1 및 제2 노아게이트(G1, G2)로 입력된다. 상기 쌍안정 래치회로(100)로 부터 발생되는 제어신호(Q)는 상기 제1노아게이트(Gl)의 출력신호로써 (2f)에 도시한 바와 같은 상태를 갖는다. 이때 상기 제어신호(Q)는 제3단안정 멀티바이브레이터(MMV3)를 디스에이블시키는 신호로써, 상기 제3 및 제4출력신호(S4)중 하나가 "로우" 상태일시 "하이" 상태를 그대로 유지한다.
즉, 상기 제2노아게이트(G2)로 입력되는 상기 제2단안정 멀티바이브레이터(MMV2)의 제4출력신호(S4)가 "로우" 상태에서 "하이" 상태로 바뀌면 상기 제어신호(Q)는 "하이" 상태가 된다. 이때 상기 제2단안정 멀티바이브레이터(MMV2)로 부터의 제4출력신호(S4)는 저항(R2)과 콘덴서(C2)에 의한 시정수의 지속 시간을 가진후 "로우" 상태가 된다.
이와 같이 상기 제4출력신호(S4)가 로우 상태로 되면 상기 제어신호(Q)는 하이 상태를 그대로 유지한다.
또한 상기 제1단안정 멀티바이브레이터(MMV1)로 부터의 제3출력신호(S3)가 "로우" 상태에서 "하이" 상태로 바뀌면, 상기 제2노아게이트(G2)의 출력은 "로우" 상태로 되고 상기 제어신호(Q)도 "로우"상태가 된다.
이후 상기 제1단안정 멀티바이브레이터(MMV1)로 부터의 제3출력(S3) 신호가 저항(R1)과 콘덴서(C1)에 의한 시정수(R1, C1) 만큼의 시간지연후 다시 "로우" 상태가 된다.
그러므로 상기 제2단안정 멀티바이브레이터(MMV2)로 부터의 제4출력신호(S4)가 "로우" 상태이고, 상기 제1노아게이트(G1)로 부터 출력되는 제어신호(Q)가 "로우" 상태 이므로 상기 제2노아게이트(G2) 출력은 "하이" 상태가 된다.
따라서 상기 제1노아게이트(G1)로 부터 출력되는 제어신호(Q)는 "로우"상태가 지속된다. 그후 다시 상기 제4출력신호(S4)가 "하이" 상태로 되면 상기 제2노아게이트(G2) 출력은 "로우" 상태가 되고 상기 제어신호(Q)는 다시 "하이"상태가 되어 상기 제3출력신호(S3)가 하이상태로 될때까지 하이상태를 그대로 유지하게 되며, 상기한 동작은 다음 파형에도 계속된다.
한편 상기 제어신호(Q)와 제2비교기(OP2)로 부터의 제2출력신호(S2)를 입력하는 제3단안정 멀티바이브레이터(MMV3)는 한 입력단자(A3)가 그라운드(GND)에 연결되어 있으므로 상기 쌍안경 래치회로(100) 출력인상기 제1노아게이트(G1)로 부터의 제어신호(Q)가 "하이" 상태일시 상기 제2비교기(OP2)로 부터 발생되는 제2출력신호(S2)의 하강에지에서 (2g)와 같이 저항(R5) 및 콘덴서(C3)의 시정수를 갖는 제5출력신호(S5)를 발생한다.
상기와 같은 본 고안은 개인용 컴퓨터나 모니터에서 어떤 크기 사이의 잡음이나 신호를 찾아내는 회로에 이용될 수 있다.
상술한 바와같이 본 고안은 어떤 기준입력(Vhigh, Vlow) 사이의 크기를 갖는 신호를 검출하여 그 위치에 임펄스(impulse)를 발생시킴으로써 특정의 신호나 잡음발생 위치를 용이하게 찾아낼 수 있는 잇점이 있다.

Claims (1)

  1. 입력신호를 각각 제1 및 제2 기준전압(Vhigh, Vlow)과 비교하여 상기 입력신호가 상기 제1 및 제2기준전압(Vhigh, Vlow)보다 클 경우 소정의 펄스를 출력하는 제1및 제2비교기(OP1, OP2)와, 상기 제1 및 제2비교기(OP1, OP2)로 부터 각각 입력한 신호의 상승에지에서 소정 저항과 콘덴서의 시정수(R1과 C1 혹은 R2과 C2)를 갖는 펄스를 발생시키는 제1 및 제2단안정 멀티바이브레이터(MMV1, MMV2)와, 상기 제1 및 제2단안정 멀티바이브레이터(MMV1, MMV2)로 부터 제3 및 제4출력신호(S3, S4)를 입력하여 소정상태의 제어신호(Q)를 출력하는 쌍안정 래치회로(100)와, 상기 제어신호(Q)의 상태에 따라 상기 제2비교기(OP2)로 부터 제2출력신호(S2)를 입력하여 원하는 기준입력(Vhigh, Vlow) 사이의 크기를 갖는 신호 발생 시점에서 소정저항과 콘덴서(R5, C3)의 시정수를 갖는 검출펄스(S5)를 출력하는 제3단안정 멀티바이브레이터(MMV3)로 구성되어 특정 범위내의 신호 혹은 잡음을 검출함을 특징으로 하는 신호 및 잡음 검출회로.
KR2019890000061U 1989-01-06 1989-01-06 신호 및 잡음 검출회로 Expired KR910009045Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019890000061U KR910009045Y1 (ko) 1989-01-06 1989-01-06 신호 및 잡음 검출회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019890000061U KR910009045Y1 (ko) 1989-01-06 1989-01-06 신호 및 잡음 검출회로

Publications (2)

Publication Number Publication Date
KR900015084U KR900015084U (ko) 1990-08-02
KR910009045Y1 true KR910009045Y1 (ko) 1991-11-21

Family

ID=19283023

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019890000061U Expired KR910009045Y1 (ko) 1989-01-06 1989-01-06 신호 및 잡음 검출회로

Country Status (1)

Country Link
KR (1) KR910009045Y1 (ko)

Also Published As

Publication number Publication date
KR900015084U (ko) 1990-08-02

Similar Documents

Publication Publication Date Title
US4407588A (en) Electronic oscillation counting timer
US4859872A (en) Synchronizing signal processing circuit
JPH0659024B2 (ja) 時定数回路
US4370628A (en) Relaxation oscillator including constant current source and latch circuit
KR910009045Y1 (ko) 신호 및 잡음 검출회로
US3187267A (en) Amplifier including reference level drift compensation feedback means
US4211971A (en) Ratio meter for capacitive-type displacement converter
US6552622B1 (en) Oscillator having reduced sensitivity to supply voltage changes
US5469086A (en) Floating detection circuit
US4631429A (en) High voltage compressing input buffer
KR20000023072A (ko) 펄스 발생 장치
US3539920A (en) Circuit for determining which of two repetitive pulse signals has the highest frequency
US4305008A (en) Rectifiers
JPH10190463A (ja) 信号処理装置
US4430618A (en) Input buffer circuit
KR880000811Y1 (ko) 동기 신호 극성 자동 처리 장치
JPS6240819A (ja) しきい値電圧検出回路
KR0163907B1 (ko) 펄스폭이 조정 가능한 상승 에지 검출기
JPS6072314A (ja) コンパレ−タ回路
KR100446276B1 (ko) 펄스 신호 발생기
SU1385279A1 (ru) Устройство дл временной фиксации амплитудных изменений сигнала
KR900005228B1 (ko) 슈미트트리거회로
SU1190497A2 (ru) Устройство дл формировани сигнала пр моугольной формы
SU563709A1 (ru) Одновибратор
SU1647874A1 (ru) Устройство дл сравнени напр жений

Legal Events

Date Code Title Description
A201 Request for examination
UA0108 Application for utility model registration

Comment text: Application for Utility Model Registration

Patent event code: UA01011R08D

Patent event date: 19890106

UA0201 Request for examination

Patent event date: 19890106

Patent event code: UA02012R01D

Comment text: Request for Examination of Application

UG1501 Laying open of application
E902 Notification of reason for refusal
UE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event code: UE09021S01D

Patent event date: 19910828

UG1604 Publication of application

Patent event code: UG16041S01I

Comment text: Decision on Publication of Application

Patent event date: 19911021

E701 Decision to grant or registration of patent right
UE0701 Decision of registration

Patent event date: 19920212

Comment text: Decision to Grant Registration

Patent event code: UE07011S01D

REGI Registration of establishment
UR0701 Registration of establishment

Patent event date: 19920226

Patent event code: UR07011E01D

Comment text: Registration of Establishment

UR1002 Payment of registration fee

Start annual number: 1

End annual number: 3

Payment date: 19920226

UR1001 Payment of annual fee

Payment date: 19941102

Start annual number: 4

End annual number: 4

UR1001 Payment of annual fee

Payment date: 19951026

Start annual number: 5

End annual number: 5

UR1001 Payment of annual fee

Payment date: 19961029

Start annual number: 6

End annual number: 6

UR1001 Payment of annual fee

Payment date: 19971028

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 19981029

Year of fee payment: 8

UR1001 Payment of annual fee

Payment date: 19981029

Start annual number: 8

End annual number: 8

LAPS Lapse due to unpaid annual fee
UC1903 Unpaid annual fee