KR880000811Y1 - 동기 신호 극성 자동 처리 장치 - Google Patents

동기 신호 극성 자동 처리 장치 Download PDF

Info

Publication number
KR880000811Y1
KR880000811Y1 KR2019850007963U KR850007963U KR880000811Y1 KR 880000811 Y1 KR880000811 Y1 KR 880000811Y1 KR 2019850007963 U KR2019850007963 U KR 2019850007963U KR 850007963 U KR850007963 U KR 850007963U KR 880000811 Y1 KR880000811 Y1 KR 880000811Y1
Authority
KR
South Korea
Prior art keywords
synchronization signal
signal polarity
polarity
automatic processing
circuit
Prior art date
Application number
KR2019850007963U
Other languages
English (en)
Other versions
KR870001339U (ko
Inventor
명현성
Original Assignee
주식회사 금성사
허신구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 금성사, 허신구 filed Critical 주식회사 금성사
Priority to KR2019850007963U priority Critical patent/KR880000811Y1/ko
Publication of KR870001339U publication Critical patent/KR870001339U/ko
Application granted granted Critical
Publication of KR880000811Y1 publication Critical patent/KR880000811Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Synchronizing For Television (AREA)

Abstract

내용 없음.

Description

동기 신호 극성 자동 처리 장치
제1도는 종래의 수동식 동기 신호 극성 처리 장치의 회로도.
제2도는 본 고안에 따른 동기 신호 극성 자동 처리 장치의 회로도.
제3도는 동기 신호의 극성 판별 회로의 특성을 나타내는 그래프.
제4도는 본 고안의 동작을 설명하는 타이밍 챠트로서, 제4(a)도는 정극성 동기 신호 입력시를 나타내고, 제4(b)도는 부극성 동기 신호 입력시를 나타낸다.
* 도면의 주요부분에 대한 부호의 설명
1 : 동기 신호 극성 판별 회로 EX-OR : EX-OR 케이트
Q1-Q6: 트랜지스터
본 고안은 영상 출력장치에 사용되는 동기 신호의 자동 극성 처리 장치에 관한 것이다.
종래에 TTL전압 레벨의 분리형 동기 신호가 컴퓨터 기기용 영상 출력 장치에 유효하게 이용되고 있다.
이러한 분리형 동기 신호는 그 극성이 정극성 또는 부극성을 임의로 사용하기 때문에 영상 출력 장치의 호환성에 장애가 되고 있다.
종래에는 정극성 및 부극성의 동기 신호에 호환성을 갖기 위해 도면중 제1도의 방식이 주로 사용되었다. 즉, 정극성의 동기 신에 대해서는 NOT 게이트 NI 양단에 걸쳐있는 점퍼선(J)을 제거하고, 입력단자(가)에 입력된 정극성 동기 신호를 직렬 접속된 2개의 NOT 게이트 N1,N2를 통해 출력단자(라)에 정극성의 동기 신호가 그대로 나타나게 하고, 부극성의 동기 신호에 대해서는 점퍼선 J를 삽입하여 입력단자(가)에 입력된 부극성 동기 신호를 점퍼선 J를 거쳐 NOT 게이트 N2에 의해 극성을 반전시켜 출력단자(라)에 정극성의 동기 신호로 나타나도록 함으로써 정극성 및 부극성의 동기 신호에 대해 정극성으로 통일된 동기 신호를 얻을 수 있다.
그러나, 종래의 이러한 수동식 극성 처리 장치는 공장에서 제조시나 써어비스 센터에서 둘 중 하나로 고정되어 사용자에게 전달되므로 사용자가 일일이 전환시켜 사용하여야 하는 관계로 실제 장치의 호환성을 살리기 어려운 점이 있다.
따라서, 본 고안의 목적은 동기 신호의 극성을 검출 판단하여 이를 적절히 제어함으로써 정극성 및 부극성의 동기 신호에 대해 자동적으로 대응 가능한 동기 신호 극성자동 처리 장치를 제공하는데 있다.
본 고안의 회로에 따르면, 동기 신호가 배타적 OR 케이트(Ex-OR)의 한 입력단에 직접 인가되고 동시에 동기 신호 극성 판별 회로를 거쳐서 Ex-OR 게이트의 다른 한 입력단에 접속시켜 이 Ex-OR 게이트의 출력에서 동기 신호의 극성을 정극성으로 통일시키고 있다.
본 고안의 특징 및 장점들은 첨부된 도면을 참고로한 이하의 설명으로 부터 보다 명백해질 것이다.
제2도는 본 고안에 따른 동기 신호 극성 자동 처리 장치의 회로도로서, 동기 신호 극성 판별회로(1)는 저항 R1및 C로 구성된 평활회로와, 트랜지스터 Q1,Q2및 저항 R2,R3,R4에 의한 비교 증폭기와, 트랜지스터 Q3,Q5와 저항 R5,R6,R7,R8으로 구성된 히스테리시스 레벨장치와, 트랜지스터 Q4및 Q6와 저항 R9,R10으로 구성된 출력 제어부로 구성되어 있다.
상기와 같은 동기 신호 극성 판별 회로(1)의 입력단은 배타적 OR(Ex-OR)게이트의 한 입력단자에 공통 연결되고, 그 출력단은 상기 Ex-OR 게이트의 다른 입력단에 연결된다.
즉, 제2도중 단자(가)를 동기 신호 입력 단자로 사용하고, 단자(다)를 동기 신호 극성 제어 단자로 사용한다면, Ex-OR 게이트의 진리치에 따라(다) 입력단자의 논리값이 "0"일때는 (가)입력단자와 동일한 논리값이 출력단자 (라)에 나타나게 되고, (다)입력단자의 논리값이 "1"일때는 (가)입력단자의 논리값이 반전되어 출력단자(라)에 나타나게 된다.
이상의 설명으로 부터, (가)입력단자에 정극성 동기 신호가 입력되면 (다)입력단자는 논리값 "0"(oV)으로 하고, (가)입력단자에 부극성 동기 신호가 입력되면 (다)입력단자의 논리값을 "1"(Vcc)로 하면 출력단자 (라)에는 항상 정극성의 통일된 동기 신호가 나타날 수 있음을 알 수 있다.
여기서, 제4도를 참조하여 본 고안의 동작을 설명하며, 제4(a)도는 정극성 동기 신호 입력시의 동작 파형들이며 제4(b)도는 부극성 동기 신호 입력시의 파형들이다.
제4(a)도와 제4(b)도에서 (ㄱ)의 파형은 (가)점의 동기 신호 입력 파형이고, (ㄴ)은 저항 R1및 캐패시터 C에 의해 평활된 (나)점의 전압 파형이며, (ㄷ)은 동기 신호 극성 판별회로(1)의 출력 단자인 (다)점의 파형이고, (ㄹ)은 Ex-OR 게이트의 출력 단자(라)점의 전압 파형이다.
파형 (ㄱ)에서 동기 신호 입력의 동기 펄스폭은 한주기에 비해 매우 작으므로 이를 R1과 C로 평활하면, 파형(ㄴ)과 같이 정극성의 동기 신호 입력에 대해서는 거의 oV를 유지하면서 약간의 리플만이 남고, 부극성의 동기 신호 입력에 대해서는 거의 전원 전압 Vcc를 유지하면서 약간의 리플만이 나타난다.
여기서, 파형(ㄴ)이 (나)점에 인가될때 (ㄷ)의 파형이 (다)점에 나타나는 것을 설명하기 위해 제3도에 (나)점과 (다)점 사이의 전압 전달 특성을 나타내었다. 제3도에 의하면, (나)점의 전압이 oV에서 Vcc로 증가할 때의 (다)점의 논리변화("0"→"1")점이 (나)점의 전압이 Vcc에서 oV로 감소할 때의 (다)점의 논리변화("1"→"0")점과 약1/3 Vcc 만큼의 차이가 남을 알수 있다.
즉, 이것은 슈미트 트리거(shumit trigger)라고 불리워지는 회로의 동작과 동일한 동작을 함으로써 (나)점의 전압 파형(ㄴ)에 다소의 리플분이 포함되어 있어도 동작 변화점과는 파형(ㄴ)에 표시한 바와 같이 2/3 Vcc 만큼의 여분이 있으므로 (다)점에서는 파형(ㄷ)과 같이 매우 안정된 논리값 "0"과"1"을 가질수 있다.
이제, 제2도를 참조하여 본 고안의 회로 구성이 실제 상기와 같은 동작을 수행하고 있는지를 설명하면 다음과 같다.
제2도에서, 동기 신호 극성 판별 회로(1)의 트랜지스터 Q2의 베이스는 저항 R3를 통해 분압저항 R6,R7,R8의 저항 R6및 R7의 접속점에 연결되어있고, 저항 R6: R7: R8= 2 : 1 : 3의 비율로 설정되어 있기 때문에 저항 R3양단에는 2/3Vcc의 전압이 걸려있다. 이때, (나)점의 전압이 oV-2/3 Vcc의 범위내에서는 트랜지스터 Q1은 차단되고 트랜지스터 Q2만이 도통되어 트랜지스터 Q4를 도통시키고, 재차 저항 R9을 통해 트랜지스터 Q6를 도통시키므로 (다)점에는 "0"의 논리값이 나타나게 된다.
이때 만일 (나)점의 전압이 2/3 Vcc를 넘게 되면 트랜지스터 Q1이 도통되어 트랜지스터 Q3를 도통시키고, 재차 저항 R5를 통해 트랜지스터 Q5를 도통시키므로 트랜지스터 Q2의 베이스 전압은 약 1/3 Vcc로 떨어지고 트랜지스터 Q2는 급격히 차단되어 트랜지스터 Q4와 Q6가 차단되어 (다)점에는 "1"의 논리값이 나타난다.
이 상태에서는 트랜지스터 Q2의 베이스 전압이 약 1/3 Vcc 정도로 낮아져 있으므로 (나)점의 전압이 1/3 Vcc로 하강하기 까지는 이 상태가 변하지 않고 지속된다. 따라서, 1/3 Vcc의 상태 변화 레벨차를 갖는 슈미트 트리거 회로로서 동작함을 알 수 있다.
상술한 설명에 의해서 동기 신호 극성 판별회로(1)의 (나)점의 전압 파형이 제4(a)도 및 제4(b)도의 (ㄴ)과 같을때, (다)점에는 각각 제4(a)도 및 제4(b)도의 파형(ㄷ)과 같은 안정된 논리 레벨차가 나타남이 증명되었다. 따라서 Ex-OR 게이트의 한 입력단자에 제4(a)도 및 제4(b)도의 파형(ㄱ)과 같은 정극성 또는 부극성의 동기 신호가 입력될 때, Ex-OR 게이트의 출력에는 제4도의 파형(ㄹ)과 같은 동일한 극성의 동기 신호가 나타나게 된다.
상술한 바와 같이, 본 고안의 회로에 따르면 정극성 및 부극성의 동기 신호를 받아 정극성으로 통일된 동기 신호를 출력 시킴으로써 정극성 및 부극성의 동기 신호에 대해서 호환성을 가진 영상 출력 장치를 구성할 수 있다.
또한, 컴퓨터측에서 동기 신호의 극성을 어떠한 화상 정보로 사용하고자 할때 본 고안의 동기 신호 극성판별 회로(1)를 유효 적절히 사용할 수 있을 뿐만 아니라 영상 출력 장치의 동기 신호 처리용 IC 내부에 본 고안의 회로를 부가 시키면 IC의 응용성을 매우 높일수 있는 실용상의 막대한 이점이 있다.

Claims (2)

  1. 정극성 및 부극성의 동기 신호에 대해 대응 가능한 동기 신호 극성 자동 처리 장치에 있어서, 상기 동기 신호가 Ex-OR 게이트의 한 입력단에 직접 인가되고 동시에 동기 신호 극성 판별 회로(1)를 거쳐 상기 Ex-OR 게이트의 다른 한 입력단에 접속되어, 이 Ex-OR 게이트의 출력단에서 항상 정극성으로 통일된 동기 신호를 출력시키게 한 것을 특징으로 하는 동기 신호 극성 자동 처리 장치.
  2. 제1항에 있어서, 상기 동기 신호 극성 판별 회로(1)는 저항 R1및 C로 구성된 평활회로와, 트랜지스터 Q1,Q2및 저항 R,2R3,R4로 구성된 비교 증폭기와, 트랜지스터Q3및 Q5와 저항 R5,R6,R7,R8으로 구성된 히스테리시스 레벨 장치와, 트랜지스터 Q4및 Q6와 저항 R9,R10으로 구성된 출력제어부를 포함하는 것을 특징으로 하는 동기 신호 극성 자동 처리 장치.
KR2019850007963U 1985-06-29 1985-06-29 동기 신호 극성 자동 처리 장치 KR880000811Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019850007963U KR880000811Y1 (ko) 1985-06-29 1985-06-29 동기 신호 극성 자동 처리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019850007963U KR880000811Y1 (ko) 1985-06-29 1985-06-29 동기 신호 극성 자동 처리 장치

Publications (2)

Publication Number Publication Date
KR870001339U KR870001339U (ko) 1987-02-20
KR880000811Y1 true KR880000811Y1 (ko) 1988-03-15

Family

ID=19243378

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019850007963U KR880000811Y1 (ko) 1985-06-29 1985-06-29 동기 신호 극성 자동 처리 장치

Country Status (1)

Country Link
KR (1) KR880000811Y1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102390684B1 (ko) 2017-06-22 2022-04-26 엘지전자 주식회사 토출포트 주변에 라운드부가 구비되는 압축기

Also Published As

Publication number Publication date
KR870001339U (ko) 1987-02-20

Similar Documents

Publication Publication Date Title
US4342054A (en) Information read device
KR880000811Y1 (ko) 동기 신호 극성 자동 처리 장치
KR880000880A (ko) 비 교 기
US4622478A (en) Power frequency detection system
EP0186740B1 (en) Power frequency detection system
KR910009045Y1 (ko) 신호 및 잡음 검출회로
JPS62159174A (ja) 同期信号処理回路
JPS6247019B2 (ko)
JP3116706B2 (ja) トリガ入力回路
JPH05191237A (ja) 位相差検出回路
KR930004940Y1 (ko) 턴테이블의 카아트리지 자동 판별회로
SU879759A1 (ru) Формирователь импульсов
SU1034190A1 (ru) Устройство дл установки логических элементов в исходное состо ние при перерывах напр жени питани
KR970001284Y1 (ko) 수평동기신호 펄스폭 제어장치
JPS6329299Y2 (ko)
KR920002536B1 (ko) Pwm을 이용한 음성다중 모우드 선택회로
KR900009424Y1 (ko) 카세트 인터페이스와 부저의 공동제어회로
KR920004590B1 (ko) 랫치(Latch)를 이용한 리모콘 모드전환 방식
JP2641066B2 (ja) カウンタ装置
JPS6359568B2 (ko)
JPH04345207A (ja) クロックパルス断検出回路
JPS62159175A (ja) 同期信号の極性判別回路
JPS59100615A (ja) 波形整形回路
JPH03163632A (ja) マイクロコンピュータテスト回路
KR890003179A (ko) 전송 및 수신 클럭 위상차를 이용한 슬립 방지회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19981216

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee