JP4036636B2 - 一巡利得を補償する機能を備えたフェーズ・ロックド・ループ発振装置 - Google Patents
一巡利得を補償する機能を備えたフェーズ・ロックド・ループ発振装置 Download PDFInfo
- Publication number
- JP4036636B2 JP4036636B2 JP2001359011A JP2001359011A JP4036636B2 JP 4036636 B2 JP4036636 B2 JP 4036636B2 JP 2001359011 A JP2001359011 A JP 2001359011A JP 2001359011 A JP2001359011 A JP 2001359011A JP 4036636 B2 JP4036636 B2 JP 4036636B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- gain
- controlled oscillator
- signal
- loop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000010355 oscillation Effects 0.000 claims description 50
- 238000010586 diagram Methods 0.000 description 14
- 230000035945 sensitivity Effects 0.000 description 5
- 230000003321 amplification Effects 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 238000005452 bending Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 238000012887 quadratic function Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、ＰＬＬを用いた発振装置に係り、特に、広い周波数帯を掃引するような電子測定器に用いられるＰＬＬ発振装置に関する。
【０００２】
【従来の技術】
一般に、ネットワークアナライザ等の電子測定器では、内部で信号を生成するために、フェーズ・ロックド・ループを用いた発振装置が用いられる。以降、フェーズ・ロックド・ループは、ＰＬＬとも称する。また、当該発振装置をＰＬＬ発振装置と称する。
ＰＬＬ発振装置における基本的な構成例を、図１Ａに示す。図１Ａにおいて、ＰＬＬ発振装置１００は、基準発振器１１０と、位相比較器１２０と、低域濾波器であるループフィルタ１３０と、電圧制御発振器１４０と、分周器１５０とを備える。ＰＬＬ発振装置１００の作用としては、次の通りである。電圧制御発振器１４０で生成された信号を分周器１５０で分周する。位相比較器１２０において、その分周した信号と基準発振器が発生する信号との位相差を検出して、その位相差に応じて位相差信号を発生する。位相差信号は、ループフィルタ１３０で濾波されて、電圧制御発振器１４０へ入力される。このようにして、位相比較器で位相差が検出されないように帰還系が構成されるので、結果として電圧制御発振器１４０は基準発振器１１０と同期して発振する。なお、分周器１５０の分周比を所望の値に設定する事により、電圧制御発振器を希望する周波数で発振させる事ができる。
【０００３】
さて、この帰還系において、その１周分の総利得を一巡利得という。ＰＬＬ発振装置の一巡利得は、系の安定や応答特性に重要な意味を持っている。例えば、一巡利得を大きくすると外乱の影響を受けにくくなり、帰還系の安定性を高める事ができる。しかしながら、一巡利得を過剰に大きくすると、内部雑音が増えたり帰還系の安定性が損なわれる。従って、一巡利得の最適化は、ＰＬＬ発振装置を設計するうえで重要の課題の１つとなっている。すなわち、ＰＬＬ発振装置の一巡利得は、その掃引周波数帯域において、一定である事が望まれる。一般的に、電圧制御発振器の感度が一定ではないため、一巡利得は発振周波数に依存した特性を有する。電圧制御発振器１４０の発振周波数が高くなるにつれて、その感度は顕著に低下する。従って、一巡利得も低下する。ここで、感度とは、電圧制御発振器において、発振周波数を入力される信号電圧で微分したものである。また、所望の周波数を発振させるために変更される分周器の分周比は、ＰＬＬ発振装置の掃引周波数帯域が広いほど、大きく変化するため、一巡利得は一層大きく変化する。ここで、一巡利得の特性を、図１Ｂに例示する。なお、図１Ｂにおいて、縦軸はＰＬＬ発振装置の一巡利得である。また、横軸はＰＬＬ発振装置の発振周波数である。
【０００４】
前述の通り、ＰＬＬ発振装置の一巡利得は、その掃引周波数帯域において、一定である事が望まれる。そこで、従来技術では、電圧制御発振器の感度曲線や分周比による一巡利得の変化を補償するために、帰還系のループ内に非直線回路が挿入する。非直線回路を用いて一巡利得を補償したＰＬＬ発振装置の構成を、図２Ａに示す。図２Ａにおいて、ＰＬＬ発振装置２００は、基準発振器２１０と、位相比較器２２０と、低域濾波器であるループフィルタ２３０と、電圧制御発振器２４０と、分周器２５０と、非直線回路２６０とを備える。図２Ａは、位相差信号が、ループフィルタ２３０で濾波された後、電圧制御発振器２４０へ入力される前に、非直線回路２６０を経由する点で、図１Ａと異なる。作用については、図１Ａに示すＰＬＬ発振装置と同じく、電圧制御発振器２４０は基準発振器２１０と同期して発振する。
【０００５】
非直線回路２６０は、入力電圧に対して出力される電圧を折れ線的に変化させる回路である。非直線回路２６０において、入力信号に対する出力信号の特性を、図２Ｂに示す。なお、図２Ｂにおいて、縦軸および横軸は、非直線回路における入力信号および出力信号である。また、入力信号に対する出力信号の変化率、すなわち、微分利得を図２Ｃに示す。図２Ｃにおいて、縦軸および横軸は、非直線回路２６０における入力信号および微分利得である。非直線回路２６０は、図４Ａに示すように、２つの曲折点を有している。このため、微分利得は、図２Ｃに示すように、階段状に２回変化する。この利得変化によって、ＰＬＬ発振装置２００の掃引周波数帯における一巡利得の変化が、一定の範囲に収まるように補償される。補償された一巡利得の特性を、図２Ｄに示す。なお、図２Ｄにおいて、縦軸はＰＬＬ発振装置２００の一巡利得である。また、横軸はＰＬＬ発振装置２００の発振周波数である。この非直線回路２６０は、微分利得が階段状に変化するため、一巡利得は、不連続に変化する。図２Ｄにおいて、一巡利得の変化をできるだけ滑らかにするためには、図２Ｃにおける微分利得の段差が小さくなるように非直線回路を構成する必要があり、非直線回路の複雑化を招く。
【０００６】
微分利得の段差が小さくなるように非直線回路を構成してもなお、一巡利得の不連続性が無くなる訳ではないので、特に周波数を掃引する場合には、帰還系の挙動が不安定になるなどの問題が生じる。例えば、所定の周波数差を保ちながら２つのＰＬＬ発信装置を周波数掃引させる時、実際には、それぞれの発振周波数が同期して変化せず、それらの差周波数は厳密には一定にならない。そこで、連続性を損なう事なく、一巡利得が一定になるよう補償する機能を備えたＰＬＬ発振装置の提供が望まれている。
【０００７】
【発明が解決しようとする課題】
本発明は、上記の従来技術の問題点を解消することを課題とするものであって、その目的とするところは、ＰＬＬ発振装置のループ内に可変利得増幅器を備え、電圧制御発振器へ入力する信号電圧を補償する事により、連続性を損なう事なく、一巡利得が一定になるよう補償する事である。
【０００８】
【課題を解決しようとする手段】
要するに、本第一発明は、位相比較器と、濾波器と、電圧制御発振器とを備え、基準信号に同期して発振するフェーズ・ロックド・ループ発振装置において、増幅率が外部制御可能な可変利得増幅器と、制御装置とを備え、制御装置によりループ内の信号を検知して前記可変利得増幅器を制御し、一巡利得を補償する事を特徴とするものである。
また、本第二の発明は、本第一の発明において、前記制御装置は、前記濾波器と前記電圧制御発振器との間で検知する信号に基づいて、前記可変利得増幅器の増幅率を制御する事を特徴とするものである。
さらに、本第三の発明は、本第一および第二の発明において、前記可変利得増幅器は、前記位相比較器と前記濾波器との間に備えられる事を特徴とするものである。
【０００９】
【実施例】
以下、本発明を添付の図面に示す実施例に基づいて説明する。実施例は、ネットワークアナライザであって、その構成を図３に示す。
図３において、ネットワークアナライザ３００は、出力端子３１０と、入力端子３２０と、周波数掃引発振装置４００および５００と、混合器３３０と、中間周波数フィルタ３４０と、ベクトル電圧計３５０とを備える。図示しないが、出力端子３１０と入力端子３２０との間には、被測定物Ｄが接続される。
周波数掃引発振装置４００および５００は、同一構成の装置であって、出力端子３１０および混合器３３０に接続されて、それらに信号を出力する。
混合器３３０は、入力端子３２０，周波数掃引発振器５００および中間周波数フィルタ３４０に接続され、入力端子３２０および周波数掃引発振器５００からの信号を混合して、中間周波数フィルタ３４０へ出力する。
中間周波数フィルタ３４０は、混合器３３０とベクトル電圧計３５０とに接続された帯域通過フィルタであって、混合器３３０からの信号を濾波し、ベクトル電圧計３５０へ出力する。
ベクトル電圧計３５０は、中間周波数フィルタ３４０に接続され、中間周波数フィルタ３４０で濾波された混合器３３０からの出力信号の移相と振幅を測定する。
ここで、周波数掃引発振装置４００および５００について、さらに詳細を説示する。両装置は、同一構成の装置であるので、周波数掃引発振装置４００について、その構成を図４に示し説明する。
図４において、周波数掃引発振装置４００は、基準発振器４１０と、位相比較器４２０と、濾波器の一例であるループフィルタ４３０と、発振器の一例である電圧制御発振器４４０と、分周器４５０と、制御装置４６０と、可変利得増幅器の一例である可変利得増幅器４７０とを備える。
基準発振器４１０は、位相比較器４２０に接続され、固定周波数の信号を発生して位相比較器４２０へ出力する。
位相比較器４２０は、基準信号発生器４１０と分周器４５０と可変利得増幅器４７０とに接続され、基準信号発生器４１０から出力される信号と分周器４５０から出力される信号との位相差を検出して、位相差信号を可変利得増幅器４７０へ出力する。
可変利得増幅器４７０は、位相比較器４２０とループフィルタ４３０と制御装置４６０とに接続される電圧制御型の可変利得増幅器であって、位相比較器４２０が出力する位相差信号の振幅を増幅し、ループフィルタ４３０へ出力する。なお、可変利得増幅器４７０の増幅率は、制御装置４６０が発生する制御電圧の大きさに対して線形に変化する。
【００１０】
ループフィルタ４３０は、可変利得増幅器４７０と電圧制御発振器４４０とに接続される低域濾波器であって、可変利得増幅器４７０から出力される位相差信号を濾波し、電圧制御発振器４４０へ出力する。なお、ループフィルタの出力信号は、ほぼ直流信号である。
電圧制御発振器４４０は、ループフィルタ４３０と分周器４５０とに接続され、ループフィルタ４３０から出力される信号の瞬時電圧値に応じて、発振周波数が変化する信号源である。電圧制御発振器４４０が発生する信号は、分周器４５０へ出力される。また、当該信号は、周波数掃引発振装置４００の出力信号でもある。
分周器４５０は、電圧制御発振器４４０と位相比較器４２０とに接続され、電圧制御発振器４４０から出力される信号を分周して、位相比較器４２０へ出力する。
制御装置４６０は、ループフィルタ４３０と可変利得増幅器４７０とに接続され、ループフィルタ４３０から出力される信号の瞬時電圧値に応じた制御電圧を発生し、当該制御電圧を可変利得増幅器４７０へ印加する。なお、制御装置４６０は、周波数掃引発振装置４００の掃引周波数帯における電圧制御発振器４４０の一巡利得を一定に保つよう補償するための制御電圧を発生する。制御装置４６０において、入力電圧に対する出力電圧の特性は、次の通りである。
【００１１】
まず、本実施例において、可変利得増幅器４７０の増幅率を１倍に設定した時の一巡利得の特性は、図１Ｂに示す通りである。さらに、図１Ｂにおいて、横軸、すなわち、電圧制御発振器４４０の出力信号の周波数を、電圧制御発振器４４０に入力する信号の瞬時電圧値に一巡利得の特性図を、図４Ｂに示す。図４Ｂにおいて、実線は一巡利得の特性を示している。また、破線は周波数掃引発振装置４００の掃引周波数帯における一巡利得の最高値を示している。可変利得増幅器４７０は、実線と破線との差分を補償するように、位相比較器利得４２０から出力される位相差信号を増幅する。可変利得増幅器４７０の増幅率は、制御装置４６０が発生する制御電圧の大きさに対して線形に変化するので、制御装置４６０において、入力電圧に対する出力電圧の特性は、図４Ｃに示すような特性が理想的である。このような特性を擬似的に実現した制御装置４６０の内部構成を、図５に示す。図５において、制御装置４６０は、入力端子４６１と、出力端子４６２と、増幅率が（−１）倍の反転増幅器４６３と、演算増幅器４６４と、定電圧ダイオード４６５と、抵抗器４６６，４６７および４６８とを備える。
抵抗器４６６と定電圧ダイオード４６５との直列回路、および、抵抗器４６７は、演算増幅器４６４の負入力と入力端子との間に、並列に備えられている。なお、定電圧ダイオード４６５のアノードは、演算増幅器４６４の負入力に接続されている。また、演算増幅器の正入力端子は、接地されている。抵抗器４６８は、演算増幅器４６４の出力端子と負入力端子との間に備えられている。反転増幅器４６３は、演算増幅器４６４の出力端子と出力端子４６２との間に備えられ、演算増幅器４６４の出力を反転させて出力端子４６２へ出力する。
【００１２】
制御装置４６０は、上記のように構成されるので、１つの曲折点を有した非直線回路として作用する。具体的には、入力端子４６１に入力される電圧ＶｉがＶｔｈ未満であれば、抵抗４６６および４６８に信号が流れるので、次式で示す出力電圧Ｖｏが得られる。ここで、Ｒ１，Ｒ２およびＲ３は、抵抗器４６６，４６７および４６８の抵抗値である。また、Ｖｔｈは、定電圧ダイオード４６５のツェナー電圧である。
【数１】
また、入力端子４６１に入力される電圧ＶｉがＶｔｈ以上であれば、抵抗４６６，４６７および４６８に信号が流れるので、次式で示す出力電圧Ｖｏが得られる。
【数２】
Ｒ１，Ｒ２，Ｒ３およびＶｔｈを適切に選べば、図４Ｃに示す特性を擬似的に実現できる。その特性図を、図５Ｂに示す。図５Ｂにおいて、実線は、制御装置４６０の特性を示している。また、破線は、図４Ｃにおいて示した理想的な特性である。
【００１３】
周波数掃引発振装置４００は、上記のように構成されるので、位相比較器４２０において、位相差が検出されないように帰還系が形成され、電圧制御発振器４４０は基準発振器４１０と同期して発振する。また、分周器４５０の分周比を所望の値に設定する事により、電圧制御発振器を希望する周波数で発振させる事ができる。さらに、電圧制御発振器４４０へ入力される信号を、制御装置４６０を検知して、可変利得増幅器４７０へフィードバックする事により、周波数に依存して変化する一巡利得を補償するように可変利得増幅器４７０の利得が変化する。この利得の変化により、電圧制御発振器４４０の一巡利得は、連続的に一定になるよう補償される。その一巡利得の特性を、図６に示す。図６において、一巡利得は図２Ｄのものと比べて不連続点がなく、一巡利得の振れ幅も小さい。
【００１４】
ところで、可変利得増幅器は電流により制御され、かつ、制御装置は入力電圧に対して出力電流を変化させる装置であっても良い。
また、レベル変換器は、ループ内の信号レベル変換する機能を有していれば、本例のように可変利得増幅器ではなく他の変成器であっても良い。例えば、可変減衰器、または、固定増幅器と可変減衰器との組合せ装置であっても良い。
さらに、制御装置は、入力電圧に対する出力電圧の特性が連続的であって、周波数掃引発振装置の一巡利得を補償しうる特性を有していれば、他の装置で置き換える事も可能である。例えば、入力電圧に対して出力電圧が２次関数的に変化する増幅器であっても良い。
【００１５】
さて、ネットワークアナライザ３００は、上記のように構成されるので、周波数掃引発振装置４００および５００を、同時に周波数掃引させる時、それらの発振周波数を同期して変化させる事ができる。従って、出力端子３１０と入力端子３２０とを短絡させた時、測定中の混合器３４０は、安定した相対関係の２信号が入力されるので、不要なスプリアスの無い混合信号を出力する事ができる。また、後続のベクトル電圧計３５０においても不要な信号を検出する事無く測定する事ができるので、出力端子３１０と入力端子３２０との間に被測定物Ｄを接続した時、被測定物Ｄの特性を高精度に測定する事ができる。
【００１６】
【発明の効果】
以上詳細に説明したように、本発明は上記のように構成され、作用するものであるから、ＰＬＬ発振装置のループ内に可変利得増幅器を備え、電圧制御発振器の入力電圧に基づいて、発振周波数によって感度が変化するＰＬＬ内の要素の変化分を補償する事により、連続性を損なう事なく、一巡利得が一定になるよう補償する事ができる。
【図面の簡単な説明】
【図１Ａ】従来の基本的なＰＬＬ発振装置の構成を示す図である。
【図１Ｂ】ＰＬＬ発振装置における一巡利得の周波数依存特性を例示する図である。
【図２Ａ】非直線回路により一巡利得が補償される従来のＰＬＬ発振装置の構成を示す図である。
【図２Ｂ】非直線回路により一巡利得が補償される従来のＰＬＬ発振装置において、非直線回路の出力電圧特性を示す図である。
【図２Ｃ】非直線回路により一巡利得が補償される従来のＰＬＬ発振装置において、非直線回路の微分利得特性を示す図である。
【図２Ｄ】非直線回路によって補償された従来のＰＬＬ発振装置の一巡利得特性を示す図である。
【図３】本発明の実施例であるネットワークアナライザの構成を示す図である。
【図４Ａ】本実施例のＰＬＬ発振装置の構成を示す図である。
【図４Ｂ】本実施例のＰＬＬ発振装置において、可変利得増幅器の増幅率を１倍に固定した時の一巡利得特性を示す図である。
【図４Ｃ】本実施例のＰＬＬ発振装置において、制御装置の理想的な出力電圧特性を示す図である。
【図５Ａ】本実施例のＰＬＬ発振装置における制御装置の構成を示す図である。
【図５Ｂ】本実施例のＰＬＬ発振装置において、制御装置の出力電圧の実特性を示す図である。
【図６】制御装置と可変利得増幅器によって補償された本実施例のＰＬＬ発振装置の一巡利得特性を示す図である。
【符号の説明】
１１０，２１０，４１０ 基準発振器
１２０，２２０，４２０ 位相比較器
１３０，２３０，４３０ ループフィルタ
１４０，２４０，４４０ 電圧制御発振器
１５０，２５０，４５０ 分周器
２６０ 非直線回路
４６０ 制御装置
４７０ 可変利得増幅器
【産業上の利用分野】
本発明は、ＰＬＬを用いた発振装置に係り、特に、広い周波数帯を掃引するような電子測定器に用いられるＰＬＬ発振装置に関する。
【０００２】
【従来の技術】
一般に、ネットワークアナライザ等の電子測定器では、内部で信号を生成するために、フェーズ・ロックド・ループを用いた発振装置が用いられる。以降、フェーズ・ロックド・ループは、ＰＬＬとも称する。また、当該発振装置をＰＬＬ発振装置と称する。
ＰＬＬ発振装置における基本的な構成例を、図１Ａに示す。図１Ａにおいて、ＰＬＬ発振装置１００は、基準発振器１１０と、位相比較器１２０と、低域濾波器であるループフィルタ１３０と、電圧制御発振器１４０と、分周器１５０とを備える。ＰＬＬ発振装置１００の作用としては、次の通りである。電圧制御発振器１４０で生成された信号を分周器１５０で分周する。位相比較器１２０において、その分周した信号と基準発振器が発生する信号との位相差を検出して、その位相差に応じて位相差信号を発生する。位相差信号は、ループフィルタ１３０で濾波されて、電圧制御発振器１４０へ入力される。このようにして、位相比較器で位相差が検出されないように帰還系が構成されるので、結果として電圧制御発振器１４０は基準発振器１１０と同期して発振する。なお、分周器１５０の分周比を所望の値に設定する事により、電圧制御発振器を希望する周波数で発振させる事ができる。
【０００３】
さて、この帰還系において、その１周分の総利得を一巡利得という。ＰＬＬ発振装置の一巡利得は、系の安定や応答特性に重要な意味を持っている。例えば、一巡利得を大きくすると外乱の影響を受けにくくなり、帰還系の安定性を高める事ができる。しかしながら、一巡利得を過剰に大きくすると、内部雑音が増えたり帰還系の安定性が損なわれる。従って、一巡利得の最適化は、ＰＬＬ発振装置を設計するうえで重要の課題の１つとなっている。すなわち、ＰＬＬ発振装置の一巡利得は、その掃引周波数帯域において、一定である事が望まれる。一般的に、電圧制御発振器の感度が一定ではないため、一巡利得は発振周波数に依存した特性を有する。電圧制御発振器１４０の発振周波数が高くなるにつれて、その感度は顕著に低下する。従って、一巡利得も低下する。ここで、感度とは、電圧制御発振器において、発振周波数を入力される信号電圧で微分したものである。また、所望の周波数を発振させるために変更される分周器の分周比は、ＰＬＬ発振装置の掃引周波数帯域が広いほど、大きく変化するため、一巡利得は一層大きく変化する。ここで、一巡利得の特性を、図１Ｂに例示する。なお、図１Ｂにおいて、縦軸はＰＬＬ発振装置の一巡利得である。また、横軸はＰＬＬ発振装置の発振周波数である。
【０００４】
前述の通り、ＰＬＬ発振装置の一巡利得は、その掃引周波数帯域において、一定である事が望まれる。そこで、従来技術では、電圧制御発振器の感度曲線や分周比による一巡利得の変化を補償するために、帰還系のループ内に非直線回路が挿入する。非直線回路を用いて一巡利得を補償したＰＬＬ発振装置の構成を、図２Ａに示す。図２Ａにおいて、ＰＬＬ発振装置２００は、基準発振器２１０と、位相比較器２２０と、低域濾波器であるループフィルタ２３０と、電圧制御発振器２４０と、分周器２５０と、非直線回路２６０とを備える。図２Ａは、位相差信号が、ループフィルタ２３０で濾波された後、電圧制御発振器２４０へ入力される前に、非直線回路２６０を経由する点で、図１Ａと異なる。作用については、図１Ａに示すＰＬＬ発振装置と同じく、電圧制御発振器２４０は基準発振器２１０と同期して発振する。
【０００５】
非直線回路２６０は、入力電圧に対して出力される電圧を折れ線的に変化させる回路である。非直線回路２６０において、入力信号に対する出力信号の特性を、図２Ｂに示す。なお、図２Ｂにおいて、縦軸および横軸は、非直線回路における入力信号および出力信号である。また、入力信号に対する出力信号の変化率、すなわち、微分利得を図２Ｃに示す。図２Ｃにおいて、縦軸および横軸は、非直線回路２６０における入力信号および微分利得である。非直線回路２６０は、図４Ａに示すように、２つの曲折点を有している。このため、微分利得は、図２Ｃに示すように、階段状に２回変化する。この利得変化によって、ＰＬＬ発振装置２００の掃引周波数帯における一巡利得の変化が、一定の範囲に収まるように補償される。補償された一巡利得の特性を、図２Ｄに示す。なお、図２Ｄにおいて、縦軸はＰＬＬ発振装置２００の一巡利得である。また、横軸はＰＬＬ発振装置２００の発振周波数である。この非直線回路２６０は、微分利得が階段状に変化するため、一巡利得は、不連続に変化する。図２Ｄにおいて、一巡利得の変化をできるだけ滑らかにするためには、図２Ｃにおける微分利得の段差が小さくなるように非直線回路を構成する必要があり、非直線回路の複雑化を招く。
【０００６】
微分利得の段差が小さくなるように非直線回路を構成してもなお、一巡利得の不連続性が無くなる訳ではないので、特に周波数を掃引する場合には、帰還系の挙動が不安定になるなどの問題が生じる。例えば、所定の周波数差を保ちながら２つのＰＬＬ発信装置を周波数掃引させる時、実際には、それぞれの発振周波数が同期して変化せず、それらの差周波数は厳密には一定にならない。そこで、連続性を損なう事なく、一巡利得が一定になるよう補償する機能を備えたＰＬＬ発振装置の提供が望まれている。
【０００７】
【発明が解決しようとする課題】
本発明は、上記の従来技術の問題点を解消することを課題とするものであって、その目的とするところは、ＰＬＬ発振装置のループ内に可変利得増幅器を備え、電圧制御発振器へ入力する信号電圧を補償する事により、連続性を損なう事なく、一巡利得が一定になるよう補償する事である。
【０００８】
【課題を解決しようとする手段】
要するに、本第一発明は、位相比較器と、濾波器と、電圧制御発振器とを備え、基準信号に同期して発振するフェーズ・ロックド・ループ発振装置において、増幅率が外部制御可能な可変利得増幅器と、制御装置とを備え、制御装置によりループ内の信号を検知して前記可変利得増幅器を制御し、一巡利得を補償する事を特徴とするものである。
また、本第二の発明は、本第一の発明において、前記制御装置は、前記濾波器と前記電圧制御発振器との間で検知する信号に基づいて、前記可変利得増幅器の増幅率を制御する事を特徴とするものである。
さらに、本第三の発明は、本第一および第二の発明において、前記可変利得増幅器は、前記位相比較器と前記濾波器との間に備えられる事を特徴とするものである。
【０００９】
【実施例】
以下、本発明を添付の図面に示す実施例に基づいて説明する。実施例は、ネットワークアナライザであって、その構成を図３に示す。
図３において、ネットワークアナライザ３００は、出力端子３１０と、入力端子３２０と、周波数掃引発振装置４００および５００と、混合器３３０と、中間周波数フィルタ３４０と、ベクトル電圧計３５０とを備える。図示しないが、出力端子３１０と入力端子３２０との間には、被測定物Ｄが接続される。
周波数掃引発振装置４００および５００は、同一構成の装置であって、出力端子３１０および混合器３３０に接続されて、それらに信号を出力する。
混合器３３０は、入力端子３２０，周波数掃引発振器５００および中間周波数フィルタ３４０に接続され、入力端子３２０および周波数掃引発振器５００からの信号を混合して、中間周波数フィルタ３４０へ出力する。
中間周波数フィルタ３４０は、混合器３３０とベクトル電圧計３５０とに接続された帯域通過フィルタであって、混合器３３０からの信号を濾波し、ベクトル電圧計３５０へ出力する。
ベクトル電圧計３５０は、中間周波数フィルタ３４０に接続され、中間周波数フィルタ３４０で濾波された混合器３３０からの出力信号の移相と振幅を測定する。
ここで、周波数掃引発振装置４００および５００について、さらに詳細を説示する。両装置は、同一構成の装置であるので、周波数掃引発振装置４００について、その構成を図４に示し説明する。
図４において、周波数掃引発振装置４００は、基準発振器４１０と、位相比較器４２０と、濾波器の一例であるループフィルタ４３０と、発振器の一例である電圧制御発振器４４０と、分周器４５０と、制御装置４６０と、可変利得増幅器の一例である可変利得増幅器４７０とを備える。
基準発振器４１０は、位相比較器４２０に接続され、固定周波数の信号を発生して位相比較器４２０へ出力する。
位相比較器４２０は、基準信号発生器４１０と分周器４５０と可変利得増幅器４７０とに接続され、基準信号発生器４１０から出力される信号と分周器４５０から出力される信号との位相差を検出して、位相差信号を可変利得増幅器４７０へ出力する。
可変利得増幅器４７０は、位相比較器４２０とループフィルタ４３０と制御装置４６０とに接続される電圧制御型の可変利得増幅器であって、位相比較器４２０が出力する位相差信号の振幅を増幅し、ループフィルタ４３０へ出力する。なお、可変利得増幅器４７０の増幅率は、制御装置４６０が発生する制御電圧の大きさに対して線形に変化する。
【００１０】
ループフィルタ４３０は、可変利得増幅器４７０と電圧制御発振器４４０とに接続される低域濾波器であって、可変利得増幅器４７０から出力される位相差信号を濾波し、電圧制御発振器４４０へ出力する。なお、ループフィルタの出力信号は、ほぼ直流信号である。
電圧制御発振器４４０は、ループフィルタ４３０と分周器４５０とに接続され、ループフィルタ４３０から出力される信号の瞬時電圧値に応じて、発振周波数が変化する信号源である。電圧制御発振器４４０が発生する信号は、分周器４５０へ出力される。また、当該信号は、周波数掃引発振装置４００の出力信号でもある。
分周器４５０は、電圧制御発振器４４０と位相比較器４２０とに接続され、電圧制御発振器４４０から出力される信号を分周して、位相比較器４２０へ出力する。
制御装置４６０は、ループフィルタ４３０と可変利得増幅器４７０とに接続され、ループフィルタ４３０から出力される信号の瞬時電圧値に応じた制御電圧を発生し、当該制御電圧を可変利得増幅器４７０へ印加する。なお、制御装置４６０は、周波数掃引発振装置４００の掃引周波数帯における電圧制御発振器４４０の一巡利得を一定に保つよう補償するための制御電圧を発生する。制御装置４６０において、入力電圧に対する出力電圧の特性は、次の通りである。
【００１１】
まず、本実施例において、可変利得増幅器４７０の増幅率を１倍に設定した時の一巡利得の特性は、図１Ｂに示す通りである。さらに、図１Ｂにおいて、横軸、すなわち、電圧制御発振器４４０の出力信号の周波数を、電圧制御発振器４４０に入力する信号の瞬時電圧値に一巡利得の特性図を、図４Ｂに示す。図４Ｂにおいて、実線は一巡利得の特性を示している。また、破線は周波数掃引発振装置４００の掃引周波数帯における一巡利得の最高値を示している。可変利得増幅器４７０は、実線と破線との差分を補償するように、位相比較器利得４２０から出力される位相差信号を増幅する。可変利得増幅器４７０の増幅率は、制御装置４６０が発生する制御電圧の大きさに対して線形に変化するので、制御装置４６０において、入力電圧に対する出力電圧の特性は、図４Ｃに示すような特性が理想的である。このような特性を擬似的に実現した制御装置４６０の内部構成を、図５に示す。図５において、制御装置４６０は、入力端子４６１と、出力端子４６２と、増幅率が（−１）倍の反転増幅器４６３と、演算増幅器４６４と、定電圧ダイオード４６５と、抵抗器４６６，４６７および４６８とを備える。
抵抗器４６６と定電圧ダイオード４６５との直列回路、および、抵抗器４６７は、演算増幅器４６４の負入力と入力端子との間に、並列に備えられている。なお、定電圧ダイオード４６５のアノードは、演算増幅器４６４の負入力に接続されている。また、演算増幅器の正入力端子は、接地されている。抵抗器４６８は、演算増幅器４６４の出力端子と負入力端子との間に備えられている。反転増幅器４６３は、演算増幅器４６４の出力端子と出力端子４６２との間に備えられ、演算増幅器４６４の出力を反転させて出力端子４６２へ出力する。
【００１２】
制御装置４６０は、上記のように構成されるので、１つの曲折点を有した非直線回路として作用する。具体的には、入力端子４６１に入力される電圧ＶｉがＶｔｈ未満であれば、抵抗４６６および４６８に信号が流れるので、次式で示す出力電圧Ｖｏが得られる。ここで、Ｒ１，Ｒ２およびＲ３は、抵抗器４６６，４６７および４６８の抵抗値である。また、Ｖｔｈは、定電圧ダイオード４６５のツェナー電圧である。
【数１】
【数２】
【００１３】
周波数掃引発振装置４００は、上記のように構成されるので、位相比較器４２０において、位相差が検出されないように帰還系が形成され、電圧制御発振器４４０は基準発振器４１０と同期して発振する。また、分周器４５０の分周比を所望の値に設定する事により、電圧制御発振器を希望する周波数で発振させる事ができる。さらに、電圧制御発振器４４０へ入力される信号を、制御装置４６０を検知して、可変利得増幅器４７０へフィードバックする事により、周波数に依存して変化する一巡利得を補償するように可変利得増幅器４７０の利得が変化する。この利得の変化により、電圧制御発振器４４０の一巡利得は、連続的に一定になるよう補償される。その一巡利得の特性を、図６に示す。図６において、一巡利得は図２Ｄのものと比べて不連続点がなく、一巡利得の振れ幅も小さい。
【００１４】
ところで、可変利得増幅器は電流により制御され、かつ、制御装置は入力電圧に対して出力電流を変化させる装置であっても良い。
また、レベル変換器は、ループ内の信号レベル変換する機能を有していれば、本例のように可変利得増幅器ではなく他の変成器であっても良い。例えば、可変減衰器、または、固定増幅器と可変減衰器との組合せ装置であっても良い。
さらに、制御装置は、入力電圧に対する出力電圧の特性が連続的であって、周波数掃引発振装置の一巡利得を補償しうる特性を有していれば、他の装置で置き換える事も可能である。例えば、入力電圧に対して出力電圧が２次関数的に変化する増幅器であっても良い。
【００１５】
さて、ネットワークアナライザ３００は、上記のように構成されるので、周波数掃引発振装置４００および５００を、同時に周波数掃引させる時、それらの発振周波数を同期して変化させる事ができる。従って、出力端子３１０と入力端子３２０とを短絡させた時、測定中の混合器３４０は、安定した相対関係の２信号が入力されるので、不要なスプリアスの無い混合信号を出力する事ができる。また、後続のベクトル電圧計３５０においても不要な信号を検出する事無く測定する事ができるので、出力端子３１０と入力端子３２０との間に被測定物Ｄを接続した時、被測定物Ｄの特性を高精度に測定する事ができる。
【００１６】
【発明の効果】
以上詳細に説明したように、本発明は上記のように構成され、作用するものであるから、ＰＬＬ発振装置のループ内に可変利得増幅器を備え、電圧制御発振器の入力電圧に基づいて、発振周波数によって感度が変化するＰＬＬ内の要素の変化分を補償する事により、連続性を損なう事なく、一巡利得が一定になるよう補償する事ができる。
【図面の簡単な説明】
【図１Ａ】従来の基本的なＰＬＬ発振装置の構成を示す図である。
【図１Ｂ】ＰＬＬ発振装置における一巡利得の周波数依存特性を例示する図である。
【図２Ａ】非直線回路により一巡利得が補償される従来のＰＬＬ発振装置の構成を示す図である。
【図２Ｂ】非直線回路により一巡利得が補償される従来のＰＬＬ発振装置において、非直線回路の出力電圧特性を示す図である。
【図２Ｃ】非直線回路により一巡利得が補償される従来のＰＬＬ発振装置において、非直線回路の微分利得特性を示す図である。
【図２Ｄ】非直線回路によって補償された従来のＰＬＬ発振装置の一巡利得特性を示す図である。
【図３】本発明の実施例であるネットワークアナライザの構成を示す図である。
【図４Ａ】本実施例のＰＬＬ発振装置の構成を示す図である。
【図４Ｂ】本実施例のＰＬＬ発振装置において、可変利得増幅器の増幅率を１倍に固定した時の一巡利得特性を示す図である。
【図４Ｃ】本実施例のＰＬＬ発振装置において、制御装置の理想的な出力電圧特性を示す図である。
【図５Ａ】本実施例のＰＬＬ発振装置における制御装置の構成を示す図である。
【図５Ｂ】本実施例のＰＬＬ発振装置において、制御装置の出力電圧の実特性を示す図である。
【図６】制御装置と可変利得増幅器によって補償された本実施例のＰＬＬ発振装置の一巡利得特性を示す図である。
【符号の説明】
１１０，２１０，４１０ 基準発振器
１２０，２２０，４２０ 位相比較器
１３０，２３０，４３０ ループフィルタ
１４０，２４０，４４０ 電圧制御発振器
１５０，２５０，４５０ 分周器
２６０ 非直線回路
４６０ 制御装置
４７０ 可変利得増幅器
Claims (1)
- 以下の（１）または（２）のいずれかのフェーズ・ロックド・ループ発振装置を、出力掃引信号の生成および入力信号の同調受信のために、出力側および入力側のそれぞれに、少なくとも１つずつ備えるネットワークアナライザ。
（１）位相比較器と、濾波器と、電圧制御発振器と、前記位相比較器と前記濾波器との間に配置される可変利得増幅器とを備え、前記可変増幅器の増幅率が、前記濾波器と前記電圧制御発振器との間で検出される信号に応じて連続かつ非線形に変化するよう制御されることを特徴とするフェーズ・ロックド・ループ発振装置。
（２）位相比較器と、濾波器と、電圧制御発振器と、前記位相比較器と前記濾波器との間に配置される可変利得増幅器とを備え、前記可変増幅器の増幅率が、前記濾波器と前記電圧制御発振器との間で検出される信号に応じて折れ線的に変化するよう制御されることを特徴とするフェーズ・ロックド・ループ発振装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001359011A JP4036636B2 (ja) | 2001-11-26 | 2001-11-26 | 一巡利得を補償する機能を備えたフェーズ・ロックド・ループ発振装置 |
| US10/304,584 US6819188B2 (en) | 2001-11-26 | 2002-11-26 | Phase-locked loop oscillator with loop gain compensation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001359011A JP4036636B2 (ja) | 2001-11-26 | 2001-11-26 | 一巡利得を補償する機能を備えたフェーズ・ロックド・ループ発振装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003163593A JP2003163593A (ja) | 2003-06-06 |
| JP2003163593A5 JP2003163593A5 (ja) | 2005-07-14 |
| JP4036636B2 true JP4036636B2 (ja) | 2008-01-23 |
Family
ID=19170089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001359011A Expired - Fee Related JP4036636B2 (ja) | 2001-11-26 | 2001-11-26 | 一巡利得を補償する機能を備えたフェーズ・ロックド・ループ発振装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6819188B2 (ja) |
| JP (1) | JP4036636B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4056145B2 (ja) * | 1998-09-17 | 2008-03-05 | 株式会社ルネサステクノロジ | Ｐｌｌ回路およびそれを用いた無線通信端末機器 |
| DE10123932B4 (de) * | 2001-05-11 | 2005-03-24 | Siemens Ag | Verfahren zur Erzeugung eines internen Taktes in einer elektrischen Schaltung und entsprechende elektrische Schaltung mit einem zentralen Taktgenerator |
| ATE531309T1 (de) * | 2003-12-02 | 2011-11-15 | Solianis Holding Ag | Vorrichtung und verfahren zur messung einer eigenschaft von lebendem gewebe |
| US7173494B2 (en) * | 2005-01-20 | 2007-02-06 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Method and system for operating a feedback system for a voltage controlled oscillator that involves correcting for offset related to the feedback system |
| DE602006005482D1 (de) * | 2006-08-18 | 2009-04-16 | Sitel Semiconductor B V | Phasenregelschleife mit verbesserter Linearität |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4568888A (en) | 1983-11-08 | 1986-02-04 | Trw Inc. | PLL Fast frequency synthesizer with memories for coarse tuning and loop gain correction |
| US4970472A (en) * | 1989-09-01 | 1990-11-13 | Delco Electronics Corporation | Compensated phase locked loop circuit |
| US5748050A (en) | 1996-03-29 | 1998-05-05 | Symbios Logic Inc. | Linearization method and apparatus for voltage controlled oscillator |
| US6150857A (en) | 1998-10-02 | 2000-11-21 | Ericsson Inc. | Phase locked loops including analog multiplier networks that can provide constant loop bandwidth |
-
2001
- 2001-11-26 JP JP2001359011A patent/JP4036636B2/ja not_active Expired - Fee Related
-
2002
- 2002-11-26 US US10/304,584 patent/US6819188B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20030098745A1 (en) | 2003-05-29 |
| JP2003163593A (ja) | 2003-06-06 |
| US6819188B2 (en) | 2004-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7772931B2 (en) | Oscillator and a tuning method of a loop bandwidth of a phase-locked-loop | |
| JPS61245629A (ja) | Ｎ分数型周波数シンセサイザ | |
| JP2004266306A (ja) | 変調器及びその補正方法 | |
| KR101035827B1 (ko) | 전압 제어형 발진기 사전 설정 회로 및 사전 설정 방법 | |
| JPH07170183A (ja) | 温度補償機能を有するｎ分周周波数シンセサイザ | |
| EP0847619A1 (en) | Circuit arrangement comprising a cartesian amplifier | |
| JP2007515120A (ja) | 電圧制御周波数発生器における妨害を補償する装置及び方法 | |
| US8704602B2 (en) | Two-point modulation device using voltage controlled oscillator, and calibration method | |
| JP4036636B2 (ja) | 一巡利得を補償する機能を備えたフェーズ・ロックド・ループ発振装置 | |
| JP3135867B2 (ja) | 水晶振動子のｃｉ測定方法および水晶発振回路 | |
| US6525577B2 (en) | Apparatus and method for reducing skew of a high speed clock signal | |
| US7609123B2 (en) | Direct modulation type voltage-controlled oscillator using MOS varicap | |
| JPH0682134B2 (ja) | 測定電圧をデジタル値に変換する方法とその装置 | |
| RU2160903C2 (ru) | Схема измерения тока | |
| US6353348B1 (en) | Phase locked loops including analog multiplier networks that can provide constant loop bandwidth | |
| KR100795478B1 (ko) | 전압제어발진기 | |
| JP4591592B2 (ja) | 変調信号発生回路、送受信モジュール、およびレーダ装置 | |
| JP3879579B2 (ja) | 水分量センサ | |
| JP2011250437A (ja) | フィルタ較正 | |
| JPH06308009A (ja) | 信号変換回路 | |
| US4035736A (en) | FM discriminator having low noise characteristics | |
| KR100312748B1 (ko) | 복수개의 전압제어발진기들을 이용하여 선형 주파수변조된 신호를 발생하는 장치 | |
| RU2234716C1 (ru) | Способ формирования зондирующего частотно-модулированного сигнала для дальномера с периодической частотной модуляцией | |
| JP2534162Y2 (ja) | 力率調整装置 | |
| WO1996023232A1 (fr) | Analyseur de spectre |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20040930 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041111 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041111 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061025 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061102 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070118 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070315 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070612 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070718 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071018 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071030 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101109 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |