JP3753355B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3753355B2 JP3753355B2 JP31869198A JP31869198A JP3753355B2 JP 3753355 B2 JP3753355 B2 JP 3753355B2 JP 31869198 A JP31869198 A JP 31869198A JP 31869198 A JP31869198 A JP 31869198A JP 3753355 B2 JP3753355 B2 JP 3753355B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- phase
- distribution system
- input node
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 37
- 239000000872 buffer Substances 0.000 claims description 33
- 238000013461 design Methods 0.000 description 26
- 238000000034 method Methods 0.000 description 17
- 238000010586 diagram Methods 0.000 description 12
- 238000012545 processing Methods 0.000 description 7
- 230000010355 oscillation Effects 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000003786 synthesis reaction Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000000742 single-metal deposition Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000009897 systematic effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1066—Output synchronization
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/10—Distribution of clock signals, e.g. skew
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
- G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Dram (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置に係わり、特に高速クロック分配系を有する半導体装置に関する。本発明はさらに、独立して設計された半導体回路の設計資産を有効利用しつつ、高速なクロック分配系を実現可能な技術に関する。
【０００２】
【従来の技術】
図2に従来のクロック分配系を用いた半導体装置の例を示す。101はフェーズ・ロックド・ループ(PLL)、102はクロック分配線、103はクロックバッファを示している。120は入力クロックで、PLL 101によってN倍に逓倍されて102にN倍の周波数を出力している。PLL 101によって逓倍されたクロックは103で増幅され、各ラッチ(ラッチとフリップフロップは厳密には意味が異なるが、ここでは以下代表して各ラッチと記す)に等遅延で分配される。等遅延で分配するためには、たとえば等長配線の技術が用いられる。
【０００３】
分配されたクロックの内の一本 104はPLL 101に入力され、104と120の位相が同一になるようにPLL 101は動作する。
【０００４】
【発明が解決しようとする課題】
図3は図2の構成の半導体装置に、マクロ130aと130bを追加したときのクロック分配系を示している。マクロとはそれ以外の回路(以下、母回路と記す)と、マクロと母回路とのインターフェース仕様だけを満たすように独立して設計された回路で、そのインターフェース仕様を満たす限りそのマクロは母回路を様々に変えることができる回路を言う。
【０００５】
たとえば、1998 IEEE International Solid-State Circuit Conference Digest of Technical Papers、 pp。72 - 73に記載されている回路はキャパシタンスによって情報を記憶するメモリ機能を有するDRAMマクロの一例である。
【０００６】
このようなマクロは異なる設計者により、別個に設計されることがある。たとえば、DRAMマクロ専門の設計者、コプロセッサ専門の設計者などが考えられる。これらの別々の起源を有するマクロを組み合わせて、システム的な回路を組み立てることができる。この方法によれば、既存のマクロを有効利用して、付加価値の高いシステムＬＳＩを設計することができる。
【０００７】
なお、マクロにはソフトIPと呼ばれる回路レベルでの設計データを示すものと、ハードIPと呼ばれるレイアウトなど半導体装置の物理的構造を記述したデータがある。高速動作を可能とする場合は、ハードIPの方が適している。回路を物理的レイアウトに書き直す際に、性能が保証されるとは限らないからである。
【０００８】
母回路のラッチに分配されたクロックは、121および122にも各ラッチと同位相で供給される。各マクロ130aおよび130bは121および122から入力されたクロックを、各マクロ内のクロックバッファ133aおよび133bを用いて各マクロ内のラッチに等遅延で分配される。
【０００９】
図3のマクロを含む半導体装置のクロック分配では、121や122のクロックの位相と母回路内のラッチの位相とは同位相になる。しかし、121や122から各マクロ内のラッチのクロック入力まではある遅延時間Tmをだけ要するため、母回路内のラッチとマクロ内のラッチとの間に位相差(スキュー)がTmだけ生じてしまう。
【００１０】
また、各マクロでTmは異なるため、マクロ間でのスキューも生じる。大きな規模のマクロ(メガセルとも呼ばれる)の場合、前記Tmは大きくなる傾向になり、そのマクロを用いた半導体装置のクロックスキューを増加させてしまう。
【００１１】
このようにマクロを含んだ従来の半導体装置では、その母回路内のラッチへ供給されるクロックと、マクロ内ラッチへ供給されるクロックの間にスキューを生じる。これらのクロックスキューは半導体装置のクロック周波数の高周波数化を阻むため、半導体装置を高速に動作させることができなくなる。
【００１２】
マクロの設計段階で母回路のクロックバッファ103から121あるいは122までのクロック分配系の遅延を、Tmを考慮して設計すれば本課題は解決されるが、マクロ設計が母回路設計と切り放せないという問題を生じる。
【００１３】
【課題を解決するための手段】
上記の課題を解決するために、本発明ではクロック信号を供給するクロック供給源と、クロック供給源からクロックが供給される複数の第１の被制御回路および上記クロック信号の位相調整回路と、クロック信号の位相調整回路を経たクロック信号が供給される第２の被制御回路とを有し、第１の被制御回路および上記クロック信号の位相調整回路に入力されるクロックの位相が同位相になるように構成した。
【００１４】
このとき、クロック供給源からクロックが供給される複数の第１の被制御回路の数が、クロック信号の位相調整回路の数よりも多いことがふつうである。
【００１５】
この場合には、本発明の特徴は、クロック信号を供給するクロック供給源と、クロック供給源からクロックが供給される複数の第１の被制御回路およびクロック信号の位相調整回路と、クロック信号の位相調整回路を経たクロック信号が供給される第２の被制御回路とを有し、クロック供給源からクロックが供給される複数の第１の被制御回路の数が、クロック信号の位相調整回路の数よりも多いことを特徴とする。
【００１６】
別の表現によれば、クロック供給源のファンアウトのうち第１の被制御回路が占める割合が、クロック信号の位相調整回路が占める割合よりも多いことを特徴とする。
【００１７】
位相調整手段は、第1のクロックと第2のクロックを入力して周波数を比較する位相周波数比較器を有し、位相周波数比較器の出力により制御される３のクロック信号を出力するように構成できる。
【００１８】
本発明はさらに詳細には、第1のクロックと第2のクロックを入力し、第3のクロックを発生する第1のクロック処理手段と、第3のクロックと第4のクロックを入力し、第5のクロックを発生する第2のクロック処理手段と、少なくとも一つのラッチからなる第1ラッチ群と第2ラッチ群を有する半導体装置において、第2のクロックは第3のクロックからバッファを通して生成され、第2と第3のクロックの周波数は同一であり、第1のクロック処理手段は、第1と第2のクロックが同一位相・同一周波数になるように第3のクロックを発生し、第4のクロックは第5のクロックからバッファを通して生成され、第4と第5のクロックの周波数は同一であり、第2のクロック処理手段は、第3と第4のクロックが同一位相・同一周波数になるように第5のクロックを発生し、第1ラッチ群にはバッファを通して第3のクロックが供給され、第2ラッチ群にはバッファを通して第5のクロックが供給され、第1ラッチ群と第2ラッチ群は同一位相で動作することを特徴とする。
【００１９】
なお、本明細書で「同一位相・同一周波数」などと述べている場合、回路の要求している性能が許容するような、実用上支障のない程度の誤差は無視することとする。
【００２０】
本発明の第1のクロック処理手段は、さらに具体的な一例としては、第1のクロックと第2のクロックを入力し、第1の誤差信号を出力する位相周波数比較器と、第1の誤差信号を入力し、第2の誤差信号を出力するチャージポンプ回路と、第2の誤差信号を入力し、第3の誤差信号を出力するローパスフィルタと、第3の誤差信号により発振周波数が変化する電圧制御型発振器によって構成され、第3のクロックは電圧制御型発振器によって生成することができる。
【００２１】
本発明は、特に別々に起源を有する（設計者、設計会社が異なる）複数の回路を統合して単一の回路、たとえば半導体集積回路装置（チップ）を構成する際に有意義である。
【００２２】
すなわち、第１の回路ブロックの設計データを格納した記録媒体から第１の回路ブロックの設計データを読み出し、第２の回路ブロックの設計データと合成して単一の半導体装置の設計データを構成する回路の設計方法であって、第１の回路ブロックと第２の回路ブロックの間にクロック信号の位相調整手段を挿入することを特徴とする。この手法により、回路全体としてのクロックの位相ずれの問題を解決することができる。
【００２３】
また、クロック信号を出力するクロック出力端子、クロック出力端子から送られるクロック信号の位相を調節する回路、を有する第１の回路ブロックの設計データを準備し、第２の回路ブロックの設計データと合成する回路の設計方法であって、第１の回路ブロックのクロック出力端子を第２の回路ブロックのクロック入力端子に接続することを特徴とする。この手法によれば、母胎となる回路にあらかじめクロックの位相保証手段が準備されているので、回路の合成時の負担がより軽減される。
【００２４】
さらに、別の態様としては、組み合わされるべき回路ブロックの側に、クロックの位相調整手段を内蔵しても良い。このような回路の設計データが流通することにより、これを購入した者は、回路間のクロックのずれを気にすることなく、これらを結合・合成して付加価値の高い回路システムを構成できるのである。
【００２５】
このような設計データは、たとえば、クロック信号を受けるクロック入力端子、クロック入力端子から送られるクロック信号の位相を調節する回路、調節されたクロック信号で制御される内部回路、を有する回路の設計データを格納したことを特徴とする記録媒体、たとえばCD-ROMの形態で流通することができる。
【００２６】
設計データには、回路の電気的な結合（いわゆる回路図）を示すだけのもの（いわゆるソフトIP）や、半導体集積回路装置として実現した際の物理的スケール、レイアウト、材料の指定などを示すもの（いわゆるハードIP）など様々なものがある。データは、数値的なものでもよいし、グラフィカルなものでもよい。
【００２７】
このような設計データが記述する回路は、単一の回路素子（たとえばチップ）の一部分のみを記述する場合が多いので、回路外部との信号のやりとりを、基板上に形成された配線構造により行うことが多い。これは、ハードIPによるデータの場合には確認することもできる。
【００２８】
また、このようなデータは前述のようにCD-ROMなどで流通する代わりに、インターネット上で配信されてもよい。この場合には、クロック信号を受けるクロック入力端子、クロック入力端子から送られるクロック信号の位相を調節する回路、調節されたクロック信号で制御される内部回路、を有する回路の設計データを格納した記録媒体を準備し、ユーザからのデータの転送要求に応じて、記録媒体より回路データを上記ユーザに転送することにより実現できる。インフラの整備が進めば、この形態はCD-ROMでの流通に比べても利便性があるといえよう。
【００２９】
さらに、上記課題を解決するために本発明で用いた主な手段は、第1のクロックと第2のクロックを入力し、前記第1と第2のクロックが同一位相・同一周波数になるように第3のクロックを発生する第1のクロック処理手段と、第3のクロックと第4のクロックを入力し、前記第3と第4のクロックが同一位相・同一周波数になるように第5のクロックを発生する第2のクロック処理手段と、複数のラッチからなる第1ラッチ群と第2ラッチ群を有する半導体装置において、第2のクロックは第3のクロックからバッファあるいは分周器を通して生成し、第4のクロックは第5のクロックからバッファあるいは分周器を通して生成し、第1ラッチ群にはバッファを通して第3のクロックが供給し、第2ラッチ群にはバッファを通して第5のクロックが供給する。
【００３０】
【発明の実施の形態】
図1に本発明の実施例を示す。図3と比較すると、位相調整回路111aおよび111bが各マクロ110aおよび110bに付加されている。
【００３１】
この例では、ブロック（マクロ）110a、110bはIPプロバイダより設計データを購入して、自社の回路に付加することを想定してある。設計データはCD-ROMやオンラインで入手することができる。この例では、 IPプロバイダがあらかじめ自分の設計データ中に位相調整回路111aおよび111bを付加している場合である。
【００３２】
111aは121から入力されたクロックからクロック112aを発生させる。クロック112aはクロックバッファ113aで増幅され、マクロ内の各ラッチに同位相で分配される。また同様に、クロック114aを通して位相調整器111aに同位相で分配される。位相調整器111aはクロック114aとクロック121が同位相になるようにクロック112aを発生させる。
【００３３】
これにより、クロック121とマクロ内の各ラッチの入力クロックが同位相になるようにすることができる。同様にして、マクロ110b内のクロックについても位相調整器111bを位相調整器111aのように動作させることで、クロック122とマクロ110b内の各ラッチの入力クロックが同位相になる。このようにして、マクロ110aおよび110bを含んだ半導体装置100において、マクロ内のラッチと母回路のラッチを同位相で動作させられる。位相調整器111aおよび111bによって、各マクロの母回路が変わってもマクロ内のラッチと母回路のラッチを常に同位相で動作させられる。
【００３４】
図8にラッチの実施例を示す。26個のトランジスタから成っており、Dがデータ入力、Qがデータ出力、clkがクロックを示す。このラッチは500aで表されたマスター部と500bで表されたスレーブ部とで構成されている。clkが'L'の時、マスター部500aによりDに入力されたデータはそのままノード501に出力される。また、スレーブ部500bは保持していたデータをノード501のレベルに関係無くQに出力しづける。つぎに、clkが'H'になるとマスター部500aは先ほどのノード501のデータをDのレベルに関係なくノード501に保持しする。スレーブ部500bはそのノード501のデータをQに出力する。このようにして、図8のラッチはクロックclkが'L'から'H'に変化した瞬間のDのデータをQにラッチして出力する。(厳密には図8の回路はラッチではなく、フリップフロップであるが、ここでは両者の名前の区別はないものとする。)
クロックバッファ103、113aおよび113bから各ラッチ等への同位相クロック分配の方法は特に限定しない。H-tree方式でもよいし、メッシュ方式でもよい。
【００３５】
図4はいわゆるH-tree方式を用いた場合の例である。200から入力されたクロックを201a〜201pまでのノードに同位相でクロックを分配することができる。
【００３６】
また、同位相クロック分配の方法において、配線長を同じ長さに調整する手法が一般的である。なお、クロックの配線材料としては、抵抗ができるだけ小さいことが望ましい。近時銅を素材とする金属配線が用いられるようになっているが、銅配線をクロック信号配線とすることも望ましい形態である。
【００３７】
図7は図4のH-tree方式に配線長調整部分210aおよび210bを追加した場合の実施例である。H-tree方式に限らず、一般に配線長を等長に配線することは困難である。その場合、図7のように配線長調整部分210aおよび210bを追加して調整すればよい。
【００３８】
図1の実施例では、位相調整回路111aおよび111bが各マクロ110aおよび110bに付加されている。このような方法は、マクロの提供者（設計者）側がクロックスキューに配慮した場合である。
【００３９】
図９に別の態様を示す。これは、マクロを組み合わせてシステムを作る側でクロックスキューに配慮した場合である。図9では、位相調整回路111aおよび111bを各マクロ110aおよび110bの外に付加している。
【００４０】
図1の実施例の場合には各マクロに位相調整回路を備えればそれを使用する母回路の設計が楽になるという利点がある。一方、図9のようにすれば、各マクロにクロック出力線114aあるいは114bを母回路に出力する端子が必要になるが、各マクロに位相調整器が必要でなくなるため、マクロの設計が楽になるという利点がある。
【００４１】
一般に低速のクロック周波数でマクロを使用する場合、クロックスキューがあまり問題とならない場合が多い。その場合、図1の実施例ではマクロ内の位相調整回路が不必要になり、位相調整器が無駄になる。それに対して、図9では必要に応じて位相調整回路を母回路に設置できるため面積効率が向上する。
【００４２】
PLL 101の構成は特に限定しない。いわゆるDLLで構成してもよいし、IEEE 1998 CUSTOM INTEGRATED CIUCUITS CONFERENCE、 pp。511 - 514に示されたようなSMD(Synchronous Mirror Delay)で構成してもよい。なお、SMDを図1の101に使用した場合、一部のSMDはフィードバック構造を持たず、図1の構成にあてはまらないように見える。しかし、その場合でもダミーのクロックバッファを内部に持っているのが通常であり、そのダミーのクロックバッファからの出力をクロックのフィードバックと考えれば、図1の本発明の図面と同様の構成であるといえる。
【００４３】
図5はPLL 101の実施例を示した図である。CLK 306は外部から入力されるクロックである。301は位相周波数比較器で、302はチャージポンプ、303はローパスフィルタ、304は電圧制御発振器、305は分周器を示している。それぞれの詳細回路は省略する。
【００４４】
クロック 306および内部クロック 312の位相と周波数差が、位相周波数比較器301で比較されて誤差信号307a、307bが出力される。この誤差信号がチャージポンプ302によってアナログ信号に変換され、ローパスフィルタ303によって誤差信号の高周波成分が除去された後に電圧制御発振器304に発振周波数制御信号309として入力される。電圧制御発振器304の発振出力はクロック310として母回路のクロック分配系へ供給される。クロック分配系からのクロック311は分周器305で分周された後、位相周波数比較器301に入力される。
【００４５】
この位相同期ループ101によってクロック306と内部クロック310の位相が同期し、310の周波数は306の分周器305の分周比の逆数倍になる。図5(b)の動作波形は分周器305の分周比が2の場合の例を示してる。
【００４６】
位相調整器 111の構成は特に限定しない。いわゆるPLLやDLLで構成してもよいし、SMDで構成してもよい。SMDを用いればデジタル回路で構成できるため、論理合成によって位相調整器を構成でき、インプリメントが容易になるという効果がある。
【００４７】
なお、SMDを図1の111に使用した場合、一部のSMDはフィードバック構造を持たず、図1の構成にあてはまらないように見える。しかし、その場合でもダミーのクロックバッファを内部に持っているのが通常であり、そのダミーのクロックバッファからの出力をクロックのフィードバックと考えれば、図1の本発明の図面と同様の構成であるといえる。
【００４８】
図6は位相調整器 111aあるは111bをDLLで構成した場合の実施例である。
【００４９】
406は外部から入力されるクロックである。401は位相周波数比較器で、402はチャージポンプ、403はローパスフィルタ、404は電圧制御遅延器を示している。それぞれの詳細回路は省略する。
【００５０】
406および内部クロック 412の位相と周波数差が、位相周波数比較器401で比較されて誤差信号407a、407bが出力される。この誤差信号がチャージポンプ402によってアナログ信号に変換され、ローパスフィルタ403によって誤差信号の高周波成分が除去された後に電圧制御遅延器404に遅延制御信号409として入力される。電圧制御遅延器404の発振出力はクロック410としてマクロ内のクロック分配系へ供給される。クロック分配系からのクロック412は位相周波数比較器401に入力される。
【００５１】
この位相調整器111によってクロック406と内部クロック412の位相が同期するようにクロック410が発生される。図6(b)はこの動作波形例を示してる。
【００５２】
図10にマクロの実施例を示す。図10の実施例はダイナミックメモリをパイプライン化した場合の例である。601はアドレスラッチ、602はアドレスデコーダ、603はアドレスドライバ、604はセンスアンプとライトアンプ、605は入力データDIラッチ、606はライトバッファ、607はI/O線610、611の信号を増幅するI/O線アンプ、608と609はビット線対BLと/BL、610と611はI/O線対、612はワード線、613はメモリセルである。クロックCLKは位相調整器620を通った後、601と605と607に同位相で入力される。621は図1のクロック114aに相当するクロックのフィードバック線で、位相調整器620に601、605、および607と同位相のクロックを入力している。
【００５３】
読み出し時には、601でラッチされたアドレスはデコードされた後、ワード線612の内、一本を選択してアサートする。ビット線BL、/BLに出力されたメモリセルの情報は604で増幅される。増幅されたメモリセルのデータは次のクロックによって607によってラッチされ、出力データDOとして出力される。
【００５４】
書き込み時には、601でラッチされたアドレスはデコードされた後、ワード線612の内、一本を選択してアサートする。同時に書き込みデータは605によってラッチされ、606によってビット線BL、/BLを駆動する。この動作によってメモリセルへの書き込みが行われる。
【００５５】
上記二つの動作にはビット線BL、/BLおよびI/O線等のプリチャージ動作は省略した。
【００５６】
601、605および607の各ラッチ部分に供給されるクロックの位相と、図10のダイナミックメモリを使用する母回路のクロック位相を本発明のクロック分配方式によって一致させることができる。
【００５７】
【発明の効果】
本発明の方法により、マクロを含んだ半導体装置において、その母回路内のラッチへ供給されるクロックと、マクロ内ラッチへ供給されるクロックを同一位相にすることができる。
【図面の簡単な説明】
【図１】本発明の実施例を示すブロック図である。
【図２】従来例のクロック分配系を示す概念図である。
【図３】本発明の課題を説明するためのクロック分配系を示すブロック図である。
【図４】 H-tree型クロック分配系を示すブロック図である。
【図５】 PLLの実施例を示すブロックである。
【図６】 DLLの実施例を示すブロック図である。
【図７】 H-tree型クロック分配系に配線長調整部を設けた実施例を示すブロック図である。
【図８】ラッチの実施例を示す回路図である。
【図９】他の実施例を示すブロック図である。
【図１０】 DRAMマクロの実施例を示すブロック図である。
【符号の説明】
100……半導体装置、
130……従来の半導体装置。
【発明の属する技術分野】
本発明は半導体装置に係わり、特に高速クロック分配系を有する半導体装置に関する。本発明はさらに、独立して設計された半導体回路の設計資産を有効利用しつつ、高速なクロック分配系を実現可能な技術に関する。
【０００２】
【従来の技術】
図2に従来のクロック分配系を用いた半導体装置の例を示す。101はフェーズ・ロックド・ループ(PLL)、102はクロック分配線、103はクロックバッファを示している。120は入力クロックで、PLL 101によってN倍に逓倍されて102にN倍の周波数を出力している。PLL 101によって逓倍されたクロックは103で増幅され、各ラッチ(ラッチとフリップフロップは厳密には意味が異なるが、ここでは以下代表して各ラッチと記す)に等遅延で分配される。等遅延で分配するためには、たとえば等長配線の技術が用いられる。
【０００３】
分配されたクロックの内の一本 104はPLL 101に入力され、104と120の位相が同一になるようにPLL 101は動作する。
【０００４】
【発明が解決しようとする課題】
図3は図2の構成の半導体装置に、マクロ130aと130bを追加したときのクロック分配系を示している。マクロとはそれ以外の回路(以下、母回路と記す)と、マクロと母回路とのインターフェース仕様だけを満たすように独立して設計された回路で、そのインターフェース仕様を満たす限りそのマクロは母回路を様々に変えることができる回路を言う。
【０００５】
たとえば、1998 IEEE International Solid-State Circuit Conference Digest of Technical Papers、 pp。72 - 73に記載されている回路はキャパシタンスによって情報を記憶するメモリ機能を有するDRAMマクロの一例である。
【０００６】
このようなマクロは異なる設計者により、別個に設計されることがある。たとえば、DRAMマクロ専門の設計者、コプロセッサ専門の設計者などが考えられる。これらの別々の起源を有するマクロを組み合わせて、システム的な回路を組み立てることができる。この方法によれば、既存のマクロを有効利用して、付加価値の高いシステムＬＳＩを設計することができる。
【０００７】
なお、マクロにはソフトIPと呼ばれる回路レベルでの設計データを示すものと、ハードIPと呼ばれるレイアウトなど半導体装置の物理的構造を記述したデータがある。高速動作を可能とする場合は、ハードIPの方が適している。回路を物理的レイアウトに書き直す際に、性能が保証されるとは限らないからである。
【０００８】
母回路のラッチに分配されたクロックは、121および122にも各ラッチと同位相で供給される。各マクロ130aおよび130bは121および122から入力されたクロックを、各マクロ内のクロックバッファ133aおよび133bを用いて各マクロ内のラッチに等遅延で分配される。
【０００９】
図3のマクロを含む半導体装置のクロック分配では、121や122のクロックの位相と母回路内のラッチの位相とは同位相になる。しかし、121や122から各マクロ内のラッチのクロック入力まではある遅延時間Tmをだけ要するため、母回路内のラッチとマクロ内のラッチとの間に位相差(スキュー)がTmだけ生じてしまう。
【００１０】
また、各マクロでTmは異なるため、マクロ間でのスキューも生じる。大きな規模のマクロ(メガセルとも呼ばれる)の場合、前記Tmは大きくなる傾向になり、そのマクロを用いた半導体装置のクロックスキューを増加させてしまう。
【００１１】
このようにマクロを含んだ従来の半導体装置では、その母回路内のラッチへ供給されるクロックと、マクロ内ラッチへ供給されるクロックの間にスキューを生じる。これらのクロックスキューは半導体装置のクロック周波数の高周波数化を阻むため、半導体装置を高速に動作させることができなくなる。
【００１２】
マクロの設計段階で母回路のクロックバッファ103から121あるいは122までのクロック分配系の遅延を、Tmを考慮して設計すれば本課題は解決されるが、マクロ設計が母回路設計と切り放せないという問題を生じる。
【００１３】
【課題を解決するための手段】
上記の課題を解決するために、本発明ではクロック信号を供給するクロック供給源と、クロック供給源からクロックが供給される複数の第１の被制御回路および上記クロック信号の位相調整回路と、クロック信号の位相調整回路を経たクロック信号が供給される第２の被制御回路とを有し、第１の被制御回路および上記クロック信号の位相調整回路に入力されるクロックの位相が同位相になるように構成した。
【００１４】
このとき、クロック供給源からクロックが供給される複数の第１の被制御回路の数が、クロック信号の位相調整回路の数よりも多いことがふつうである。
【００１５】
この場合には、本発明の特徴は、クロック信号を供給するクロック供給源と、クロック供給源からクロックが供給される複数の第１の被制御回路およびクロック信号の位相調整回路と、クロック信号の位相調整回路を経たクロック信号が供給される第２の被制御回路とを有し、クロック供給源からクロックが供給される複数の第１の被制御回路の数が、クロック信号の位相調整回路の数よりも多いことを特徴とする。
【００１６】
別の表現によれば、クロック供給源のファンアウトのうち第１の被制御回路が占める割合が、クロック信号の位相調整回路が占める割合よりも多いことを特徴とする。
【００１７】
位相調整手段は、第1のクロックと第2のクロックを入力して周波数を比較する位相周波数比較器を有し、位相周波数比較器の出力により制御される３のクロック信号を出力するように構成できる。
【００１８】
本発明はさらに詳細には、第1のクロックと第2のクロックを入力し、第3のクロックを発生する第1のクロック処理手段と、第3のクロックと第4のクロックを入力し、第5のクロックを発生する第2のクロック処理手段と、少なくとも一つのラッチからなる第1ラッチ群と第2ラッチ群を有する半導体装置において、第2のクロックは第3のクロックからバッファを通して生成され、第2と第3のクロックの周波数は同一であり、第1のクロック処理手段は、第1と第2のクロックが同一位相・同一周波数になるように第3のクロックを発生し、第4のクロックは第5のクロックからバッファを通して生成され、第4と第5のクロックの周波数は同一であり、第2のクロック処理手段は、第3と第4のクロックが同一位相・同一周波数になるように第5のクロックを発生し、第1ラッチ群にはバッファを通して第3のクロックが供給され、第2ラッチ群にはバッファを通して第5のクロックが供給され、第1ラッチ群と第2ラッチ群は同一位相で動作することを特徴とする。
【００１９】
なお、本明細書で「同一位相・同一周波数」などと述べている場合、回路の要求している性能が許容するような、実用上支障のない程度の誤差は無視することとする。
【００２０】
本発明の第1のクロック処理手段は、さらに具体的な一例としては、第1のクロックと第2のクロックを入力し、第1の誤差信号を出力する位相周波数比較器と、第1の誤差信号を入力し、第2の誤差信号を出力するチャージポンプ回路と、第2の誤差信号を入力し、第3の誤差信号を出力するローパスフィルタと、第3の誤差信号により発振周波数が変化する電圧制御型発振器によって構成され、第3のクロックは電圧制御型発振器によって生成することができる。
【００２１】
本発明は、特に別々に起源を有する（設計者、設計会社が異なる）複数の回路を統合して単一の回路、たとえば半導体集積回路装置（チップ）を構成する際に有意義である。
【００２２】
すなわち、第１の回路ブロックの設計データを格納した記録媒体から第１の回路ブロックの設計データを読み出し、第２の回路ブロックの設計データと合成して単一の半導体装置の設計データを構成する回路の設計方法であって、第１の回路ブロックと第２の回路ブロックの間にクロック信号の位相調整手段を挿入することを特徴とする。この手法により、回路全体としてのクロックの位相ずれの問題を解決することができる。
【００２３】
また、クロック信号を出力するクロック出力端子、クロック出力端子から送られるクロック信号の位相を調節する回路、を有する第１の回路ブロックの設計データを準備し、第２の回路ブロックの設計データと合成する回路の設計方法であって、第１の回路ブロックのクロック出力端子を第２の回路ブロックのクロック入力端子に接続することを特徴とする。この手法によれば、母胎となる回路にあらかじめクロックの位相保証手段が準備されているので、回路の合成時の負担がより軽減される。
【００２４】
さらに、別の態様としては、組み合わされるべき回路ブロックの側に、クロックの位相調整手段を内蔵しても良い。このような回路の設計データが流通することにより、これを購入した者は、回路間のクロックのずれを気にすることなく、これらを結合・合成して付加価値の高い回路システムを構成できるのである。
【００２５】
このような設計データは、たとえば、クロック信号を受けるクロック入力端子、クロック入力端子から送られるクロック信号の位相を調節する回路、調節されたクロック信号で制御される内部回路、を有する回路の設計データを格納したことを特徴とする記録媒体、たとえばCD-ROMの形態で流通することができる。
【００２６】
設計データには、回路の電気的な結合（いわゆる回路図）を示すだけのもの（いわゆるソフトIP）や、半導体集積回路装置として実現した際の物理的スケール、レイアウト、材料の指定などを示すもの（いわゆるハードIP）など様々なものがある。データは、数値的なものでもよいし、グラフィカルなものでもよい。
【００２７】
このような設計データが記述する回路は、単一の回路素子（たとえばチップ）の一部分のみを記述する場合が多いので、回路外部との信号のやりとりを、基板上に形成された配線構造により行うことが多い。これは、ハードIPによるデータの場合には確認することもできる。
【００２８】
また、このようなデータは前述のようにCD-ROMなどで流通する代わりに、インターネット上で配信されてもよい。この場合には、クロック信号を受けるクロック入力端子、クロック入力端子から送られるクロック信号の位相を調節する回路、調節されたクロック信号で制御される内部回路、を有する回路の設計データを格納した記録媒体を準備し、ユーザからのデータの転送要求に応じて、記録媒体より回路データを上記ユーザに転送することにより実現できる。インフラの整備が進めば、この形態はCD-ROMでの流通に比べても利便性があるといえよう。
【００２９】
さらに、上記課題を解決するために本発明で用いた主な手段は、第1のクロックと第2のクロックを入力し、前記第1と第2のクロックが同一位相・同一周波数になるように第3のクロックを発生する第1のクロック処理手段と、第3のクロックと第4のクロックを入力し、前記第3と第4のクロックが同一位相・同一周波数になるように第5のクロックを発生する第2のクロック処理手段と、複数のラッチからなる第1ラッチ群と第2ラッチ群を有する半導体装置において、第2のクロックは第3のクロックからバッファあるいは分周器を通して生成し、第4のクロックは第5のクロックからバッファあるいは分周器を通して生成し、第1ラッチ群にはバッファを通して第3のクロックが供給し、第2ラッチ群にはバッファを通して第5のクロックが供給する。
【００３０】
【発明の実施の形態】
図1に本発明の実施例を示す。図3と比較すると、位相調整回路111aおよび111bが各マクロ110aおよび110bに付加されている。
【００３１】
この例では、ブロック（マクロ）110a、110bはIPプロバイダより設計データを購入して、自社の回路に付加することを想定してある。設計データはCD-ROMやオンラインで入手することができる。この例では、 IPプロバイダがあらかじめ自分の設計データ中に位相調整回路111aおよび111bを付加している場合である。
【００３２】
111aは121から入力されたクロックからクロック112aを発生させる。クロック112aはクロックバッファ113aで増幅され、マクロ内の各ラッチに同位相で分配される。また同様に、クロック114aを通して位相調整器111aに同位相で分配される。位相調整器111aはクロック114aとクロック121が同位相になるようにクロック112aを発生させる。
【００３３】
これにより、クロック121とマクロ内の各ラッチの入力クロックが同位相になるようにすることができる。同様にして、マクロ110b内のクロックについても位相調整器111bを位相調整器111aのように動作させることで、クロック122とマクロ110b内の各ラッチの入力クロックが同位相になる。このようにして、マクロ110aおよび110bを含んだ半導体装置100において、マクロ内のラッチと母回路のラッチを同位相で動作させられる。位相調整器111aおよび111bによって、各マクロの母回路が変わってもマクロ内のラッチと母回路のラッチを常に同位相で動作させられる。
【００３４】
図8にラッチの実施例を示す。26個のトランジスタから成っており、Dがデータ入力、Qがデータ出力、clkがクロックを示す。このラッチは500aで表されたマスター部と500bで表されたスレーブ部とで構成されている。clkが'L'の時、マスター部500aによりDに入力されたデータはそのままノード501に出力される。また、スレーブ部500bは保持していたデータをノード501のレベルに関係無くQに出力しづける。つぎに、clkが'H'になるとマスター部500aは先ほどのノード501のデータをDのレベルに関係なくノード501に保持しする。スレーブ部500bはそのノード501のデータをQに出力する。このようにして、図8のラッチはクロックclkが'L'から'H'に変化した瞬間のDのデータをQにラッチして出力する。(厳密には図8の回路はラッチではなく、フリップフロップであるが、ここでは両者の名前の区別はないものとする。)
クロックバッファ103、113aおよび113bから各ラッチ等への同位相クロック分配の方法は特に限定しない。H-tree方式でもよいし、メッシュ方式でもよい。
【００３５】
図4はいわゆるH-tree方式を用いた場合の例である。200から入力されたクロックを201a〜201pまでのノードに同位相でクロックを分配することができる。
【００３６】
また、同位相クロック分配の方法において、配線長を同じ長さに調整する手法が一般的である。なお、クロックの配線材料としては、抵抗ができるだけ小さいことが望ましい。近時銅を素材とする金属配線が用いられるようになっているが、銅配線をクロック信号配線とすることも望ましい形態である。
【００３７】
図7は図4のH-tree方式に配線長調整部分210aおよび210bを追加した場合の実施例である。H-tree方式に限らず、一般に配線長を等長に配線することは困難である。その場合、図7のように配線長調整部分210aおよび210bを追加して調整すればよい。
【００３８】
図1の実施例では、位相調整回路111aおよび111bが各マクロ110aおよび110bに付加されている。このような方法は、マクロの提供者（設計者）側がクロックスキューに配慮した場合である。
【００３９】
図９に別の態様を示す。これは、マクロを組み合わせてシステムを作る側でクロックスキューに配慮した場合である。図9では、位相調整回路111aおよび111bを各マクロ110aおよび110bの外に付加している。
【００４０】
図1の実施例の場合には各マクロに位相調整回路を備えればそれを使用する母回路の設計が楽になるという利点がある。一方、図9のようにすれば、各マクロにクロック出力線114aあるいは114bを母回路に出力する端子が必要になるが、各マクロに位相調整器が必要でなくなるため、マクロの設計が楽になるという利点がある。
【００４１】
一般に低速のクロック周波数でマクロを使用する場合、クロックスキューがあまり問題とならない場合が多い。その場合、図1の実施例ではマクロ内の位相調整回路が不必要になり、位相調整器が無駄になる。それに対して、図9では必要に応じて位相調整回路を母回路に設置できるため面積効率が向上する。
【００４２】
PLL 101の構成は特に限定しない。いわゆるDLLで構成してもよいし、IEEE 1998 CUSTOM INTEGRATED CIUCUITS CONFERENCE、 pp。511 - 514に示されたようなSMD(Synchronous Mirror Delay)で構成してもよい。なお、SMDを図1の101に使用した場合、一部のSMDはフィードバック構造を持たず、図1の構成にあてはまらないように見える。しかし、その場合でもダミーのクロックバッファを内部に持っているのが通常であり、そのダミーのクロックバッファからの出力をクロックのフィードバックと考えれば、図1の本発明の図面と同様の構成であるといえる。
【００４３】
図5はPLL 101の実施例を示した図である。CLK 306は外部から入力されるクロックである。301は位相周波数比較器で、302はチャージポンプ、303はローパスフィルタ、304は電圧制御発振器、305は分周器を示している。それぞれの詳細回路は省略する。
【００４４】
クロック 306および内部クロック 312の位相と周波数差が、位相周波数比較器301で比較されて誤差信号307a、307bが出力される。この誤差信号がチャージポンプ302によってアナログ信号に変換され、ローパスフィルタ303によって誤差信号の高周波成分が除去された後に電圧制御発振器304に発振周波数制御信号309として入力される。電圧制御発振器304の発振出力はクロック310として母回路のクロック分配系へ供給される。クロック分配系からのクロック311は分周器305で分周された後、位相周波数比較器301に入力される。
【００４５】
この位相同期ループ101によってクロック306と内部クロック310の位相が同期し、310の周波数は306の分周器305の分周比の逆数倍になる。図5(b)の動作波形は分周器305の分周比が2の場合の例を示してる。
【００４６】
位相調整器 111の構成は特に限定しない。いわゆるPLLやDLLで構成してもよいし、SMDで構成してもよい。SMDを用いればデジタル回路で構成できるため、論理合成によって位相調整器を構成でき、インプリメントが容易になるという効果がある。
【００４７】
なお、SMDを図1の111に使用した場合、一部のSMDはフィードバック構造を持たず、図1の構成にあてはまらないように見える。しかし、その場合でもダミーのクロックバッファを内部に持っているのが通常であり、そのダミーのクロックバッファからの出力をクロックのフィードバックと考えれば、図1の本発明の図面と同様の構成であるといえる。
【００４８】
図6は位相調整器 111aあるは111bをDLLで構成した場合の実施例である。
【００４９】
406は外部から入力されるクロックである。401は位相周波数比較器で、402はチャージポンプ、403はローパスフィルタ、404は電圧制御遅延器を示している。それぞれの詳細回路は省略する。
【００５０】
406および内部クロック 412の位相と周波数差が、位相周波数比較器401で比較されて誤差信号407a、407bが出力される。この誤差信号がチャージポンプ402によってアナログ信号に変換され、ローパスフィルタ403によって誤差信号の高周波成分が除去された後に電圧制御遅延器404に遅延制御信号409として入力される。電圧制御遅延器404の発振出力はクロック410としてマクロ内のクロック分配系へ供給される。クロック分配系からのクロック412は位相周波数比較器401に入力される。
【００５１】
この位相調整器111によってクロック406と内部クロック412の位相が同期するようにクロック410が発生される。図6(b)はこの動作波形例を示してる。
【００５２】
図10にマクロの実施例を示す。図10の実施例はダイナミックメモリをパイプライン化した場合の例である。601はアドレスラッチ、602はアドレスデコーダ、603はアドレスドライバ、604はセンスアンプとライトアンプ、605は入力データDIラッチ、606はライトバッファ、607はI/O線610、611の信号を増幅するI/O線アンプ、608と609はビット線対BLと/BL、610と611はI/O線対、612はワード線、613はメモリセルである。クロックCLKは位相調整器620を通った後、601と605と607に同位相で入力される。621は図1のクロック114aに相当するクロックのフィードバック線で、位相調整器620に601、605、および607と同位相のクロックを入力している。
【００５３】
読み出し時には、601でラッチされたアドレスはデコードされた後、ワード線612の内、一本を選択してアサートする。ビット線BL、/BLに出力されたメモリセルの情報は604で増幅される。増幅されたメモリセルのデータは次のクロックによって607によってラッチされ、出力データDOとして出力される。
【００５４】
書き込み時には、601でラッチされたアドレスはデコードされた後、ワード線612の内、一本を選択してアサートする。同時に書き込みデータは605によってラッチされ、606によってビット線BL、/BLを駆動する。この動作によってメモリセルへの書き込みが行われる。
【００５５】
上記二つの動作にはビット線BL、/BLおよびI/O線等のプリチャージ動作は省略した。
【００５６】
601、605および607の各ラッチ部分に供給されるクロックの位相と、図10のダイナミックメモリを使用する母回路のクロック位相を本発明のクロック分配方式によって一致させることができる。
【００５７】
【発明の効果】
本発明の方法により、マクロを含んだ半導体装置において、その母回路内のラッチへ供給されるクロックと、マクロ内ラッチへ供給されるクロックを同一位相にすることができる。
【図面の簡単な説明】
【図１】本発明の実施例を示すブロック図である。
【図２】従来例のクロック分配系を示す概念図である。
【図３】本発明の課題を説明するためのクロック分配系を示すブロック図である。
【図４】 H-tree型クロック分配系を示すブロック図である。
【図５】 PLLの実施例を示すブロックである。
【図６】 DLLの実施例を示すブロック図である。
【図７】 H-tree型クロック分配系に配線長調整部を設けた実施例を示すブロック図である。
【図８】ラッチの実施例を示す回路図である。
【図９】他の実施例を示すブロック図である。
【図１０】 DRAMマクロの実施例を示すブロック図である。
【符号の説明】
100……半導体装置、
130……従来の半導体装置。
Claims (15)
- 複数の第１ラッチと、
複数の第２ラッチと、
基準クロックを受けて第１クロックを出力するクロック発生回路と、
第２クロックを出力する位相調整回路と、
上記複数の第１ラッチ、上記クロック発生回路及び上記位相調整回路に分配される上記第１クロックが同一位相となるように、上記第１クロックを上記複数の第１ラッチ、上記クロック発生回路及び上記位相調整回路に分配する第１クロック分配系と、
上記複数の第２ラッチ及び上記位相調整回路に分配される上記第２クロックが同一位相となるように、上記第２クロックを上記複数の第２ラッチ及び上記位相調整回路に分配する第２クロック分配系とを有し、
上記クロック発生回路は、上記基準クロックと上記第１クロック分配系を経由して分配された第１クロックとが同一位相となるように上記第１クロックの位相を調整し、
上記位相調整回路は、上記第１クロック分配系を経由して分配された上記第１クロックと上記第２クロック分配系を経由して分配された上記第２クロックとが同一位相となるように上記第２クロックの位相を調整する半導体集積回路装置。 - 請求項１において、
上記第１クロック分配系により分配される上記第１クロックを増幅する複数の第１クロックバッファと、
上記第２クロック分配系により分配される上記第２クロックを増幅する複数の第２クロックバッファとを有する半導体集積回路装置。 - 請求項１において、
同一位相である２つのクロックは上記半導体集積回路装置の動作仕様により許容されうる誤差を有する半導体集積回路装置。 - 請求項１において、
上記第１ラッチは、第１データ入力ノード、第１クロック入力ノード、第１マスター部及び第１スレーブ部とを有し、
上記第１マスター部は、上記第１クロック入力ノードに入力された上記第１クロックが第１状態のときに、上記第１データ入力ノードから入力されたデータを保持し、
上記第１スレーブ部は、上記第１クロック入力ノードに入力された上記第１クロックが第２状態のときに、上記第１マスター部に保持されたデータを保持する半導体集積回路装置。 - 請求項１において、
上記第２ラッチは、第２データ入力ノード、第２クロック入力ノード、第２マスター部及び第２スレーブ部とを有し、
上記第２マスター部は、上記第２クロック入力ノードに入力された上記第２クロックが第１状態のときに、上記第２データ入力ノードから入力されたデータを保持し、
上記第２スレーブ部は、上記第２クロック入力ノードに入力された上記第２クロックが第２状態のときに、上記第２マスター部に保持されたデータを保持する半導体集積回路装置。 - 請求項１において、
上記複数の第１ラッチを含む母回路と、
上記複数の第２ラッチを含むマクロを有する半導体集積回路装置。 - 請求項１において、
上記第１クロック分配系は配線長調整部分を有する半導体集積回路装置。 - 請求項１において、
上記第２クロック分配系は配線長調整部分を有する半導体集積回路装置。 - 第１クロックを増幅する複数段の第１クロックバッファを含む第１クロック分配系と、
第２クロックを増幅する複数段の第２クロックバッファを含む第２クロック分配系と、
上記第１クロック分配系の最終段の上記第１クロックバッファの一つに接続され、第１基準クロックと上記第１クロックバッファにより増幅された上記第１クロックとを受ける第１位相調整回路と、
上記第２クロック分配系の最終段の上記第２クロックバッファの一つに接続され、上記第１基準クロックと同一位相の第２基準クロックと上記第２クロックバッファにより増幅された上記第２クロックとを受ける第２位相調整回路と、
上記第１クロック分配系の最終段の上記第１クロックバッファの一つに接続され、上記第１クロックバッファにより増幅された上記第１クロックを受ける複数の第１ラッチと、
上記第２クロック分配系の最終段の上記第２クロックバッファの一つに接続され、上記第２クロックバッファにより増幅された上記第２クロックを受ける複数の第２ラッチと、を含み、
上記第１位相調整回路から上記第１クロック分配系を経由して上記第１位相調整回路に戻るクロック分配経路長は、上記第２位相調整回路から上記第２クロック分配系を経由して上記第２位相調整回路に戻るクロック分配経路長と異なっており、
上記第１位相調整回路は、上記第１基準クロックと上記第１クロックバッファにより増幅された上記第１クロックが同一位相となるように、上記第１クロックの位相が調整され、
上記第２位相調整回路は、上記第２基準クロックと上記第２クロックバッファにより増幅された上記第２クロックが同一位相となるように、上記第２クロックの位相が調整され、
上記第２基準クロックは、上記第１クロックバッファにより増幅された上記第１クロックとされる半導体集積回路装置。 - 請求項９において、
同一位相である２つのクロックは上記半導体集積回路装置の動作仕様により許容されうる誤差を有する半導体集積回路装置。 - 請求項９において、
上記複数の第１ラッチのそれぞれが受ける上記第１クロックは、上記第１位相調整回路が受ける上記第１クロックと同一位相であり、
上記複数の第２ラッチのそれぞれが受ける上記第２クロックは、上記第２位相調整回路が受ける上記第２クロックと同一位相である半導体集積回路装置。 - 請求項９において、
上記第１ラッチは、第１データ入力ノード、第１クロック入力ノード、第１マスター部及び第１スレーブ部とを有し、
上記第１マスター部は、上記第１クロック入力ノードに入力された上記第１クロックが第１状態のときに、上記第１データ入力ノードから入力されたデータを保持し、
上記第１スレーブ部は、上記第１クロック入力ノードに入力された上記第１クロックが第２状態のときに、上記第１マスター部に保持されたデータを保持する半導体集積回路装置。 - 請求項９において、
上記第２ラッチは、第２データ入力ノード、第２クロック入力ノード、第２マスター部及び第２スレーブ部とを有し、
上記第２マスター部は、上記第２クロック入力ノードに入力された上記第２クロックが第１状態のときに、上記第２データ入力ノードから入力されたデータを保持し、
上記第２スレーブ部は、上記第２クロック入力ノードに入力された上記第２クロックが第２状態のときに、上記第２マスター部に保持されたデータを保持する半導体集積回路装置。 - 請求項９において、
上記複数の第１ラッチを含む母回路と、
上記複数の第２ラッチを含むマクロを有する半導体集積回路装置。 - 請求項９において、
上記第１クロック分配系は配線長調整部分を有する半導体集積回路装置。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31869198A JP3753355B2 (ja) | 1998-11-10 | 1998-11-10 | 半導体装置 |
| TW088117929A TW452680B (en) | 1998-11-10 | 1999-10-16 | Electrical circuit, semiconductor integrated circuit device, circuit design method, record media and data distribution method |
| KR1019990047415A KR100609342B1 (ko) | 1998-11-10 | 1999-10-29 | 반도체 장치 |
| US09/437,267 US6396323B1 (en) | 1998-11-10 | 1999-11-10 | Phase adjustor for semiconductor integrated circuit |
| US10/105,362 US6720815B2 (en) | 1998-11-10 | 2002-03-26 | Phase adjustor for semiconductor integrated circuit |
| US10/792,720 US6906572B2 (en) | 1998-11-10 | 2004-03-05 | Semiconductor integrated circuit device |
| US10/992,730 US7084690B2 (en) | 1998-11-10 | 2004-11-22 | Semiconductor integrated circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31869198A JP3753355B2 (ja) | 1998-11-10 | 1998-11-10 | 半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003364041A Division JP2004152290A (ja) | 2003-10-24 | 2003-10-24 | 半導体装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2000151369A JP2000151369A (ja) | 2000-05-30 |
| JP2000151369A5 JP2000151369A5 (ja) | 2004-11-04 |
| JP3753355B2 true JP3753355B2 (ja) | 2006-03-08 |
Family
ID=18101947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31869198A Expired - Fee Related JP3753355B2 (ja) | 1998-11-10 | 1998-11-10 | 半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (4) | US6396323B1 (ja) |
| JP (1) | JP3753355B2 (ja) |
| KR (1) | KR100609342B1 (ja) |
| TW (1) | TW452680B (ja) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3753355B2 (ja) * | 1998-11-10 | 2006-03-08 | 株式会社ルネサステクノロジ | 半導体装置 |
| JP3880302B2 (ja) * | 2000-10-12 | 2007-02-14 | 富士通株式会社 | 位相合成回路およびタイミング信号発生回路 |
| US6594772B1 (en) * | 2000-01-14 | 2003-07-15 | Hewlett-Packard Development Company, L.P. | Clock distribution circuitry to different nodes on integrated circuit with clock coupling circuitry to maintain predetermined phase relation between output and input of adjacent nodes |
| US7358974B2 (en) * | 2001-01-29 | 2008-04-15 | Silicon Graphics, Inc. | Method and system for minimizing an amount of data needed to test data against subarea boundaries in spatially composited digital video |
| US6985041B2 (en) * | 2002-05-02 | 2006-01-10 | Intel Corporation | Clock generating circuit and method |
| US6885233B2 (en) * | 2002-05-02 | 2005-04-26 | Intel Corporation | Altering operating frequency and voltage set point of a circuit in response to the operating temperature and instantaneous operating voltage of the circuit |
| US6809606B2 (en) * | 2002-05-02 | 2004-10-26 | Intel Corporation | Voltage ID based frequency control for clock generating circuit |
| JP4163974B2 (ja) * | 2003-02-18 | 2008-10-08 | 松下電器産業株式会社 | 半導体装置 |
| US7528638B2 (en) * | 2003-12-22 | 2009-05-05 | Micron Technology, Inc. | Clock signal distribution with reduced parasitic loading effects |
| US7084686B2 (en) * | 2004-05-25 | 2006-08-01 | Micron Technology, Inc. | System and method for open-loop synthesis of output clock signals having a selected phase relative to an input clock signal |
| US7078951B2 (en) * | 2004-08-27 | 2006-07-18 | Micron Technology, Inc. | System and method for reduced power open-loop synthesis of output clock signals having a selected phase relative to an input clock signal |
| KR100640609B1 (ko) * | 2004-12-13 | 2006-11-01 | 삼성전자주식회사 | 포인트 확산클럭분배 네트워크 및 클럭분배방법 |
| US7216279B2 (en) * | 2005-07-19 | 2007-05-08 | Lsi Logic Corporation | Testing with high speed pulse generator |
| JP2007123336A (ja) * | 2005-10-25 | 2007-05-17 | Renesas Technology Corp | 半導体集積回路のクロック構成方法およびそのプログラム |
| US20070229115A1 (en) * | 2006-01-25 | 2007-10-04 | International Business Machines Corporation | Method and apparatus for correcting duty cycle error in a clock distribution network |
| US7688928B2 (en) * | 2006-09-05 | 2010-03-30 | Lsi Corporation | Duty cycle counting phase calibration scheme of an input/output (I/O) interface |
| US7719316B2 (en) * | 2006-12-01 | 2010-05-18 | The Regents Of The University Of Michigan | Clock distribution network architecture for resonant-clocked systems |
| US7973565B2 (en) * | 2007-05-23 | 2011-07-05 | Cyclos Semiconductor, Inc. | Resonant clock and interconnect architecture for digital devices with multiple clock networks |
| US8205182B1 (en) | 2007-08-22 | 2012-06-19 | Cadence Design Systems, Inc. | Automatic synthesis of clock distribution networks |
| JP2009152822A (ja) * | 2007-12-20 | 2009-07-09 | Spansion Llc | 記憶装置 |
| US7941689B2 (en) * | 2008-03-19 | 2011-05-10 | International Business Machines Corporation | Minimizing clock uncertainty on clock distribution networks using a multi-level de-skewing technique |
| WO2009125335A2 (en) * | 2008-04-07 | 2009-10-15 | Ecolab Inc. | Ultra-concentrated liquid degreaser composition |
| WO2009146241A1 (en) | 2008-05-27 | 2009-12-03 | Sandbridge Technologies, Inc. | Power saving circuit using a clock buffer and multiple flip-flops |
| WO2011046977A2 (en) * | 2009-10-12 | 2011-04-21 | Cyclos Semiconductor, Inc. | Architecture for controlling clock characteristics |
| FR2968787A1 (fr) * | 2010-12-13 | 2012-06-15 | Commissariat Energie Atomique | Dispositif et procede de compensation de delai de propagation d'un signal |
| WO2013064868A1 (en) * | 2011-11-04 | 2013-05-10 | Freescale Semiconductor, Inc. | Multi-level clock signal distribution network and integrated circuit |
| US9172383B2 (en) * | 2013-01-29 | 2015-10-27 | Broadcom Corporation | Induction-coupled clock distribution for an integrated circuit |
Family Cites Families (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE34317E (en) * | 1982-08-05 | 1993-07-20 | Seiko Epson Corporation | Variable frequency oscillator |
| FR2556525B1 (fr) * | 1983-12-09 | 1991-06-14 | Plessey Overseas | Appareil de detection de signaux radioelectriques modules en frequence |
| JPS60162388A (ja) * | 1984-02-02 | 1985-08-24 | Mitsubishi Electric Corp | 磁気記録方式 |
| JPH0640649B2 (ja) * | 1986-04-16 | 1994-05-25 | 株式会社日立製作所 | 多段再生中継装置 |
| US5093750A (en) * | 1987-11-06 | 1992-03-03 | Samsung Electronics Co., Ltd. | System for recording/reproducing video data on or from a tape medium for storing digital signals and method therein |
| US5142377A (en) * | 1988-04-06 | 1992-08-25 | Pioneer Electronic Corporation | Time base correction apparatus |
| JPH0277150A (ja) * | 1988-09-13 | 1990-03-16 | Toshiba Corp | クロックライン駆動装置 |
| JPH03101412A (ja) * | 1989-09-14 | 1991-04-26 | Hitachi Ltd | 論理集積回路 |
| JPH03161815A (ja) * | 1989-11-20 | 1991-07-11 | Matsushita Electric Ind Co Ltd | クロック供給方式 |
| US5239206A (en) * | 1990-03-06 | 1993-08-24 | Advanced Micro Devices, Inc. | Synchronous circuit with clock skew compensating function and circuits utilizing same |
| JPH05159080A (ja) * | 1991-12-05 | 1993-06-25 | Hitachi Ltd | 論理集積回路 |
| US5255257A (en) * | 1992-03-04 | 1993-10-19 | Lasertape Systems, Inc. | Frequency, phase and amplitude control apparatus and method for acousto-optic deflector optimization |
| US5485490A (en) * | 1992-05-28 | 1996-01-16 | Rambus, Inc. | Method and circuitry for clock synchronization |
| KR100293596B1 (ko) * | 1993-01-27 | 2001-09-17 | 가나이 쓰도무 | Lsi내클럭분배회로 |
| US5422915A (en) * | 1993-12-23 | 1995-06-06 | Unisys Corporation | Fault tolerant clock distribution system |
| US5416861A (en) * | 1994-04-29 | 1995-05-16 | University Of Cincinnati | Optical synchronous clock distribution network and high-speed signal distribution network |
| US5621692A (en) * | 1994-05-24 | 1997-04-15 | Winbond Electronics Corporation | Memory device with page select capability |
| US5570045A (en) * | 1995-06-07 | 1996-10-29 | Lsi Logic Corporation | Hierarchical clock distribution system and method |
| JP3403551B2 (ja) * | 1995-07-14 | 2003-05-06 | 沖電気工業株式会社 | クロック分配回路 |
| JP3164503B2 (ja) * | 1996-03-18 | 2001-05-08 | シャープ株式会社 | 配線パターン作成装置 |
| JP3291198B2 (ja) * | 1996-05-08 | 2002-06-10 | 富士通株式会社 | 半導体集積回路 |
| US5703537A (en) * | 1996-07-03 | 1997-12-30 | Microclock Incorporated | Phase-locked loop clock circuit for generation of audio sampling clock signals from video reference signals |
| JP3487532B2 (ja) * | 1996-07-08 | 2004-01-19 | 株式会社東芝 | データ処理装置、半導体記憶装置、及びデータ処理方法 |
| US5923385A (en) * | 1996-10-11 | 1999-07-13 | C-Cube Microsystems Inc. | Processing system with single-buffered display capture |
| JPH10161769A (ja) * | 1996-12-02 | 1998-06-19 | Hitachi Ltd | 半導体装置 |
| TW389328U (en) * | 1998-10-28 | 2000-05-01 | Winbond Electronics Corp | A device stringing along the frequency of stylization |
| JP3753355B2 (ja) * | 1998-11-10 | 2006-03-08 | 株式会社ルネサステクノロジ | 半導体装置 |
-
1998
- 1998-11-10 JP JP31869198A patent/JP3753355B2/ja not_active Expired - Fee Related
-
1999
- 1999-10-16 TW TW088117929A patent/TW452680B/zh not_active IP Right Cessation
- 1999-10-29 KR KR1019990047415A patent/KR100609342B1/ko not_active IP Right Cessation
- 1999-11-10 US US09/437,267 patent/US6396323B1/en not_active Expired - Fee Related
-
2002
- 2002-03-26 US US10/105,362 patent/US6720815B2/en not_active Expired - Lifetime
-
2004
- 2004-03-05 US US10/792,720 patent/US6906572B2/en not_active Expired - Fee Related
- 2004-11-22 US US10/992,730 patent/US7084690B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6906572B2 (en) | 2005-06-14 |
| US6720815B2 (en) | 2004-04-13 |
| US20050075855A1 (en) | 2005-04-07 |
| KR100609342B1 (ko) | 2006-08-09 |
| KR20000035108A (ko) | 2000-06-26 |
| TW452680B (en) | 2001-09-01 |
| JP2000151369A (ja) | 2000-05-30 |
| US20020067197A1 (en) | 2002-06-06 |
| US20040169535A1 (en) | 2004-09-02 |
| US7084690B2 (en) | 2006-08-01 |
| US6396323B1 (en) | 2002-05-28 |
| US20020105367A1 (en) | 2002-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3753355B2 (ja) | 半導体装置 | |
| KR100813424B1 (ko) | 지연 라인 동기화 장치 및 방법 | |
| JP4342654B2 (ja) | 遅延回路および半導体集積回路 | |
| JP4001670B2 (ja) | クロック信号分配方法 | |
| US7675797B2 (en) | CAS latency circuit and semiconductor memory device including the same | |
| USRE46754E1 (en) | Integrated circuit for clock generation for memory devices | |
| JP4672194B2 (ja) | 受信回路 | |
| JP2003204251A (ja) | ディジタル遅延ライン | |
| JPH1115554A (ja) | ネガティブ遅延を有するクロック信号のモデリング回路 | |
| JPH09185894A (ja) | 高速同期型マスクロム | |
| JP2004152290A (ja) | 半導体装置 | |
| JP4020836B2 (ja) | クロックツリー回路、および、半導体集積回路装置 | |
| JPH10133768A (ja) | クロックシステム、半導体装置、半導体装置のテスト方法、及びｃａｄ装置 | |
| JP3629019B2 (ja) | 半導体集積回路 | |
| JP2002014742A (ja) | 位相シフト型クロックドライバー | |
| US6918047B1 (en) | Apparatus for high data rate synchronous interface using a delay locked loop to synchronize a clock signal and a method thereof | |
| JP2008010003A (ja) | 半導体集積回路装置の設計方法、および、半導体集積回路の設計プログラムを記録した媒体 | |
| JPH087643B2 (ja) | 情報処理システム | |
| JP2002132377A (ja) | クロック信号分配回路および分配方法 | |
| JP2001144591A (ja) | 可変遅延回路及びこれを用いたタイミング制御回路 | |
| Williams | Session 18 Overview High-Performance Logic and Circuit Techniques |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031024 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040308 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050810 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050823 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051024 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051122 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051209 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081222 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131222 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |