KR970072709A - 주파수 체배회로 - Google Patents

주파수 체배회로 Download PDF

Info

Publication number
KR970072709A
KR970072709A KR1019970011973A KR19970011973A KR970072709A KR 970072709 A KR970072709 A KR 970072709A KR 1019970011973 A KR1019970011973 A KR 1019970011973A KR 19970011973 A KR19970011973 A KR 19970011973A KR 970072709 A KR970072709 A KR 970072709A
Authority
KR
South Korea
Prior art keywords
signal
circuit
output
input
terminal
Prior art date
Application number
KR1019970011973A
Other languages
English (en)
Other versions
KR100215625B1 (ko
Inventor
슈이치 다카다
아키히코 요시자와
Original Assignee
니시무로 타이조
가부시기가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니시무로 타이조, 가부시기가이샤 도시바 filed Critical 니시무로 타이조
Publication of KR970072709A publication Critical patent/KR970072709A/ko
Application granted granted Critical
Publication of KR100215625B1 publication Critical patent/KR100215625B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/00006—Changing the frequency
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0816—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter and the frequency- or phase-detection arrangement being connected to a common input
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/10—Indirect frequency synthesis using a frequency multiplier in the phase-locked loop or in the reference signal path

Abstract

종래에, 체배신호는 위상동기 루푸내의 전압체제 지연회로의 각 지연셀의 출력신호의 상승과 하강을 이용하여 얻어지기 때문에, 프로세스는 분산 등에 의해 전압제어 지연회로내의 전압제어 지연회로내의 전반신호의 듀티가 50%가 안되면, 체배신호에 주파수 지터가 발생하고, 또 기준신호에 듀티가 50%가 아닌 신호를 사용할 수 없으며, 더욱이 듀티가 50%인 체배신호를 얻기 어렵다. 본 발명은 전압제어 지연회로의 각 지연셀의 출력신호의 상승, 또는 하강만을 이용하여 체배신호를 생성하는 체배신호 합성회로를 이용한다.

Description

주파수 체배회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예를 나타내는 도면.

Claims (12)

  1. 입력단자에 기준신호가 공급되며, 출력단자에 지연신호를 출력하고, 상기 지연신호와 상기 기준신호 간의 전체 지연시간의 1/2N 시간씩 상기 기준신호를 지연시킨 신호를 출력하는 2N개의 중간단자를 가진 전압제어 지연회로와, 제1입력단자에 상기 전압제어 지연회로로부터 출력되는 지연신호가 공급되며, 제2입력단자에 상기 기준신호가 공급되며, 양신호의 우상차에 따른 오차신호를 출력하는 위상비교기와, 입력단자에 상기 위상비교기로부터 출력되는 오차신호가 공급되며, 출력단자가 상기 전압제어 지연회로의 제어전압 입력단자에 접속된 저역통과필터와, 2N개의 입력단자에 2N개의 상기 전압제어 지연회로의 중간단자에 접속되며, 입력신호의 상승 또는 하강만을 이용하여 상기 기준신호의 N체배신호를 생선하는 N체배 합성회로를 구비하는 것을 특징으로하는 주파수 체배회로.
  2. 입력단자에 기준신호가 공급되며, 출력단자에 지연신호를 출력하고, 상기 지연신호와 상기 기준신호 간의 전체 지연시간의 1/N 시간씩 상기 기준신호를 지연시킨 신호를 출력하는 N개의 중간단자를 갖는 전압제어 지연회로와, 제1입력단자에 상기 전압제어 지연회로로부터 출력되는 지연신호가 공급되며, 제2입력단자에 상기 기준신호가 공급되며, 양신호의 위상차에 따른 오차신호를 출력하는 위상비교기와, 입력단자에 상기 위상비교기로부터 출력되는 오차신호가 공급되며, 출력단자가 상기 전압제어 지연회로의 제어전압 입력단자에 접속된 저역통과필터와, 2N개의 입력단자중 N개이 입력단자는 N개의 상기 전압제어 지연회로의 중간 단자에 접속되며, 나머지 N개의 입력단자에는 N개의 상기 중간단자로부터 출력되는 신호의 반전신호가 공급되며, 입력신호의 상승 또는 하강만을 이용하여 상기 기준 신호의 N체배신호를 생성하는 N체배 합성회로를 구비하는 것을 특징으로 하는 주파수 체배회로.
  3. 입력단자에 기준신호가 공급되며, 출력단자에 지연신호를 출력하고, 상기 지연신호와 상기 기준신호 간의 전체 지연시간의 1/2N 시간씩 상기 기준신호를 지연시킨 신호를 출력하는 2N개의 중간단자를 갖는 전압제어 지연회로와, 2N개의 입력단자에 2N개의 상기 전압제어 지연회로의 중간단자가 접속되며, 입력신호의 상승 또는 하강만을 이용하여 상기 기준신호의 N체배신호를 생성하는 N체배 합성회로와, 입력단자에 상기 N체배 합성회로로부터 출력되는 N체배신호가 공급되는 N분주회로와, 제1입력단자에 상기 N분주회로의 출력신호가 공급되고, 제2입력단자에 상기 기준신호가 공급되면, 양신호의 위상차에 따른 오차신호를 출력하는 위상비교기와, 입력단자에 상기 오차신호가 공급되며, 출력단자가 상기 전압제어 지연회로의 제어전압 입력단자에 접속된 저역통과 필터를 구비한 것을 특징으로 하는 주파수 체배회로.
  4. 입력단자에 기준신호가 공급되며, 출력단자에 지연신호를 출력하고, 상기 지연신호와 상기 기준신호 간의 전체 지연시간의 1/2N 시간씩 상기 기준신호를 지연시킨 신호를 출력하는 2N개의 중간단자를 갖는 전압제어 지연회로와, 2N개의 입력단자에 2N개의 상기 전압제어 지연회로의 중간단자가 접속되며, 입력신호의 상승 또는 하강만을 이용하여 상기 기준신호의 N체배신호를 생성하는 N체배 합성회로와, 데이타 입력단자에 상기 전압제어 지연회로로부터 출력되는 지연신호가 공급되며, 클록입력단자에 상기 N체배 합성회로로부터 출력되는 N체배신호가 공급되며, N체배신호에 따라 지연신호를 출력하는 동기회로와, 제1입력단자가 상기 동기회로의 출력단자에 접속되며, 제2입력단자에 상기 기준신호가 공급되며, 양신호의 위상차에 따른 오차신호를 출력하는 위상비교기와, 입력단자에 상기 위상비교기로부터 출력되는 오차신호가 공급되며, 출력단자가 상기 전압 제어 지연회로의 제어전압 입력단자에 접속된 저역통과필터를 구비한 것을 특징으로하는 주파수 체배회로.
  5. 입력단자와 출력단자가 접속되고, 출력단자에 발진신호를 출력하며, 상기 발진신호 주기의 1/2N 시간씩 상기 발진신호를 지연시킨 신호를 출력하는 N개의 중간 단자를 가진 전압제어 발진회로와, 입력단자에 상기 전압제어 발진회로의 출력단자가 접속되며, 상기 출력신호를 분주한 분주신호를 출력하는 분주회로오, 제1입력단자에 상기 분주회로로부터 출력되는 분주신호가 공급되며, 제2입력단자에서 상기 기준신호가 공급되며, 양신호의 위상차에 따른 오차신호를 출력하는 위상비교기와, 입력단자에 상기 위상비교기로부터 출력되는 오차신호가 공급되고, 출력단자가 상기 전압제어 발진회로의 제어전압 입력단자에 접속된 저역통과필터와, 제1입력단자가 각각 상기 전압제어 발진회로의 출력단자에 접속되고, 제2입력단자가 각가 상기 전압제어 발진회로의 N개의 중간단자에 접속된 N개의 배타적 논리합 회로와, N개의 입력단자에 상기 N개의 배타적 논리합 회로의 출력단자가 접속되며, 입력신호의 상승 또는 하강만을 이용하여 상기 전압제어 발진회로의 발진신호의 N체배신호를 생성하는 N체배 합성회로를 구비한 것을 특징으로 하는 주파수 체배회로.
  6. 입력단자와 출력단자가 접속되고, 출력단자에 발전신호를 출력하며, 상기 발진신호 주기의 1/2N 시간식 상기 발진신호를 지연시킨 신호를 출력하는 N개의 중간단자를 가진 전압제어 발진회로와, 입력단자에 상기 전압제어 발진회로의 출력단자가 접속되고, 상기 발진신호 주기의 1/2N 시간씩 상기 발진신호를 지연시킨 신호를 출력하는 N개의 중간단자를 가진 전압제어 지연회로와, 입력단자에 상기 전압제어 발진회로의 출력단자가 접속되며, 상기 출력신호를 분주한 분주신호를 출력하는 분주회로와, 제1입력단자에 상기 분주회로로부터출력되는 분주신호가 공급되며, 제2입력단자에 상기 기준신호가 공급되며, 양신호의 위상차에 따른 오차신호를출력하는 위상비교기와, 입력단자에서 상기 위상비교기로부터 출력되는 오차신호가 공급되고, 출력단자가 상기 전압제어 발진회로의 제어전압 입력단자와 상기 전압제어 지연회로의 제어전압 입력단자에 접속된 저역통과 필터와, 2N개의 입력단자에 N개의 상기 전압제어 발진회로의 중간단자와 N개의 상기 전압제어 지연회로의 중간단자가 접속되며, 입력신호의 상승 또는 하강만을 이용하여 상기 전압제어 발진회로의 발진신호의 N체배신호를 생성하는 N체배 합성회로를 구비한 것을 특징으로 하는 주파수 체배회로.
  7. 제1항에 있어서, 상기 N체배 합성회로는, 입력단자가 상기 N체배 합성회로의 입력단자에 접속된 N개의 플립플롭회로와, N개의 입력단자가 상기 N개의 플립플릅회로의 출력단자에 접속되며, 출력단자에 N체배신호를 출력하는 가산회로를 구비한 것을 특징으로하는 주파수 체배회로.
  8. 제2항에 있어서, 상기 N체배 합성회로는, 입력단자가 상기 N체배 합성회로의 입력단자에 접속된 N개의 플립플롭회로와, N개의 입력단자가 상기 N개의 플립플롭회로의 출력단자에 접속되며, 출력단자에 N체배신호를 출력하는 가산회로를 구비한 것을 특징으로 하는 주파수 체배회로.
  9. 제3항에 있어서, 상기 N체배 합성회로는, 입력단자가 상기 N체배 합성회로의 입력단자에 접속된 N개의 플립플롭회로와, N개의 입력단자가 상기 N개의 플립플롭회로의 출력단자에 접속되며, 출력단자에 N체배신호를 출력하는 가산회로를 구비한 것을 특징으로 하는 주파수 체배회로.
  10. 제4항에 있어서, 상기 N체배 합성회로는, 입력단자가 상기 N체배 합성회로의 입력단자에 접속된 N개의 플립플롭회로와, N개의 입력단자가 상기 N개의 플립플롭회로의 출력단자에 접속되며, 출력단자에 N체배신호를 출력하는 가산회로를 구비한 것을 특징으로 하는 주파수 체배회로.
  11. 제6항에 있어서, 상기 N체배 합성회로는, 입력단자가 상기 N체배 합성회로의 입력단자에 접속된 N개의 플립플롭회로와, N개의 입력단자가 상기 N개의 플립플롭회로의 출력단자에 접속되며, 출력단자에 N체배신호를 출력하는 가산회로를 구비한 것을 특징으로 하는 주파수 체배회로.
  12. 제5항에 있어서, 상기 N체배 합성회로는, 입력단자가 상기 N체배 합성회로의 입력단자에 접속된 N/2개의 플립플롭회로와, N/2개의 입력단자가 상기 N/2개을 플립플롭회로의 출력단자에 접속되며, 출력단자에 N체배신호를 출력하는 가산회로를 구비한 것을 특징으로 하는 주파수 체배회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970011973A 1996-04-01 1997-04-01 주파수 체배회로 KR100215625B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP07885196A JP3442924B2 (ja) 1996-04-01 1996-04-01 周波数逓倍回路
JP96-078851 1996-04-01

Publications (2)

Publication Number Publication Date
KR970072709A true KR970072709A (ko) 1997-11-07
KR100215625B1 KR100215625B1 (ko) 1999-08-16

Family

ID=13673338

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970011973A KR100215625B1 (ko) 1996-04-01 1997-04-01 주파수 체배회로

Country Status (6)

Country Link
US (1) US5955902A (ko)
EP (1) EP0800275B1 (ko)
JP (1) JP3442924B2 (ko)
KR (1) KR100215625B1 (ko)
DE (1) DE69735114D1 (ko)
TW (1) TW356624B (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5786732A (en) * 1995-10-24 1998-07-28 Vlsi Technology, Inc. Phase locked loop circuitry including a multiple frequency output voltage controlled oscillator circuit
JPH11163690A (ja) * 1997-11-26 1999-06-18 Toshiba Corp 周波数逓倍回路
FR2772213B1 (fr) * 1997-12-04 2001-11-16 Dassault Electronique Translateur de frequence perfectionne a faible consommation
JP3883090B2 (ja) * 1999-02-17 2007-02-21 富士通株式会社 データ再生システムにおけるクロック調整装置
CA2270516C (en) 1999-04-30 2009-11-17 Mosaid Technologies Incorporated Frequency-doubling delay locked loop
DE60132425T2 (de) * 2000-10-11 2009-02-26 Ntt Electronics Corp. Phasenvergleichsschaltung
JP4497708B2 (ja) * 2000-12-08 2010-07-07 三菱電機株式会社 半導体装置
US7227920B2 (en) 2001-06-26 2007-06-05 Nokia Corporation Circuit and method for correcting clock duty cycle
US6426660B1 (en) * 2001-08-30 2002-07-30 International Business Machines Corporation Duty-cycle correction circuit
KR100423012B1 (ko) * 2001-09-28 2004-03-16 주식회사 버카나와이어리스코리아 오(誤)동기 방지 기능을 가진 지연 동기 루프 회로
JP3566686B2 (ja) * 2001-10-16 2004-09-15 Ｎｅｃマイクロシステム株式会社 逓倍クロック生成回路
JP3849485B2 (ja) * 2001-10-18 2006-11-22 セイコーエプソン株式会社 パルス処理回路および周波数逓倍回路
JP2003299347A (ja) * 2002-02-01 2003-10-17 Seiko Instruments Inc Ｐｗｍスイッチングレギュレータ制御回路、ｐｗｍスイッチングレギュレータ及び電子機器
KR100434501B1 (ko) * 2002-04-25 2004-06-05 삼성전자주식회사 듀티 정정을 기반으로 하는 주파수 체배기
US6642756B1 (en) * 2002-07-25 2003-11-04 Sun Microsystems, Inc. Frequency multiplier design
US8340215B2 (en) * 2002-07-26 2012-12-25 Motorola Mobility Llc Radio transceiver architectures and methods
KR100493046B1 (ko) * 2003-02-04 2005-06-07 삼성전자주식회사 클럭의 듀티 사이클을 조정할 수 있는 주파수 체배기 및체배방법
DE102004050621B4 (de) 2003-11-03 2011-03-10 Heidelberger Druckmaschinen Ag Schaltkreis zur Taktinterpolation
JP4729251B2 (ja) * 2003-11-28 2011-07-20 株式会社アドバンテスト 高周波遅延回路、及び試験装置
KR100613059B1 (ko) * 2004-04-20 2006-08-16 주식회사 하이닉스반도체 지연 동기 루프
US7123063B2 (en) * 2004-04-28 2006-10-17 Broadcom Corporation Supply tracking clock multiplier
WO2006030905A1 (ja) * 2004-09-17 2006-03-23 Nec Corporation クロック生成回路、及びクロック生成方法
US7202719B2 (en) * 2004-09-30 2007-04-10 Motorola, Inc. Method and apparatus for frequency synthesis
TWI271038B (en) * 2005-06-09 2007-01-11 Prolific Technology Inc Rational number frequency multiplier circuit and method for generated rational number frequency
KR100682830B1 (ko) * 2005-08-10 2007-02-15 삼성전자주식회사 락 검출기 및 이를 구비하는 지연 동기 루프
KR100693895B1 (ko) 2005-08-16 2007-03-12 삼성전자주식회사 위상동기루프 회로를 구비한 클럭 체배기
JP2007081656A (ja) * 2005-09-13 2007-03-29 Seiko Epson Corp 周期パルス発生回路
KR101032891B1 (ko) * 2008-08-29 2011-05-06 주식회사 하이닉스반도체 클럭생성회로
KR101998293B1 (ko) 2013-04-22 2019-07-10 에스케이하이닉스 주식회사 주파수 체배기
JP7040141B2 (ja) * 2018-03-07 2022-03-23 株式会社デンソー 逓倍クロック生成回路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2658015B1 (fr) * 1990-02-06 1994-07-29 Bull Sa Circuit verrouille en phase et multiplieur de frequence en resultant.
US5107264A (en) * 1990-09-26 1992-04-21 International Business Machines Corporation Digital frequency multiplication and data serialization circuits
EP0570158B1 (en) * 1992-05-08 2000-01-19 National Semiconductor Corporation Frequency multiplication circuit and method for generating a stable clock signal
US5463337A (en) * 1993-11-30 1995-10-31 At&T Corp. Delay locked loop based clock synthesizer using a dynamically adjustable number of delay elements therein
JPH07202649A (ja) * 1993-12-27 1995-08-04 Toshiba Corp 逓倍回路
JP2581463B2 (ja) * 1994-09-08 1997-02-12 日本電気株式会社 差動ｘｏｒ回路とそれを用いた周波数逓倍回路

Also Published As

Publication number Publication date
US5955902A (en) 1999-09-21
KR100215625B1 (ko) 1999-08-16
TW356624B (en) 1999-04-21
JP3442924B2 (ja) 2003-09-02
DE69735114D1 (de) 2006-04-06
EP0800275B1 (en) 2006-01-18
JPH09270680A (ja) 1997-10-14
EP0800275A1 (en) 1997-10-08

Similar Documents

Publication Publication Date Title
KR970072709A (ko) 주파수 체배회로
KR970071989A (ko) 주파수 체배 회로
KR960012737A (ko) 순간적으로 클럭 주파수를 쉬프트하는 위상 동기 회로(pll) 시스템 클럭 발생기
KR960028380A (ko) 위상동기루프회로의 클럭지연보상 및 듀티제어 장치
US5592110A (en) Phase comparison circuit for maintaining a stable phase locked loop circuit in the absence of the pulse of an input signal
US7126396B1 (en) System for clock duty cycle stabilization
KR101032891B1 (ko) 클럭생성회로
US6653876B2 (en) Method and apparatus for synthesizing a clock signal using a compact and low power delay locked loop (DLL)
JP4376611B2 (ja) 周波数変調回路
US6271702B1 (en) Clock circuit for generating a delay
KR100807610B1 (ko) Ｓｍｄ 임의 체배회로
CN210157160U (zh) 数字时钟倍频电路系统
JP4256491B2 (ja) 位相制御ループを具える集積回路
Kalcher et al. Self-aligned open-loop multiphase generator
KR930015361A (ko) 디지탈 발진기
JP2001127629A (ja) Ｐｌｌ周波数シンセサイザ回路
JP2004525548A (ja) 精密位相生成装置
JP2004112599A (ja) ジッタ低減回路および電子機器
KR20000041073A (ko) 주파수 체배기
KR940012090A (ko) 클럭분주회로
KR100213260B1 (ko) 주파수 체배기
KR100189773B1 (ko) 디지털 위상 동기 회로
KR100670462B1 (ko) 분산 시간 발진기
JPH03758Y2 (ko)
KR970031299A (ko) 전압 제어 발진기

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030430

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee