KR950035137A - 입력신호의 펄스폭 조정방법 및 조정회로 - Google Patents

입력신호의 펄스폭 조정방법 및 조정회로 Download PDF

Info

Publication number
KR950035137A
KR950035137A KR1019950008085A KR19950008085A KR950035137A KR 950035137 A KR950035137 A KR 950035137A KR 1019950008085 A KR1019950008085 A KR 1019950008085A KR 19950008085 A KR19950008085 A KR 19950008085A KR 950035137 A KR950035137 A KR 950035137A
Authority
KR
South Korea
Prior art keywords
pulse width
signal
signals
input signal
circuit
Prior art date
Application number
KR1019950008085A
Other languages
English (en)
Inventor
디. 선드스트롬 레이
Original Assignee
빈센트 비. 인그라시아
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=22835426&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR950035137(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 빈센트 비. 인그라시아, 모토로라 인코포레이티드 filed Critical 빈센트 비. 인그라시아
Publication of KR950035137A publication Critical patent/KR950035137A/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K9/00—Demodulating pulses which have been modulated with a continuously-variable signal
    • H03K9/08—Demodulating pulses which have been modulated with a continuously-variable signal of duration- or width-mudulated pulses or of duty-cycle modulated pulses

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Pulse Circuits (AREA)

Abstract

본 발명은 유입 입력 신호(IN)의 펄스폭에 관련하여 조정될 수 있는 출력 신호의 펄스폭을 제공한다. 특히, 다수의 신호는 입력 신호(IN)에 응답하여 발생된다. 다수의 신호중 한 신호는 출력신호가 제1논리상태에서 제2논리상태로 천이할때 제어를 위해 선택되며, 다수의 신호중 한신호는 출력신호가 제2논리상태에서 제1논리상태로 천이할때 제어를 위해 선택되는데, 여기서 출력신호는 다수의 신호중에서 선택의 기능을 하는 펄스폭을 갖는다.

Description

입력신호의 펄스폭 조정방법 및 조정회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 신호의 펄스폭을 조정하기 위한 제1실시예의 회로의 상세한 블럭도, 제3도는 본 발명에 따른 신호의 펄스폭을 조정하는 제2실시예의 회로의 상세한 블럭선도, 제4도는 제3도의 펄스폭 조정기회로를 기술하는 상세한 개략도.

Claims (4)

  1. 입력신호(IN)의 펄스폭을 조정하는 방법에 있어서 상기 방법이 (a)입력 신호(IN)를 수신하는 단계와; (b)상기 입력 신호(IN)에 응답하여 다수의 신호를 발생하는 단계와; (c)출력 신호가 제1논리상태에서 제2논리상태로 천이할 때 제어를 위한 상기 다수의 신호중 한신호를 선택하는 단계 및; (d)상기 다수의 신호 함수인 펄스폭을 갖는 상기 출력 신호가 제2논리상태에서 제1논리상태로 천이할때 제어를 위한 상기 다수의 신호중 한신호를 선택하는 단계를 포함하는 것을 특징으로 하는 입력신호의 펄스폭 조정방법.
  2. 입력신호의 펄스폭을 조정하는 회로에 있어서, 상기 다수의 지연회로 중 첫번째 회로(102)의 입력이 입력신호(IN)을 수신하기 위해 결합되는 경우, 다수의 지연신호를 공급하는 다수의 직렬 결합된 지연회로(102,104)와; 적어도 하나의 선택신호(SELECT)에 응답하여 상기 다수의 지연된 신호를 수신하기 위해 결합된 다수의 입력을 구비하여, 상기 다수의 지연된 신호가 상기 적어도 하나의 선택신호의 함수인 출력신호의 펄스폭을 제공하는 펄스폭 조정기 회로(106)를 포함하는 것을 특징으로 하는 입력신호의 펄스폭 조정회로.
  3. 입력신호(IN)의 펄스폭을 조정하는 회로에 있어서, 상기 다수의 지연된 회로중 첫번째 회로의 입력이 입력신호(IN)를 수신하기 위해 결합되는 경우, 다수의 지연된 신호를 공급하기 위한 다수의 직렬 결합된 지연회로(303,304)와; 상기 다수의 직렬 결합된 지연회로(303,304)중 최종 회로(304)의 지연신호에 응답하는 입력을 구비하고, 레벨 변화 신호(306)를 공급하는 레벨 변화 회로(306) 및; 다수의 선택신호에 응답하여 상기 다수의 지연신호를 수신하기 위해 결합된 다수의 입력(INO, INOB, INI, INIB, IN2, IN26, IN3, IN3b)을 구비하고, 상기 다수의 지연된 신호와 상기 다수 선택신호의 함수인 출력신호의 펄스폭을 제공하는 펄스폭 조정기회로(308)를 포함하는 것을 특징으로 하는 입력신호의 펄스폭 조정회로.
  4. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950008085A 1994-04-05 1995-04-04 입력신호의 펄스폭 조정방법 및 조정회로 KR950035137A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/223,186 US5434523A (en) 1994-04-05 1994-04-05 Circuit and method for adjusting a pulse width of a signal
US223,186 1994-04-05

Publications (1)

Publication Number Publication Date
KR950035137A true KR950035137A (ko) 1995-12-30

Family

ID=22835426

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950008085A KR950035137A (ko) 1994-04-05 1995-04-04 입력신호의 펄스폭 조정방법 및 조정회로

Country Status (4)

Country Link
US (1) US5434523A (ko)
EP (1) EP0676864A1 (ko)
JP (1) JPH07288453A (ko)
KR (1) KR950035137A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100292622B1 (ko) * 1997-12-31 2001-06-15 박종섭 반도체 메모리 장치 및 그 신호 코딩 방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0853385B1 (en) * 1997-11-18 1999-06-23 Hewlett-Packard Company Variable digital delay cell
KR100280472B1 (ko) * 1998-04-24 2001-03-02 김영환 지연회로
DE10038905C2 (de) * 2000-08-09 2003-04-17 Atmel Germany Gmbh Verfahren zur Erhöhung der Grenzfrequenz bei Flip-Flops
US6877100B1 (en) * 2000-08-25 2005-04-05 Micron Technology, Inc. Adjustable timing circuit of an integrated circuit by selecting and moving clock edges based on a signal propagation time stored in a programmable non-volatile fuse circuit
US6377095B1 (en) * 2000-10-10 2002-04-23 National Semiconductor Corporation Digital-edge-rate control LVDS driver
US7082160B2 (en) * 2002-09-05 2006-07-25 Faraday Technology Corp. Pulse width control system for transmitting serial data
JP4829844B2 (ja) * 2007-06-20 2011-12-07 パナソニック株式会社 パルス合成回路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63217711A (ja) * 1987-03-05 1988-09-09 Nec Corp パルス幅制御回路
JPH01202916A (ja) * 1988-02-09 1989-08-15 Nec Corp パルス幅調整回路
KR920013909A (ko) * 1990-12-10 1992-07-30 오가 노리오 펄스신호 발생회로
JPH04365218A (ja) * 1991-06-12 1992-12-17 Seiko Instr Inc パルス幅可変回路
JPH06188691A (ja) * 1992-12-18 1994-07-08 Toshiba Corp パルス幅制御装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3586985A (en) * 1969-12-17 1971-06-22 Gen Motors Corp Variable duty cycle control generator
US3675133A (en) * 1971-06-21 1972-07-04 Ibm Apparatus and method independently varying the widths of a plurality of pulses
JPS62289011A (ja) * 1986-06-06 1987-12-15 Mitsubishi Electric Corp 半導体集積回路
JPS63215212A (ja) * 1987-03-04 1988-09-07 Nec Corp パルス回路
JPH01128612A (ja) * 1987-11-12 1989-05-22 Nec Corp デューティー比調整回路
US4797586A (en) * 1987-11-25 1989-01-10 Tektronix, Inc. Controllable delay circuit
US5093581A (en) * 1990-12-03 1992-03-03 Thomson, S.A. Circuitry for generating pulses of variable widths from binary input data
US5459422A (en) * 1993-06-02 1995-10-17 Advanced Micro Devices, Inc. Edge selective delay circuit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63217711A (ja) * 1987-03-05 1988-09-09 Nec Corp パルス幅制御回路
JPH01202916A (ja) * 1988-02-09 1989-08-15 Nec Corp パルス幅調整回路
KR920013909A (ko) * 1990-12-10 1992-07-30 오가 노리오 펄스신호 발생회로
JPH04365218A (ja) * 1991-06-12 1992-12-17 Seiko Instr Inc パルス幅可変回路
JPH06188691A (ja) * 1992-12-18 1994-07-08 Toshiba Corp パルス幅制御装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100292622B1 (ko) * 1997-12-31 2001-06-15 박종섭 반도체 메모리 장치 및 그 신호 코딩 방법

Also Published As

Publication number Publication date
US5434523A (en) 1995-07-18
JPH07288453A (ja) 1995-10-31
EP0676864A1 (en) 1995-10-11

Similar Documents

Publication Publication Date Title
TW340262B (en) Semiconductor device, system consisting of semiconductor devices and digital delay circuit
KR870005279A (ko) 제어장치
KR970003931A (ko) 출력 전압 레벨 선택 회로를 구비한 반도체 집적 시스템
KR970078452A (ko) 통신시스템을 형성하는 카메라, 부속품 및 카메라시스템
KR950035137A (ko) 입력신호의 펄스폭 조정방법 및 조정회로
EP0940918A3 (en) Feedback pulse generators
US5801562A (en) Variable delay circuit
KR950015034A (ko) 컴퓨터 시스템 내의 전력을 보존하기 위한 napnop 회로
KR920022677A (ko) 주파수 체배기
KR970024568A (ko) 위상 조정 회로, 그 회로를 포함하는 시스템 및 위상 조정 방법
KR930020443A (ko) 데이타 리텐션(dr)모드 컨트롤 회로
NO911479L (no) Krets for multipleksing av klokkesignaler.
KR970076821A (ko) 래치회로
KR930005367A (ko) 잡음제거회로
MY133020A (en) Method and circuit arrangement for transmitting signals
KR100200501B1 (ko) 멀티플렉서
KR100455374B1 (ko) 동기식 회로를 위한 클럭 스큐 보상 장치 및 방법
KR920005595A (ko) 등화장치
KR950015987A (ko) 클럭신호 선택방법 및 그 회로
JP2595103Y2 (ja) 差動ゲートによるタイミング調整回路
JPH03227111A (ja) ドライバ出力回路
JPH07122992A (ja) バスドライバ
JPS63193606A (ja) パルス調整回路
JPH05172902A (ja) テスト回路
KR940027337A (ko) 위성 수신기 선택회로

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E601 Decision to refuse application