JPS62289011A - 半導体集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３、発明の詳細な説明 〔産業上の利用分野〕 この発明は光検出素子の出力電流をディジタル信号に変
換する半導体集積回路に関し、特に光検出素子等に起因
する入力パルス幅の歪を補正するように改善したものに
関するものである。

〔従来の技術〕

第２図は従来の回路構成の一例を示し、図中、２は抵抗
３と並列に接続された増幅器であり、これは光検出素子
１の出力電流を抵抗３により電圧に変換する電流電圧変
換増幅回路２０を構成する。

該増幅回路２０の出力は、増幅器５．抵抗４．６で構成
される電圧増幅回路３０の人力に接続され、該増幅回路
３０の出力は、電圧比較器１２の一方の入力に接続され
、その出力はレベル変換器１３の一方の入力に接続され
ている。また増幅器７と抵抗８は、増幅器２．５の無信
号時の出力電圧と同じ電圧を出力する基準電圧発生回路
４０を構成し、その出力は抵抗９．１０により分圧され
、ピークホールド回路１１に接続され、該回路１１の出
力は電圧比較器１２の他方の入力に接続され、その出力
はレベル変換器１３の他方の入力に接続されている。

以上のように構成された従来の回路では、光検出素子１
が検出した光量に応じた電流が電流電圧変換増幅回路２
０により電圧に変換され、電圧増幅回路３０により増幅
され、電圧比較器１２の一方の入力となる。また上記電
圧増幅回路３０の出力は抵抗９．１０により約１／２に
分圧され、ピークボールド１１に入力される。従って、
ピークホールド１１の出力は、電圧増幅回路３０の出力
のピーク値の１／２の値になり入力波形のパルス幅には
無関係になる。そこで電圧比較器１２では、入力波形が
ピーク値の１／２で比較されることになり、入力波形の
パルス幅を変動させずに出力される。そして、その出力
はレベル変換器１３によりディジタル信号として出力さ
れる。

〔発明が解決しようとする問題点〕

従来の装置は以上のように構成されているので、例えば
、第３図ｔａ＋〜ｆｃｌに示すように、入力光ａに対し
て、光検出素子の出力が出力電流波形すのようになる場
合、レベル変換器１３の出力は出力信号Ｃのようになり
、入力光ａに対して出力信号Ｃのパルス幅が歪むことに
なる。つまり、光検出素子等に起因する立ち上がりと立
ち下がりの遅れ時間の差が、上記パルス幅のひずみを生
じる原因となるという問題点があった。

この発明は上記のような従来の欠点を改善するためにな
されたもので、光電流をディジタル信号に変換する際該
ディジタル信号のパルス幅の歪を補正できる半導体集積
回路を擾供することを目的とする。

ｃ問題点を解決するための手段〕 この発明にかかる半導体集積回路は出力ディジタル信号
のパルス幅を入力光のパルス幅と等しくする補正手段を
設けたものである。

〔作用〕

この発明においては、出力ディジタル信号のパルス幅を
入力光のパルス幅と等しくする補正手段を設けたから、
光検出素子等に起因する出力ディジタル信号のパルス幅
の歪を補正できる。

〔実施例〕

以下、本発明の実施例を図について説明する。

第１図は本発明の一実施例による半導体集積回路を示し
、図中、第２図と同−付号は同一構成要素を示し、１４
はその人力に従来の回路の比較器１２の出力が接続され
、その出力にレベル変換器１３の入力が接続された遅れ
時間調整回路である。

第４図は遅れ時間調整回路１４の詳細な回路図であり、
図中、入力１５は、抵抗２５．３０の一端及びダイオー
ド１７のアノードに接続され、入力１６は、抵抗２６．
３１の一端及びダイオード１８のアノードに接続されて
いる。ダイオード１７のカソードは、定電流源１９．ト
ランジスタ２１のベースに接続され、ダイオード１８の
カソードは、定電流源２０．トランジスタ２２のベース
に接続されている。抵抗２５の他端は、トランジスタ２
３のヘース、コンデンサ２７一端に接続され、抵抗２６
は、トランジスタ２４のベース、コンデンサ２７の他端
に接続されている。抵抗３０はトランジスタ２８のベー
ス、コンデンサ３２の一端に接続され、抵抗３１は、ト
ランジスタ２９のベース、コンデンサ３２の他端に接続
されている。トランジスタ２３のコレクタは、抵抗３３
の一端、トランジスタ２８のコレクタ及びトランジスタ
３５のベースに接続され、トランジスタ２４のコレクタ
は、抵抗３４の一端、トランジスタ２９のコレクタ及び
トランジスタ３６のベースに接続されている。トランジ
スタ２１のコレクタは、トランジスタ２３．２４のエミ
ッタに接続され、トランジスタ２２のコレクタはトラン
ジスタ２８゜２９０エミツタに接続され、定電流源３７
はトランジスタ２１．２２のエミッタに接続されている
。

次に、第５図に示す出力波形を用いて作用効果について
説明する。

以上のように構成された本実施例では、遅れ時間調整回
路１４の入力１５．１６に入力信号Ａ。

Ｂが入ると、トランジスタ２３．２４のベースには、抵
抗２５，２６．コンデンサ２７により、それぞれ波形Ｃ
，Ｄのようなベース電圧がかかり、トランジスタ２８．
２９のベースには、それぞれ波形Ｇ、Ｈのような電圧が
かかる。入力１５が“Ｈ”の時は、トランジスタ２１が
ＯＮＬ、トランジスタ２３．２４から構成される差動増
幅回路が動作し、入力１６が“Ｈ”の時は、トランジス
タ２２がＯＮＬ、トランジスタ２８．２９から構成され
る差動増幅回路が動作する。よって、それぞれの差動増
幅回路を構成するトランジスタ２３゜２４．２８．２９
のコレクタ電流は、それぞれ波形Ｅ、Ｆ、Ｉ、Ｊのよう
になる。そして、抵抗３３に流れる電流は、トランジス
タ２３と２８のコレクタ電流の和であるため、抵抗３３
の両端の電圧は波形にのようになる。また、抵抗３４に
流れる電流は、トランジスタ２４と２９のコレクタ電流
の和であるため、抵抗３４の両端の電圧は波形りのよう
になる。よって、抵抗２５．２６．コンデンサ２７によ
り入力信号が“Ｌ”から“Ｈ”になるとき遅れ時間を設
定でき、また、抵抗３０゜３１、コンデンサ３２で、信
号が“Ｈ”から“Ｌ”になるときの遅れ時間を設定でき
る。

従って、ディジタル信号が“Ｈ”から“Ｌ”に変化する
ときの遅れ時間と、“Ｌ”から“Ｈ”に変化するときの
遅れ時間を、出力ディジタル信号のパルス幅が入力光の
パルス幅と等しくなるよう別々に設定でき、これにより
光検出素子等に起因する出力ディジタル信号のパルス幅
の歪を補正できる。

〔発明の効果〕

以上のようにこの発明にかかる半導体集積回路によれば
、出力ディジタル信号のパルス幅を入力光のパルス幅と
等しくする補正手段を設けたので、光電流をディジタル
信号に変換する際、該ディジタル信号のパルス幅の歪を
補正できる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例による半導体集積回路の構成
図、第２図は従来の半導体集積回路の構成図、第３図は
その動作を説明するための波形図、第４図は本実施例の
半導体集積回路の遅れ時間調整回路を示す図、第５図は
その動作を説明するための波形図である。 １・・・光検出素子、２，５．７・・・反転増幅器、３
゜４．６，８，９．１０・・・抵抗、１１・・・ピーク
ホールド、１２・・・比較器、１３・・・レベル変換器
、１４・・・遅れ時間調整回路、２０・・・電流電圧変
換増幅回路、３０・・・電圧増幅回路、４ｏ・・・基準
電圧発生回路。 なお図中同一符号は同−又は相当部分を示す。

Claims (2)

【特許請求の範囲】
1. （１）光検出素子の出力を入力としディジタル信号を出
   力する半導体集積回路において、上記ディジタル信号の
   パルス幅を上記光検出素子の入力光のパルス幅と等しく
   する補正手段を備えたことを特徴とする半導体集積回路
   。
2. （２）上記補正手段は、上記ディジタル信号のパルス幅
   が上記光検出素子の入力光のパルス幅と等しくなるよう
   、上記ディジタル信号の立ち上るときの遅れ時間と立ち
   下るときの遅れ時間とが独立に設定された遅れ時間調整
   回路であることを特徴とする特許請求の範囲第１項記載
   の半導体集積回路。