KR970003931A - 출력 전압 레벨 선택 회로를 구비한 반도체 집적 시스템 - Google Patents
출력 전압 레벨 선택 회로를 구비한 반도체 집적 시스템 Download PDFInfo
- Publication number
- KR970003931A KR970003931A KR1019960023165A KR19960023165A KR970003931A KR 970003931 A KR970003931 A KR 970003931A KR 1019960023165 A KR1019960023165 A KR 1019960023165A KR 19960023165 A KR19960023165 A KR 19960023165A KR 970003931 A KR970003931 A KR 970003931A
- Authority
- KR
- South Korea
- Prior art keywords
- voltage level
- output
- internal
- low
- level
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017581—Coupling arrangements; Interface arrangements programmable
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Dram (AREA)
Abstract
저전압 레벨의 내부 전압으로 동작하고 저전압 레벨의 출력 제어 신호와 출력 신호를 발생하는 내부 회로(6)와, 출력 제어 신호에 응답하여 고, 저 레벨의 출력 단자중 한 단자를 선택하여 이들 단자중 한 단자에 출력 신호를 공급하는 전압 레벨 선택 회로(23)와, 출력 신호를 시프트하고 저전압 레벨보다 큰 고전압 레벨의 시프트된 출력 신호를 발생하는 전압 레벨 시프터(7)를 포함하는 반도체 집적 시스템.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 제1실시예에 따른 반도체 집적 회로의 블럭도.
Claims (6)
- 반도체 집적 시스템에 있어서, 저전압 레벨의 내부 전압으로 동작하고 저전압 레벨의 출력 제어 신호와 상기 저전압 레벨의 출력 신호를 발생하는 내부 회로와, 상기 내부 회로에 접속되며, 상기 출력 제어 신호에 응답하여 고, 저 레벨의 출력 단자중 한 단자를 선택하는 고, 저 레벨의 출력 단자를 가지며, 이들 단자중 한 단자에 출력 신호를 공급하는 전압 레벨 선택 회로와, 상기 출력 신호를 시프트하는 상기 고레벨 출력 단자에 접속되어 상기 저전압 레벨보다 큰 고전압 레벨의 시프트된 출력 신호를 발생하는 전압 레벨 시프터를 포함하는 것을 특징으로 하는 반도체 집적 시스템.
- 제1항에 있어서, 상기 내부 회로는 프로그램 명령 신호에 응답하여 상기 출력 제어 신호를 발생하는 것을 특징으로 하는 반도체 집적 시스템.
- 제1항에 있어서, 상기 전압 레벨 선택 회로는 상기 내부 전압으로 동작하는 것을 특징으로 하는 반도체 집적 시스템.
- 반도체 집적 시스템에 있어서, 고전압 레벨의 외부 전압을 수신하고 상기 외부 전압을 낮추어서 상기 고전압 레벨보다 낮은 저전압 레벨의 내부 전압을 발생하는 전압 조정기와, 상기 저전압 레벨의 내부 전압으로 동작하며 상기 저전압 레벨의 출력 제어 신호 및 출력 신호를 발생하는 내부 회로와, 상기 내부 회로에 접속되며, 상기 출력 제어 신호에 응답하여 고, 저 레벨의 출력 단자중 한 단자를 선택하고 고, 저 레벨의 출력 단자를 가지며, 이들 단자중 한 단자에 출력 신호를 공급하는 전압 레벨 선택 회로와, 상기 출력 신호를 시프트하는 고레벨 출력 단자에 접속 되어 고전압 레벨의 시프트된 출력 신호를 발생하는 전압 레벨 시프터를 포함하는 것을 특징으로 하는 반도체 집적 시스템.
- 제4항에 있어서, 상기 내부 회로는 프로그램 명령 신호에 응답하여 상기 출력 제어 신호를 발생하는 것을 특징으로 하는 반도체 집적 시스템.
- 제4항에 있어서, 상기 전압 레벨 선택 회로는 상기 내부 전압으로 동작하는 것을 특징으로 하는 반도체 집적 시스템.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP95-157378 | 1995-06-23 | ||
JP7157378A JPH098632A (ja) | 1995-06-23 | 1995-06-23 | 半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970003931A true KR970003931A (ko) | 1997-01-29 |
KR100210551B1 KR100210551B1 (ko) | 1999-07-15 |
Family
ID=15648352
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960023165A KR100210551B1 (ko) | 1995-06-23 | 1996-06-24 | 출력 전압 레벨 선택회로를 구비한 반도체 집적시스템 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5712586A (ko) |
JP (1) | JPH098632A (ko) |
KR (1) | KR100210551B1 (ko) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5939923A (en) * | 1995-12-27 | 1999-08-17 | Texas Instruments Incorporated | Selectable low power signal line and method of operation |
US6147511A (en) * | 1996-05-28 | 2000-11-14 | Altera Corporation | Overvoltage-tolerant interface for integrated circuits |
JP3080015B2 (ja) * | 1996-11-19 | 2000-08-21 | 日本電気株式会社 | レギュレータ内蔵半導体集積回路 |
US5852375A (en) * | 1997-02-07 | 1998-12-22 | Silicon Systems Research Limited | 5v tolerant I/O circuit |
JP3552500B2 (ja) * | 1997-11-12 | 2004-08-11 | セイコーエプソン株式会社 | 論理振幅レベル変換回路,液晶装置及び電子機器 |
US6400189B2 (en) * | 1999-12-14 | 2002-06-04 | Intel Corporation | Buffer circuit |
JP4608063B2 (ja) * | 2000-08-28 | 2011-01-05 | ルネサスエレクトロニクス株式会社 | 出力インターフェース回路 |
US6479974B2 (en) * | 2000-12-28 | 2002-11-12 | International Business Machines Corporation | Stacked voltage rails for low-voltage DC distribution |
JP4187430B2 (ja) * | 2001-08-24 | 2008-11-26 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置 |
JP3866111B2 (ja) | 2002-01-18 | 2007-01-10 | 株式会社ルネサステクノロジ | 半導体集積回路及びバーンイン方法 |
US6812739B2 (en) * | 2002-09-26 | 2004-11-02 | International Business Machines Corporation | Method of transparently reducing power consumption of a high-speed communication link |
JP3989358B2 (ja) * | 2002-11-13 | 2007-10-10 | 株式会社日立製作所 | 半導体集積回路装置および電子システム |
US7133945B2 (en) * | 2004-09-15 | 2006-11-07 | Rambus Inc. | Scalable I/O signaling topology using source-calibrated reference voltages |
WO2007134132A2 (en) * | 2006-05-12 | 2007-11-22 | Genentech, Inc. | Compositions and methods for the diagnosis and treatment of bladder and urinary tract tumors |
JP5315617B2 (ja) * | 2007-02-21 | 2013-10-16 | 富士通セミコンダクター株式会社 | 多電源制御方法及び半導体集積回路 |
KR101163533B1 (ko) * | 2008-12-17 | 2012-07-09 | 충북대학교 산학협력단 | 강압 변환 시스템 및 그것의 강압 변환 방법 |
TWI374611B (en) * | 2009-04-03 | 2012-10-11 | Univ Nat Sun Yat Sen | I/o buffer with twice supply voltage tolerance using normal supply voltage devices |
JP5554115B2 (ja) * | 2010-03-30 | 2014-07-23 | シチズンホールディングス株式会社 | 電子回路 |
JP2012104195A (ja) | 2010-11-11 | 2012-05-31 | Elpida Memory Inc | 半導体装置及びこれを備える情報処理システム |
JP5473986B2 (ja) | 2011-05-27 | 2014-04-16 | 株式会社日立製作所 | ドライバ集積化回路 |
JP7153458B2 (ja) * | 2018-03-26 | 2022-10-14 | ラピスセミコンダクタ株式会社 | 半導体装置及び電子機器 |
US10812138B2 (en) | 2018-08-20 | 2020-10-20 | Rambus Inc. | Pseudo-differential signaling for modified single-ended interface |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5840944B2 (ja) * | 1979-08-01 | 1983-09-08 | 三井東圧化学株式会社 | 新規な2,2′−ビス(4−クミルフエノ−ル)誘導体 |
JPH04284522A (ja) * | 1991-03-14 | 1992-10-09 | Mitsubishi Electric Corp | マイクロコンピュータ |
JPH06112802A (ja) * | 1992-09-29 | 1994-04-22 | Toshiba Corp | 出力バッファ回路 |
JPH07111449A (ja) * | 1993-10-14 | 1995-04-25 | Toshiba Corp | 半導体装置 |
US5493244A (en) * | 1994-01-13 | 1996-02-20 | Atmel Corporation | Breakdown protection circuit using high voltage detection |
US5534801A (en) * | 1994-01-24 | 1996-07-09 | Advanced Micro Devices, Inc. | Apparatus and method for automatic sense and establishment of 5V and 3.3V operation |
US5583454A (en) * | 1995-12-01 | 1996-12-10 | Advanced Micro Devices, Inc. | Programmable input/output driver circuit capable of operating at a variety of voltage levels and having a programmable pullup/pulldown function |
-
1995
- 1995-06-23 JP JP7157378A patent/JPH098632A/ja active Pending
-
1996
- 1996-06-24 US US08/669,181 patent/US5712586A/en not_active Expired - Lifetime
- 1996-06-24 KR KR1019960023165A patent/KR100210551B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US5712586A (en) | 1998-01-27 |
JPH098632A (ja) | 1997-01-10 |
KR100210551B1 (ko) | 1999-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970003931A (ko) | 출력 전압 레벨 선택 회로를 구비한 반도체 집적 시스템 | |
KR910020738A (ko) | 반도체 집적회로 장치 | |
KR870005279A (ko) | 제어장치 | |
KR970024134A (ko) | 두 차동 클록신호에 의해서 구동된 전압 발생 회로를 갖는 반도체 집적회로(Semiconductor integrated circuit having voltage generation circuit drove by two different clock signals) | |
US4837505A (en) | Test mode activation circuit | |
KR920017125A (ko) | 기판 전위 조정 장치 | |
KR910013732A (ko) | 제어 회로 | |
KR970051456A (ko) | Dq 채널 수를 감소시킬 수 있는 반도체 메모리장치 | |
KR910002128A (ko) | 집적 제어 회로 | |
KR920015788A (ko) | 신호처리 집적회로장치 | |
KR950035137A (ko) | 입력신호의 펄스폭 조정방법 및 조정회로 | |
KR970053282A (ko) | 반도체 장치의 동작 모드 설정 회로 | |
KR970076821A (ko) | 래치회로 | |
KR960025708A (ko) | 챠지 펌프회로의 출력전압 조절회로 | |
KR910003930A (ko) | 전압 자동 중계기 및 그 회로 | |
KR960043127A (ko) | 반도체 메모리 장치의 퓨즈소자 회로 | |
KR960035645A (ko) | 전력 감소형 메모리 차동 전압 감지 증폭기 및 전력 감소 방법 | |
KR940027337A (ko) | 위성 수신기 선택회로 | |
KR100327657B1 (ko) | 기준전위선택기를이용한고속입력장치 | |
JP2959305B2 (ja) | 半導体記憶装置 | |
KR960032930A (ko) | 데이터 전송 회로 | |
KR970028932A (ko) | 디지탈 전류 변환기 | |
KR900015458A (ko) | 입력절환장치 | |
KR960005590Y1 (ko) | 스피드 제네레이션 출력회로 | |
KR970002676A (ko) | 버스트 모드 선택기 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20040423 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |