KR920017125A - 기판 전위 조정 장치 - Google Patents

기판 전위 조정 장치 Download PDF

Info

Publication number
KR920017125A
KR920017125A KR1019920002990A KR920002990A KR920017125A KR 920017125 A KR920017125 A KR 920017125A KR 1019920002990 A KR1019920002990 A KR 1019920002990A KR 920002990 A KR920002990 A KR 920002990A KR 920017125 A KR920017125 A KR 920017125A
Authority
KR
South Korea
Prior art keywords
signal
chip
oscillation
state
input signal
Prior art date
Application number
KR1019920002990A
Other languages
English (en)
Other versions
KR960001777B1 (ko
Inventor
히로아끼 다나까
Original Assignee
아오이 죠이찌
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아오이 죠이찌, 가부시끼가이샤 도시바 filed Critical 아오이 죠이찌
Publication of KR920017125A publication Critical patent/KR920017125A/ko
Application granted granted Critical
Publication of KR960001777B1 publication Critical patent/KR960001777B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/205—Substrate bias-voltage generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Static Random-Access Memory (AREA)

Abstract

내용 없음

Description

기판 전위 조정 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 한 실시예에 관한 기판 전위 장치의 블럭도, 제2도는 제1도의 구성 동작을 설명하기 위한 타이밍 차트.

Claims (4)

  1. 대상으로 하는 반도체 기판(4)에서의 전류 인출을 행하는 펌프수단(2), 상기 펌프수단을 동작시키는 주기신호를 상기 펌프 수단에 공급하는 발진수단(11 및 12), 상기 반도체 기판의 전위를 검출하고 검출 전위에 따라 발진수단의 동작·비동작을 제어하는 제어수단(3) 및 상기 반도체 기판 상에 구성되는 회로의 동작 모드를 결정하는 칩 외부 입력 신호에 따라 상기 발진 수단에서 출력되는 상기 주기신호의 발진 주기를 변화시키는 선택수단(5)를 구비하는 것을 특징으로 하는 기판 전위 조정장치.
  2. 제1항에 있어서, 상기 발진 수단이 각각 주기가 다른 조기 신호를 출력하는 복수의 발진 회로를 구비하고, 상기 선택 수단이 상기 복수의 발진 회로중 하나를 선택하여 선택한 발진 회로로부터의 상기 주기 신호를 상기 펌프 수단에 공급하는 것을 특징으로 하는 기판 전위 조정장치.
  3. 제1항 또는 제2항에 있어서, 상기 칩 외부 입력 신호가 칩 액티브 상태와 칩 스탠바이 상태를 전한하는 신호로, 상기 칩 외부 입력 신호의 입력에 의해 상기 선택 수단이 상기 발진 수단을 그의 발진 주기가 액티브 상태보다도 스탠바이 상태 쪽이 길어지도록 제어하는 것을 특징으로 하는 기판 전위 조정장치.
  4. 제1항 또는 제2항에 있어서, 상기 칩 외부 입력 신호가 노멀 상태와 셀프 리플래시 상태를 전환하는 신호로, 상기 칩 이부 입력 신호의 입력에 의해 상기 선택 수단이 상기 발진 수단을 그 발진 주기가 노멀 상태보다도 셀프리플래서 상태시에 길어지도록 제어하는 것을 특징으로 하는 기판 전위 조정장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920002990A 1991-02-27 1992-02-26 기판 전위 조정 장치 KR960001777B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP91-033201 1991-02-27
JP3033201A JPH04274084A (ja) 1991-02-27 1991-02-27 基板電位調整装置

Publications (2)

Publication Number Publication Date
KR920017125A true KR920017125A (ko) 1992-09-26
KR960001777B1 KR960001777B1 (ko) 1996-02-05

Family

ID=12379861

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920002990A KR960001777B1 (ko) 1991-02-27 1992-02-26 기판 전위 조정 장치

Country Status (3)

Country Link
US (1) US5264808A (ko)
JP (1) JPH04274084A (ko)
KR (1) KR960001777B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100465248B1 (ko) * 2000-08-14 2005-01-13 미쓰비시 덴끼 엔지니어링 가부시키가이샤 기판 바이어스 전압 발생 회로

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69226627T2 (de) * 1992-05-15 1998-12-24 Sgs-Thomson Microelectronics S.R.L., Agrate Brianza, Mailand/Milano Generator für Signale mit höher Frequenz und nicht-überlappenden Phasen
JPH0620471A (ja) * 1992-06-30 1994-01-28 Hitachi Ltd ダイナミック型ｒａｍ
US5394026A (en) * 1993-02-02 1995-02-28 Motorola Inc. Substrate bias generating circuit
JP3253726B2 (ja) * 1993-02-26 2002-02-04 株式会社東芝 半導体記憶装置の基板バイアス発生回路および基板バイアスレベルの制御方法
KR0124046B1 (ko) * 1993-11-18 1997-11-25 김광호 반도체메모리장치의 승압레벨 감지회로
JPH08138375A (ja) * 1994-11-10 1996-05-31 Mitsubishi Electric Corp 半導体記憶装置
US6489833B1 (en) * 1995-03-29 2002-12-03 Hitachi, Ltd. Semiconductor integrated circuit device
KR100223770B1 (ko) * 1996-06-29 1999-10-15 김영환 반도체 장치의 문턱전압 제어회로
US5880622A (en) * 1996-12-17 1999-03-09 Intel Corporation Method and apparatus for controlling a charge pump for rapid initialization
US6216233B1 (en) * 1997-02-12 2001-04-10 Intel Corporation Maintaining a memory while in a power management mode
US6260149B1 (en) 1997-02-12 2001-07-10 Intel Corporation Method and apparatus for logic and power isolation during power management
JPH10255469A (ja) * 1997-03-07 1998-09-25 Mitsubishi Electric Corp 半導体集積回路
US5945869A (en) * 1997-05-23 1999-08-31 Texas Instruments Incorporated Voltage detector using body effect
KR100451991B1 (ko) * 2002-07-12 2004-10-08 주식회사 하이닉스반도체 내부 전원전압 발생 회로
KR100436128B1 (ko) * 2002-07-16 2004-06-14 주식회사 하이닉스반도체 전압 발생기 제어 장치
US6933769B2 (en) * 2003-08-26 2005-08-23 Micron Technology, Inc. Bandgap reference circuit
KR100837814B1 (ko) * 2006-12-22 2008-06-13 주식회사 하이닉스반도체 반도체 메모리 장치의 데이터 출력 회로
KR100849718B1 (ko) * 2006-12-29 2008-08-01 주식회사 하이닉스반도체 전압 펌핑 장치
US10516385B2 (en) 2017-03-31 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Ring oscillator, controlling circuit and methods for realignment

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4336466A (en) * 1980-06-30 1982-06-22 Inmos Corporation Substrate bias generator
JPS59162690A (ja) * 1983-03-04 1984-09-13 Nec Corp 擬似スタテイツクメモリ
JPS59193056A (ja) * 1983-04-15 1984-11-01 Hitachi Ltd 基板バイアス電圧発生回路
US4656369A (en) * 1984-09-17 1987-04-07 Texas Instruments Incorporated Ring oscillator substrate bias generator with precharge voltage feedback control
JPH0618249B2 (ja) * 1984-10-17 1994-03-09 富士通株式会社 半導体集積回路
JPS6212148A (ja) * 1985-07-10 1987-01-21 Fujitsu Ltd 半導体集積回路装置
US4883976A (en) * 1987-12-02 1989-11-28 Xicor, Inc. Low power dual-mode CMOS bias voltage generator
JPH0799621B2 (ja) * 1988-06-30 1995-10-25 三菱電機株式会社 ダイナミック型半導体記憶装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100465248B1 (ko) * 2000-08-14 2005-01-13 미쓰비시 덴끼 엔지니어링 가부시키가이샤 기판 바이어스 전압 발생 회로

Also Published As

Publication number Publication date
JPH04274084A (ja) 1992-09-30
US5264808A (en) 1993-11-23
KR960001777B1 (ko) 1996-02-05

Similar Documents

Publication Publication Date Title
KR920017125A (ko) 기판 전위 조정 장치
KR910019056A (ko) 내부강압 전원전압을 가지는 반도체 장치에 있어서의 기판전압 발생회로
KR910016133A (ko) 반도체 집적회로
KR970024134A (ko) 두 차동 클록신호에 의해서 구동된 전압 발생 회로를 갖는 반도체 집적회로(Semiconductor integrated circuit having voltage generation circuit drove by two different clock signals)
KR910017630A (ko) 온칩 전압 레귤레이터 및 그것을 사용한 반도체 메모리 장치
KR970003931A (ko) 출력 전압 레벨 선택 회로를 구비한 반도체 집적 시스템
KR950013048A (ko) 기준 클럭의 손실을 감지하는 감지 회로를 갖는 클럭 신호 발생 회로
KR940010521A (ko) 스위칭회로 및 스위칭회로 작동방법
KR930008862A (ko) 단일 칩 반도체 메모리
KR900002304A (ko) 반도체 기억장치
KR950004271A (ko) 반도체 메모리 장치의 전원전압 감지회로
KR930020443A (ko) 데이타 리텐션(dr)모드 컨트롤 회로
KR870011617A (ko) 반도체 집적회로 장치
KR880000764A (ko) 냉장고용 온도 제어장치
KR980005000A (ko) 반도체 메모리 장치
KR970063246A (ko) 기판 전압의 크기를 모드에 따라서 설정할 수 있는 반도체 기억 장치
KR930022173A (ko) 마이크로컴퓨터
KR940004797A (ko) 반도체 집적 회로
KR960032904A (ko) 감지된 레벨에 따라 전압을 발생하는 내부전압발생회로
KR960030399A (ko) 반도체 장치 및 이 반도체 장치의 클럭 신호 제어 방법
KR930702819A (ko) 발진장치
KR970071787A (ko) 전원 공급 전압에 응답하여 기판 전위 변화를 일으킬 수 있는 기판 전위 제어 회로
KR970012755A (ko) 반도체 메모리 장치
KR20060005484A (ko) 반도체메모리소자
KR910002117A (ko) 반도체 집적 회로 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030130

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee