KR970012755A - 반도체 메모리 장치 - Google Patents

반도체 메모리 장치 Download PDF

Info

Publication number
KR970012755A
KR970012755A KR1019960033400A KR19960033400A KR970012755A KR 970012755 A KR970012755 A KR 970012755A KR 1019960033400 A KR1019960033400 A KR 1019960033400A KR 19960033400 A KR19960033400 A KR 19960033400A KR 970012755 A KR970012755 A KR 970012755A
Authority
KR
South Korea
Prior art keywords
detection pulse
main amplifier
sensitivity
amplifier
response
Prior art date
Application number
KR1019960033400A
Other languages
English (en)
Other versions
KR100431477B1 (ko
Inventor
껜 사이또
슌이찌 스께가와
다다시 다찌바나
아끼라 사에끼
유레이히데 스즈끼
Original Assignee
윌리엄 이. 힐러
텍사스 인스트루먼츠 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윌리엄 이. 힐러, 텍사스 인스트루먼츠 인코포레이티드 filed Critical 윌리엄 이. 힐러
Publication of KR970012755A publication Critical patent/KR970012755A/ko
Application granted granted Critical
Publication of KR100431477B1 publication Critical patent/KR100431477B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

본 발명은 반도체 메모리 장치의 한 형태에 관한 것으로, 특히 DRAM고 같은 장치에 관한 것이다. 본 발명의 목적은, 입력 어드레스 신호에서의 원치 않은 레벨 변동에 대해 오동작을 방지할 수 있고, 메인 증폭기가 적당한 동작을 수행할 수 있는 특징을 가진 반도체 메모리 장치를 제공함으로써 상기 종래 구조의 문제점을 해결하는데 있다. 상기 목적을 실현하기 위한 본 발명의 제1반도체 메모리 장치는, 입력 어드레스 신호의 레벨 변동을 검출하여 그 변동 정도에 대응하는 진폭을 가진 검출 펄스를 생성하는 검출 펄스 생성 수단과, 이 검출 펄스 생성수단으로부터의 상기 검출 펄스에 응답하여 상기 어드레스 신호에 의해 할당된 센스 증폭기의 출력을 인에이블 상태로 설정하는 센스 증폭기 제어 수단, 이 센스 증폭기로부터의 데이타 출력을 증폭하는 메인 증폭기, 상기 검출 펄스 생성 수단으로부터의 상기 검출 펄스에 대해 제1감도 또는 제2감도를 선택하는 기능을 갖추고, 상기 검출 펄스에 조건적으로 응답하여 상기 메인 증폭기를 활성화시키는 메인 증폭기 활성화 수단및 상기 검출 펄스 생성 수단으로부터의 상기 검출 펄스에 응답하여 지정된 시간에 상기 센스 증폭기로부터의 데이타에 대해 상기 메인 증폭기의 실제적 증폭 동작을 개시하는 메인 증폭기 활성 수단은, 조건적인 응답을 만들기 위한 검출 펄스에 대해 제1감도 또는 제2감도 모두를 선택할 수 있고, 그 결과 입력 어드레스 신호에서 요구되지 않은 레벨 변화를 막을 수 있어 메인 증폭기의 적당한 동작을 실행할 수 있는 효과가 있다.

Description

반도체 메모리 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 응용예에 따른 MA 펄스 생성부의 기본적인 형태를 도시하는 블럭도,
제2도는 본 발명의 응용예에 따른 MA 펄스 생성부의 기능을 설명하기 위한 각부분의 신호 파형을 도시하는 도면,
제3도는 본 발명의 실시예에 따른 MA 펄스 생성부의 갖가지 회로예를 도시하는 회로도.

Claims (2)

  1. 반도체 메모리 장치에 있어서, 입력 어드레스 신호의 레벨 변동을 검출하여 그 변동 정도에 대응하는 진폭을 가진 검출 펄스를 생성하는 검출 펄스 생성 수단;, 상기 검출 펄스 생성수단으로부터의 상기 검출 펄스에 응답하여 상기 어드레스 신호에 의해 할당된 센스 증폭기의 출력을 인에이블 상태로 설정하는 센스 증폭기 제어 수단; 상기 센스 증폭기로부터의 데이타 출력을 증폭하는 메인 증폭기; 상기 검출 펄스 생성 수단으로부터의 상기 검출 펄스에 대해 제1감도 또는 제2감도가 선택되는 기능을 갖추고, 상기 검출 펄스에 조건적으로 응답하여 상기 메인 증폭기를 활성화시키는 메인 증폭기 활성화 수단; 및 상기 검출 펄스 생성 수단으로부터의 상기 검출 펄스에 응답하여 상기 센스 증폭기로부터의 데이타에 대해 지정된 시간에 상기 메인 증폭기의 실제적 증폭 동작을 개시하는 메인 증폭기 제어 수단을 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  2. 제1항에 있어서, 상기 메인 증폭기 활성화 수단은, 상기 제1펄스에 대해 상기 메인 증폭기 제어 수단의 감도 근처의 제1감도를 가지고, 상기 제1감도 이하의 제2감도를 가지도록 구성되며, 상기 메인 증폭기가 활성화 상태가 아니면 상기 제2감도가 선택되며, 상기 메인 증폭기가 활성화 상태이면 상기 제1감도가 선택되는 것을 특징으로 하는 반도체 메모리 장치.
    ※참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960033400A 1995-08-11 1996-08-12 반도체메모리장치 KR100431477B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP95-227021 1995-08-11
JP7227021A JPH0955087A (ja) 1995-08-11 1995-08-11 半導体メモリ装置

Publications (2)

Publication Number Publication Date
KR970012755A true KR970012755A (ko) 1997-03-29
KR100431477B1 KR100431477B1 (ko) 2004-08-27

Family

ID=16854279

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960033400A KR100431477B1 (ko) 1995-08-11 1996-08-12 반도체메모리장치

Country Status (4)

Country Link
US (1) US5768214A (ko)
JP (1) JPH0955087A (ko)
KR (1) KR100431477B1 (ko)
TW (1) TW346628B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6130848A (en) * 1997-12-10 2000-10-10 Texas Instruments - Acer Incorporated Circuit of reducing transmission delay for synchronous DRAM
US6034920A (en) * 1998-11-24 2000-03-07 Texas Instruments Incorporated Semiconductor memory device having a back gate voltage controlled delay circuit
JP3376997B2 (ja) * 2000-03-13 2003-02-17 日本電気株式会社 ワンショット信号発生回路
JP3540243B2 (ja) 2000-04-24 2004-07-07 Ｎｅｃエレクトロニクス株式会社 半導体記憶装置
JP2003133423A (ja) * 2001-10-30 2003-05-09 Mitsubishi Electric Corp 検査用素子を有する半導体装置およびそれを用いた検査方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0670880B2 (ja) * 1983-01-21 1994-09-07 株式会社日立マイコンシステム 半導体記憶装置
KR940003408B1 (ko) * 1991-07-31 1994-04-21 삼성전자 주식회사 어드레스 천이 검출회로(atd)를 내장한 반도체 메모리 장치
JPH0574145A (ja) * 1991-09-10 1993-03-26 Fujitsu Ltd ダイナミツクｒａｍ
JP2580086B2 (ja) * 1991-09-20 1997-02-12 株式会社東芝 スタテイック型半導体記憶装置
JP2865469B2 (ja) * 1992-01-24 1999-03-08 三菱電機株式会社 半導体メモリ装置
JPH05325548A (ja) * 1992-05-15 1993-12-10 Mitsubishi Electric Corp 半導体記憶装置
JP2627475B2 (ja) * 1992-10-07 1997-07-09 三菱電機株式会社 半導体メモリ装置
JPH07211077A (ja) * 1993-12-03 1995-08-11 Toshiba Micro Electron Kk 半導体記憶装置
US5563843A (en) * 1995-03-09 1996-10-08 Intel Corporation Method and circuitry for preventing propagation of undesired ATD pulses in a flash memory device

Also Published As

Publication number Publication date
JPH0955087A (ja) 1997-02-25
TW346628B (en) 1998-12-01
US5768214A (en) 1998-06-16
KR100431477B1 (ko) 2004-08-27

Similar Documents

Publication Publication Date Title
KR970051141A (ko) 단일 ras 신호에 의해 동시 동작이 가능한 이중뱅크를 갖는 반도체 메모리장치
KR900019037A (ko) 동작전원 전압으로써 복수의 정격 전압을 가지는 다이나믹, 랜덤, 액세스, 메모리
KR940010082A (ko) 반도체메모리장치의 데이타출력버퍼
KR940010083A (ko) 동기식 반도체메모리장치의 데이타출력버퍼
KR910001771A (ko) 반도체 메모리 장치
KR950001777A (ko) 반도체 기억 장치
KR940010102A (ko) 어드레스 전이 검출기를 포함하는 개선된 반도체 기억장치
KR940022561A (ko) 반도체 메모리의 출력회로
KR900002304A (ko) 반도체 기억장치
KR950015336A (ko) 레벨 설정 회로
KR970012755A (ko) 반도체 메모리 장치
KR940007883A (ko) 반도체 기억장치
KR950004271A (ko) 반도체 메모리 장치의 전원전압 감지회로
KR940006149A (ko) 반도체 메모리 장치
KR900013396A (ko) Dram 콘트롤러
KR950015368A (ko) 반도체 메모리 소자의 데이타 출력장치
KR970076855A (ko) 반도체 메모리 장치의 데이타 출력 버퍼제어회로
KR970028955A (ko) 반도체 장치
KR900010778A (ko) 반도체 메모리장치
KR970051265A (ko) 반도체 메모리 장치의 초기화 회로
KR930018586A (ko) 어드레스천이검출회로를 가진 반도체메모리장치
KR960038980A (ko) 반도체 메모리장치
KR970076878A (ko) 동적 메모리 장치의 테스트 회로
KR970051225A (ko) 다이나믹 로우어드레스버퍼의 제어방법
KR970007397A (ko) 적응형 에스.티.시. 발생장치 및 그의 리미트 신호 발생 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130429

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160330

Year of fee payment: 13

EXPY Expiration of term