KR940010102A - 어드레스 전이 검출기를 포함하는 개선된 반도체 기억장치 - Google Patents

어드레스 전이 검출기를 포함하는 개선된 반도체 기억장치 Download PDF

Info

Publication number
KR940010102A
KR940010102A KR1019930019423A KR930019423A KR940010102A KR 940010102 A KR940010102 A KR 940010102A KR 1019930019423 A KR1019930019423 A KR 1019930019423A KR 930019423 A KR930019423 A KR 930019423A KR 940010102 A KR940010102 A KR 940010102A
Authority
KR
South Korea
Prior art keywords
signal
semiconductor memory
memory device
timing control
address transition
Prior art date
Application number
KR1019930019423A
Other languages
English (en)
Other versions
KR960003533B1 (ko
Inventor
유코 오제끼
요시오 후데야스
Original Assignee
기다오까 다까시
미쓰비시뎅끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 기다오까 다까시, 미쓰비시뎅끼 가부시끼가이샤 filed Critical 기다오까 다까시
Publication of KR940010102A publication Critical patent/KR940010102A/ko
Application granted granted Critical
Publication of KR960003533B1 publication Critical patent/KR960003533B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

다이너믹 랜덤 액세스 메모리(DRAM)는 개량된 컬럼계 이네이블 회로(10)를 포함한다. 회로(10)는 외부에서 적용된 타이밍 제어신호 Stc에 응답하고 컬럼계 이네이블 신호 /CE를 제공한다.
ATD(94)는 신호/CE에 응답하고 활성화된후 어드레스 신호의 천이를 검출한다.
ADT(94)의 활성화 타이밍은 외부신호에 의해 결정될수 있으므로, ADT(94)의 활성화후 즉시 어드레스 천이 검출동작을 용이하게 테스트 하는 것이 가능하다.
그러므로, 테스트에 요하는 시각을 단축하는 것이 가능하다.

Description

어드레스 전이 검출기를 포함하는 개선된 반도체 기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 1실시예를 표시하는 블록도이고,
제5도는 본 발명의 배경을 표시하는 DRAM의 블록도이고,
제10도는 제5도에 표시한 ATD회로의 회로도이다.

Claims (9)

  1. 행 및 열에 배설된 복수의 메모리 셀을 구비한 메모리 셀 어레이(85)와, 상기 메모리 셀에 기억되어 있었든 데이터 신호를 증폭하는 센스 앰프 수단(84)과, 상기 센스 앰프 수단에 의해 센스 동작의 종료를 표시하는 종료신호를 발생하는 수단(88)과, 외부에서 제공되는 어드레스 신호의 천이를 검출하는 어드레스 천이 검출기 수단(94)과, 센스 종료 신호에 응답하고, 상기 어드레스 천이 검출기 수단을 활성화 되게하는 활성화 수단(10)과, 외부에서 제공되는 타이밍 제어신호에 응답하고, 상기 활성화수단에 의한 활성화 타이밍을 제어하는 타이밍 제어수단(30)을 포함하는 반도체 기여장치.
  2. 제1항에 있어서, 상기 타이밍 제어수단은 상기 어드레스 종료신호에 의해 확정되는 타이밍 보다 늦게 상기 어드레스 천이 검출기 수단의 활성화 타임을 지연되게 하는 외부에서 적용된 타이밍 제어신호에 응답하는 타이밍 지연수단(30)을 포함하는 반도체 기억장치.
  3. 제1항에 있어서, 소정의 동작을 실행하는 상기 어드레스 천이 검출기 수단에서 출력신호에 응답하는 내부 회로수단(83, 86, 87)을 더욱 포함하는 반도체 기억장치.
  4. 제3항에 있어서, 상기 내부회로 수단은 상기 어드레스 천이 검출기 수단에 발생되는 어드레스 천이 검출 펄스에 응답하고 활성화되고, 상기 소정의 동작을 실행하는 반도체 기억장치.
  5. 제1항에 있어서, 상기 활성화 수단은 제1과 제2입력노드를 가지는 논리합 회로수단(18)을 포함하고, 상기 논리합 회로수단은 상기 센스 종료 신호를 받기 위해 접속된 제1의 입력노드와 상기 타밍 제어수단을 통하여 상기 외부에서 적용된 타이밍 제어신호를 받기 위해 접속된 제2의 입력노드를 가지는 반도체 기억장치.
  6. 제5항에 있어서, 상기 타이밍 제어수단은 상기 외부에서 적용되는 타이밍 제어신호를 받는 상기 논리합 회로 수단의 제2의 입력 노드에 접속되는 외부단자(30)를 포함하는 반도체 기억장치.
  7. 제3항에 있어서, 상기 내부 회로는 데이터 입력을 위해 상기 센스 앰프 수단에 의해 증폭되는 신호를 증폭하는 상기 어드레스 천이 검출기 수단에서 출력 신호에 응답하는 출력 증폭기수단(87)을 포함하는 반도체 기억장치.
  8. 제1항에 있어서, 상기 센스 종료 신호 발생수단은 워드선 신호의 활성화 타이밍을 지연하는것에 의해 상기 센스 종료 신호를 발생하는 반도체 기억장치.
  9. 제1항에 있어서, 상기 반도체 기억장치는 다이너믹 램덤 액세스 메모리인 반도체 기억장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930019423A 1992-10-07 1993-09-23 어드레스 전이 검출기를 포함하는 개선된 반도체 기억장치 KR960003533B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP92-268745 1992-10-07
JP4268745A JP2627475B2 (ja) 1992-10-07 1992-10-07 半導体メモリ装置

Publications (2)

Publication Number Publication Date
KR940010102A true KR940010102A (ko) 1994-05-24
KR960003533B1 KR960003533B1 (ko) 1996-03-14

Family

ID=17462752

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930019423A KR960003533B1 (ko) 1992-10-07 1993-09-23 어드레스 전이 검출기를 포함하는 개선된 반도체 기억장치

Country Status (4)

Country Link
US (1) US5414672A (ko)
JP (1) JP2627475B2 (ko)
KR (1) KR960003533B1 (ko)
DE (1) DE4333765C2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100258538B1 (ko) * 1996-02-28 2000-06-15 가네꼬 히사시 감지동작과 래치동작을 제어하는 어드레스 천이 검출회로를 포함한 반도체메모리

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3769033B2 (ja) * 1993-12-28 2006-04-19 株式会社東芝 半導体メモリ装置
US5717642A (en) * 1994-02-18 1998-02-10 Sgs-Thomson Microelectronics S.R.L. Load signal generating method and circuit for nonvolatile memories
JP2697634B2 (ja) * 1994-09-30 1998-01-14 日本電気株式会社 同期型半導体記憶装置
JPH08123717A (ja) * 1994-10-25 1996-05-17 Oki Electric Ind Co Ltd 半導体記憶装置
KR0140481B1 (ko) * 1994-12-31 1998-07-01 김주용 동기식 메모리장치의 데이타신호 분배회로
US5563843A (en) * 1995-03-09 1996-10-08 Intel Corporation Method and circuitry for preventing propagation of undesired ATD pulses in a flash memory device
JPH0955087A (ja) * 1995-08-11 1997-02-25 Texas Instr Japan Ltd 半導体メモリ装置
US5666321A (en) * 1995-09-01 1997-09-09 Micron Technology, Inc. Synchronous DRAM memory with asynchronous column decode
JPH0973775A (ja) * 1995-09-01 1997-03-18 Mitsubishi Electric Corp 半導体記憶装置
KR0167299B1 (ko) * 1995-12-21 1999-02-01 문정환 메모리의 컬럼스위치 인에이블신호 발생회로
KR100200763B1 (ko) * 1996-11-30 1999-06-15 윤종용 반도체 메모리 장치의 컬럼 선택 라인 인에이블 회로
KR100246336B1 (ko) * 1997-03-22 2000-03-15 김영환 메모리의 출력회로
JP4334038B2 (ja) * 1998-08-28 2009-09-16 株式会社ルネサステクノロジ 半導体記憶装置
KR100562648B1 (ko) * 1998-12-22 2006-06-29 주식회사 하이닉스반도체 감지 증폭기 제어 회로
JP3762558B2 (ja) * 1998-12-28 2006-04-05 富士通株式会社 半導体記憶装置及び半導体記憶装置における出力信号の制御方法並びに出力信号制御回路
US6101133A (en) * 1999-06-30 2000-08-08 Integrated Silicon Solution, Inc. Apparatus and method for preventing accidental writes from occurring due to simultaneous address and write enable transitions
US7084331B2 (en) * 2002-01-15 2006-08-01 Society for Techno-Innovation of Agriculture Forestry and Fisheries Rice containing endophytic bacteria and method of producing it
KR100482766B1 (ko) * 2002-07-16 2005-04-14 주식회사 하이닉스반도체 메모리 소자의 컬럼 선택 제어 신호 발생 회로
US7268589B2 (en) * 2005-12-16 2007-09-11 Actel Corporation Address transition detector for fast flash memory device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5214610A (en) * 1989-09-22 1993-05-25 Texas Instruments Incorporated Memory with selective address transition detection for cache operation
EP0419852A3 (en) * 1989-09-22 1992-08-05 Texas Instruments Incorporated A memory with selective address transition detection for cache operation
JP2925600B2 (ja) * 1989-11-07 1999-07-28 富士通株式会社 半導体記憶装置
US5305283A (en) * 1990-04-06 1994-04-19 Mosaid, Inc. Dram column address latching technique
JPH0419899A (ja) * 1990-05-11 1992-01-23 Mitsubishi Electric Corp 半導体記憶装置のためのテスト装置
JPH05217367A (ja) * 1992-02-03 1993-08-27 Mitsubishi Electric Corp 半導体記憶装置
US5243575A (en) * 1992-06-19 1993-09-07 Intel Corporation Address transition detection to write state machine interface circuit for flash memory
US5301165A (en) * 1992-10-28 1994-04-05 International Business Machines Corporation Chip select speedup circuit for a memory

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100258538B1 (ko) * 1996-02-28 2000-06-15 가네꼬 히사시 감지동작과 래치동작을 제어하는 어드레스 천이 검출회로를 포함한 반도체메모리

Also Published As

Publication number Publication date
DE4333765A1 (de) 1994-04-14
US5414672A (en) 1995-05-09
JP2627475B2 (ja) 1997-07-09
KR960003533B1 (ko) 1996-03-14
JPH06119775A (ja) 1994-04-28
DE4333765C2 (de) 1996-11-07

Similar Documents

Publication Publication Date Title
KR940010102A (ko) 어드레스 전이 검출기를 포함하는 개선된 반도체 기억장치
EP0473388B1 (en) A dynamic type semiconductor memory device with a refresh function and method for refreshing the same
KR960006054A (ko) 프로그래머블 다이나믹 랜덤 액세스 메모리
KR930022367A (ko) 셀프 리프레쉬 모드에서 동작 가능한 다이너믹형 반도체기억장치
KR100223728B1 (ko) 동기형 반도체 메모리 장치 및 동기형 동적 램의 감지 과정을 제어하는 방법
KR970023464A (ko) 테스트 회로가 설치된 반도체 메모리
US6356489B2 (en) Integrated circuit memory devices having circuits therein that preserve minimum /RAS TO /CAS Delays
KR950030152A (ko) 반도체 기억장치
KR940026955A (ko) 승압신호를 사용한 반도체장치
US5796668A (en) Integrated circuit memory devices having reduced write cycle times and related methods
KR950034255A (ko) 데이타를 고속으로 독출할 수 있는 반도체 기억장치
US7054224B2 (en) Non-synchronous semiconductor memory device having page mode read/write
US5150329A (en) Dynamic memory with a refresh control circuit
KR100462085B1 (ko) 반도체 기억 회로
KR100252050B1 (ko) 칼럼선택라인을 공유한 복수개의 메모리 뱅크를 구비한 동기식 디램 및 데이터 전송방법
KR960025777A (ko) 프리챠지 회로를 갖는 반도체 메모리 디바이스
US7085185B2 (en) Circuit and method for controlling an access to an integrated memory
KR100712492B1 (ko) 반도체 메모리 장치의 셀프 리프레쉬 회로 및 그 방법
US20040076066A1 (en) Semiconductor integrated circuit device
KR100439046B1 (ko) 반도체 소자의 오토프리차지회로
KR100335118B1 (ko) 메모리 소자의 구동 회로
KR100481827B1 (ko) 데이터입/출력버퍼회로를제어하기위한회로들을갖는반도체메모리장치
US6744679B2 (en) Semiconductor memory device
KR19990003111A (ko) 리프래시 모드를 갖는 반도체 메모리 장치
KR970017634A (ko) 반도체 메모리 장치의 데이타 패스 제어회로

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20000307

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee