KR930022367A - 셀프 리프레쉬 모드에서 동작 가능한 다이너믹형 반도체기억장치 - Google Patents

셀프 리프레쉬 모드에서 동작 가능한 다이너믹형 반도체기억장치 Download PDF

Info

Publication number
KR930022367A
KR930022367A KR1019930004661A KR930004661A KR930022367A KR 930022367 A KR930022367 A KR 930022367A KR 1019930004661 A KR1019930004661 A KR 1019930004661A KR 930004661 A KR930004661 A KR 930004661A KR 930022367 A KR930022367 A KR 930022367A
Authority
KR
South Korea
Prior art keywords
signal
memory device
semiconductor memory
refresh mode
internal
Prior art date
Application number
KR1019930004661A
Other languages
English (en)
Other versions
KR960008278B1 (ko
Inventor
요이찌 도비다
Original Assignee
시기 모리야
미쓰비시 뎅끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 시기 모리야, 미쓰비시 뎅끼 가부시끼가이샤 filed Critical 시기 모리야
Publication of KR930022367A publication Critical patent/KR930022367A/ko
Application granted granted Critical
Publication of KR960008278B1 publication Critical patent/KR960008278B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers

Abstract

다이너믹형 반도체 기억장치는 /CAS 비포 /RAS의 타이밍 조건을 검출하는 CDR 검출회로(1)와, CBR 검출회로의 출력에 따라 세트되는 RS 플립플롭(32)과, RS플리플롭(32)의 출력에 응답하고 활성화되어, 그리고 외부로우어드레스 스트로브신호 /RAS의 강하에 응답하고 원쇼트 펄스를 발생하는 펄스발생회로(48)와, 펄스발생회로(48)의 출력 RAS'를 소정시간지연하는 지연회로(44)와, 지연회로(44)의 출력에 의해 세트되고 또한 로우어드레스 스트로브 신호 /RAS에 의해 리세트되는 RS 플립플롭(47)과 그리고 RS 플립플롭(32,47)의 출력(CCE,T)과 로우어드레스 스트로브 신호 /RAS와 컬럭 어드레스 스트로브 신호 /CAS를 받고, 내부 CAS 신호를 발생하는 NOR 회로(45)를 포함한다. 리프레쉬 어드레스 발생용 카운터 첵크 기능을 가지는 셀프 리프레쉬 동작가능한 다이너믹형 반도체 기억장치의 셀프 리프레쉬 동작시에 있어 외부 컬럼 어드레스 스트로브 신호 /CAS의 타이밍 조건에 대한 제한을 완화한다.

Description

셀프 리프레쉬 모드에서 동작 가능한 다이너믹형 반도체기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 1실시예에 의한 CAS 제어신호 발생회로의 구성을 표시하는 도면이다.
제2도는 제1도에 표시하는 회로의 동작을 표시하는 신호파형도이다.
제3도는 셀프 리프레쉬 모드에 있어 외부제어신호의 타이밍을 표시하는 파형도이다.

Claims (14)

  1. 행과 열로 배열되는 복수의 다니너믹형 메모리셀을 포함하는 메모리셀(100)을 포함하고 셀프 리프레쉬 모드로 동작가능한 반도체 기억장치이고, 리프레쉬 모드 지시신호에 응답하고 내부 리프레쉬 지시신호를 발생하는 수단(1,32)과, 상기 내부 리프레쉬 지지신호에 응답하고 소정시간에 의해 메모리 사이클 개시 지시신호를 지연하게 하는 지연수단(44,47,48)과, 그리고 상기 지연수단의 출력에 응답하고 상기 메모리셀 어레이의 메모리셀에 그리고나서 데이터의 기록과 판독을 금지하는 수단(45)을 구비하는 반도체 기억장치.
  2. 제1항에 있어서, 발생하는 상기 수단(1,32)은 상기 셀프 리프레쉬 모드가 지정될 때 검출하는 상기 메모리셀 어레이에서 1열을 선택하는 동작을 개시하는 열선택 트리거 신호와 상기 메모리 사이클 개시 지시신호에 응답하고 CBR 검출수단(1)과, 그리고 상기 CBR 검출수단이 상기 셀프 리프레쉬 모드를 검출할 때 상기 내부 리프레쉬지시신호를 발생하기 위해 상기 CBR 검출수단의 출력을 래치하는 래치수단(32)을 구비하는 반도체 기억장치.
  3. 제2항에 있어서, 상기 래치수단(32)의 래치상태를 완화하기 위해 상기 열선택 트리거 신호에 응답하는 수단(32)을 구비하는 반도체 기억장치.
  4. 제2항에 있어서, 상기 래치수단(32)은 세트입력에서 상기 CBR 검출수단(1)의 상기 출력을 받는 플립플롭(32)과 리세트 입력에서 상기 열선택 신호를 포함하는 반도체 기억장치.
  5. 제1항에 있어서, 상기 지연수단(44,47,48)은, 소정의 펄스폭의 펄스신호를 발생하는 상기 메모리 사이클 개시 지시신호의 상기 내부 리프레쉬 지시신호에 응답하는 펄스 발생수단(48)과, 소정시간에 의해 상기 펄스신호를 지연하는 지연수단(44)과, 그리고 상기 지연수단을 통하여 받는 펄스신호를 래치하는 래치수단(47)을 포함하는 반도체 기억장치.
  6. 제5항에 있어서, 상기 래치수단(47)은 상기 래치수단의 래치 상태를 완화하기 위해, 상기 메모리 사이클 개시 지시신호의 불활성화에 응답하는 수단(47)을 포함하는 반도체 기억장치.
  7. 제5항에 있어서, 상기 래치수단(47)은 상기 지연수단(44)의 출력을 받는 1세트의 입력과 상기 메모리 사이클 개시 지시신호를 받는 리세트 입력을 가지는 플립플랍을 포함하는 반도체 기억장치.
  8. 제1항에 있어서, 금지하는 상기 수단(47)은 상기 메모리셀 어레이의 열을 선택하는 동작을 개시하고, 내부 열선택 트리거 신호를 발생하는 열선택 트리거 신호에 응답하는 제1수단(47)과, 상기 내부 열선택 트리거 신호를 발생하는 것에서 상기 제1수단을 금지하기 위해, 상기 지연수단(47)의 출력에 응답하는 제2수단(45)을 포함하는 반도체 기억장치.
  9. 제1항에 있어서, 상기 지연수단(44,47,48)은 불활성 상태에서 활성상태로 상기 메모리 사이클 개시 지시신호의 전이만을 지연하는 수단(47)을 포함하는 반도체 기억장치.
  10. 제1항에 있어서, 금지하는 상기 수단(45)은 상기 지연수단의 상기 출력이 활성상태에 있을때만 상기 기록과 판독을 금지하는 수단(45)을 포함하는 반도체 기억장치.
  11. 제8항에 있어서, 상기 제1과 제2수단(47)은 상기 메모리 사이클 개시 지시신호와, 상기 지연수단의 상기출력과, 상기 내부 리프레쉬 노드 지시신호 그리고 상기 열선택 트리거 신호를 받고 그리고 받은 신호에 부논리합 동작을 실행하는 게이트수단(47)에 결합되는 반도체 기억장치.
  12. 제1항에 있어서, 상기 반도체 기억장치는 상기 내부 셀프 리프레쉬 모드 지시신호가 발생된 후 소정의 일정한 시간동안 상기 메모리 사이클 개시 지시신호가 활성으로 유지될 때 리프레쉬 요구를 발생하는 타이머 수단(126)을 포함하고, 그리고 상기 소정의 시간은 상기 소정의 일정한 시간보다 짧고, 그러나 메모리셀의 데이터를 리프레쉬하는데 요구되는 사이클 타임보다 긴 반도체 기억장치.
  13. 행과 열로 배열되는 복수의 다이너믹형 메모리셀을 포함하는 메모리셀 어레이를 포함하고, 셀프 리프레쉬모드에서 동작가능한 다이너믹형 반도체 기억장치를 동작하는 방법은 행 어드레스 신호를 스트로브하는 타이밍을 지시하는 제1클럭신호와 열 어드레스 신호로 스트로브하는 타이밍을 지시하는 제2클럭신호의 결합에 응답하고 리프레쉬 모드 명령을 검출하고, 리프레쉬 모드 명령에 응답하고 내부 리프레쉬 모드신호를 발생하고, 상기 내부 리프레쉬 모드 명령에 응답하고 소정의 시간에 의해 상기 제1클럭 신호의 활성화에 전이를 지연하고, 그리고 지연의 스텝에 의해 제공되는 지연된 제1클럭신호에 응답하고 상기 제2클럭신호에 응답하는 내부 열 어드레스 스트로브신호의 발생을 금지하는 스텝을 포함하는 다이너믹형 반도체 기억장치의 동작방법.
  14. 제13항에 있어서, 상기 제1과 제2클럭신호의 활성화와 상기 내부 리프레쉬 모드 신호와 상기 지연된 제1클럭의 불활성화에 응답하고 내부 열 어드레스 스트로브 신호를 발셩하는 스텝을 포함하는 다이너믹형 반도체 기억장치의 동작방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930004661A 1992-04-01 1993-03-25 셀프-리프레쉬 모드에서 동작가능한 다이나믹형 반도체기억장치 및 그의 동작방법 KR960008278B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP92-078105 1992-04-01
JP4078105A JP2982928B2 (ja) 1992-04-01 1992-04-01 半導体記憶装置

Publications (2)

Publication Number Publication Date
KR930022367A true KR930022367A (ko) 1993-11-24
KR960008278B1 KR960008278B1 (ko) 1996-06-21

Family

ID=13652611

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930004661A KR960008278B1 (ko) 1992-04-01 1993-03-25 셀프-리프레쉬 모드에서 동작가능한 다이나믹형 반도체기억장치 및 그의 동작방법

Country Status (5)

Country Link
US (1) US5404335A (ko)
JP (1) JP2982928B2 (ko)
KR (1) KR960008278B1 (ko)
DE (1) DE4309363C2 (ko)
IT (1) IT1263856B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100487484B1 (ko) * 1997-06-24 2005-07-29 삼성전자주식회사 반도체메모리장치의리프래시제어회로
KR100487485B1 (ko) * 1997-06-24 2005-07-29 삼성전자주식회사 리프래시모드를갖는반도체메모리장치

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2658958B2 (ja) * 1995-03-31 1997-09-30 日本電気株式会社 Ｄｍａコントローラ
JP4036487B2 (ja) * 1995-08-18 2008-01-23 株式会社ルネサステクノロジ 半導体記憶装置、および半導体回路装置
US5841707A (en) * 1995-11-29 1998-11-24 Texas Instruments Incorporated Apparatus and method for a programmable interval timing generator in a semiconductor memory
US5926827A (en) * 1996-02-09 1999-07-20 International Business Machines Corp. High density SIMM or DIMM with RAS address re-mapping
JP3704188B2 (ja) * 1996-02-27 2005-10-05 株式会社ルネサステクノロジ 半導体記憶装置
US6209071B1 (en) 1996-05-07 2001-03-27 Rambus Inc. Asynchronous request/synchronous data dynamic random access memory
JPH09306168A (ja) * 1996-05-14 1997-11-28 Mitsubishi Electric Corp 半導体記憶装置
JPH10228768A (ja) * 1997-02-14 1998-08-25 Mitsubishi Electric Corp 半導体記憶装置
US5991851A (en) * 1997-05-02 1999-11-23 Enhanced Memory Systems, Inc. Enhanced signal processing random access memory device utilizing a DRAM memory array integrated with an associated SRAM cache and internal refresh control
US6072737A (en) 1998-08-06 2000-06-06 Micron Technology, Inc. Method and apparatus for testing embedded DRAM
US6034900A (en) * 1998-09-02 2000-03-07 Micron Technology, Inc. Memory device having a relatively wide data bus
US6111796A (en) * 1999-03-01 2000-08-29 Motorola, Inc. Programmable delay control for sense amplifiers in a memory
DE10000758C2 (de) * 2000-01-11 2001-11-15 Infineon Technologies Ag Impulserzeuger
US6719388B2 (en) * 2002-01-16 2004-04-13 Xerox Corporation Fail-safe circuit for dynamic smartpower integrated circuits
JP4416372B2 (ja) * 2002-02-25 2010-02-17 富士通マイクロエレクトロニクス株式会社 半導体記憶装置
JP2003317472A (ja) 2002-04-17 2003-11-07 Mitsubishi Electric Corp 半導体記憶装置
JP2011081553A (ja) * 2009-10-06 2011-04-21 Renesas Electronics Corp 情報処理装置及びその制御方法
US9159383B2 (en) 2012-04-11 2015-10-13 Micron Technology, Inc. Signal management in a memory device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4344157A (en) * 1978-06-26 1982-08-10 Texas Instruments Incorporated On-chip refresh address generator for dynamic memory
US4360868A (en) * 1978-12-06 1982-11-23 Data General Corporation Instruction prefetch means having first and second register for storing and providing a current PC while generating a next PC
US4368514A (en) * 1980-04-25 1983-01-11 Timeplex, Inc. Multi-processor system
US4412314A (en) * 1980-06-02 1983-10-25 Mostek Corporation Semiconductor memory for use in conjunction with error detection and correction circuit
JPS6157097A (ja) * 1984-08-27 1986-03-22 Nec Corp ダイナミツク半導体メモリ
JPS6212991A (ja) * 1985-07-10 1987-01-21 Fujitsu Ltd 半導体記憶装置
JPS6355797A (ja) * 1986-08-27 1988-03-10 Fujitsu Ltd メモリ
JPS643896A (en) * 1987-06-24 1989-01-09 Mitsubishi Electric Corp Semiconductor dynamic ram
JP2762589B2 (ja) * 1989-07-21 1998-06-04 日本電気株式会社 半導体メモリ回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100487484B1 (ko) * 1997-06-24 2005-07-29 삼성전자주식회사 반도체메모리장치의리프래시제어회로
KR100487485B1 (ko) * 1997-06-24 2005-07-29 삼성전자주식회사 리프래시모드를갖는반도체메모리장치

Also Published As

Publication number Publication date
ITMI930624A1 (it) 1994-09-30
ITMI930624A0 (it) 1993-03-30
JP2982928B2 (ja) 1999-11-29
DE4309363C2 (de) 1996-03-28
KR960008278B1 (ko) 1996-06-21
IT1263856B (it) 1996-09-04
US5404335A (en) 1995-04-04
JPH05282865A (ja) 1993-10-29
DE4309363A1 (de) 1993-10-14

Similar Documents

Publication Publication Date Title
KR930022367A (ko) 셀프 리프레쉬 모드에서 동작 가능한 다이너믹형 반도체기억장치
US7652943B2 (en) Semiconductor memory device, test circuit and test method
KR940026954A (ko) 클록동기형 반도체 메모리장치의 리프레시 카운터에 대한 테스트회로
JP2843481B2 (ja) リフレッシュアドレステスト回路を備えた半導体メモリ装置
KR940001163A (ko) 셀프-리프레쉬 기능을 테스트하는데 요구되는 시간을 단축하는데 적합한 다이나믹 랜덤 액세스 메모리 장치
KR940010102A (ko) 어드레스 전이 검출기를 포함하는 개선된 반도체 기억장치
KR940003039A (ko) 반도체 기억장치
KR960038982A (ko) 반도체 메모리장치
US5583818A (en) Self-refresh method and refresh control circuit of a semiconductor memory device
US6999368B2 (en) Semiconductor memory device and semiconductor integrated circuit device
KR930020439A (ko) 전원공급후 동작 가능한 자기초기 설정회로의 반도체기억장치
US6735139B2 (en) System and method for providing asynchronous SRAM functionality with a DRAM array
US6990032B2 (en) Semiconductor memory device capable of stably performing entry and exit operations of self refresh mode and the self refresh method thereof
KR970023464A (ko) 테스트 회로가 설치된 반도체 메모리
KR100936418B1 (ko) 반도체 기억 장치 및 반도체 기억 장치의 시험 방법
US4998222A (en) Dynamic random access memory with internally gated RAS
US7054224B2 (en) Non-synchronous semiconductor memory device having page mode read/write
KR20010093714A (ko) 반도체 기억 회로
JPH05282863A (ja) センスアンプ制御信号発生器
KR960032487A (ko) 반도체 기억장치
KR940006149A (ko) 반도체 메모리 장치
EP0409274A2 (en) Dynamic memory with a refresh control circuit
US7068559B2 (en) Word line enable timing determination circuit of a memory device and methods of determining word line enable timing in the memory device
KR100800384B1 (ko) 반도체 메모리 장치 및 이에 따른 셀프 리프레쉬 방법
KR100487485B1 (ko) 리프래시모드를갖는반도체메모리장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111021

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee